JPS6319913A - 固体リレ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、光結合によるアイソレーションを用いた固体
リレーに関するものである。

（背景技術） 第３図に従来例の回路図を示す、この回路において、リ
レー入力端子（７）　、　（７’　）には発光ダイオー
ド（１）が接続されている０発光ダイオード（１）はリ
レー入力端子（７）　、　（７°）における入力信号に
応答して光信号を発生する。この光信号は、光起電力ダ
イオードアレイ（２）にて受光される。光起電力ダイオ
ードアレイ（２）は、誘電体分離基板上に形成されてお
り、発光ダイオード（１）がらの光信号を受光すると、
光起電力を発生する。この光起電力は、Ｎチャンネル型
のエンハンスメントモードの出力用ＭＯＳＦＥＴ（４）
のゲート・ソース間に印加される。これによって、出力
用ＭＯＳＦＥＴ（４）はオフ状態からオン状態に切替わ
る。入力信号が遮断された場合には、光起電力ダイオー
ドアレイ（２）が光起電力の発生を停止し、出力用ＭＯ
３ＦＥ　Ｔ　（４）のゲート・ソース間客員に蓄積され
ていた電荷は、抵抗器（３ａ）を介して放電されて、出
力用ＭＯＳＦＥＴ（４）はオフ状態に戻る。

この回路においては、入力信号が遮断されたときに、出
力用ＭＯＳＦＥＴ（４）がオフ状態に戻るのに要するタ
ーンオフ時間（τｏｒｆ）を短くするためには、抵抗器
（３ａ）の値を成るべく小さくする必要がある。ところ
が、抵抗器（３ａ）の値を小さくすると、入力信号が生
じた時に出力用ＭＯ８ＦＥＴ（４）のゲート電位の立上
り速度が遅くなるので、出力用ＭＯＳＦＥＴ（４）がオ
フ状態となるのに要するターンオン時間（τｏｎ）が長
くなってしまうという問題がある。

また、入力信号が生じていない場合において、リレー出
力端子（８）　、　（８”）間に大きな電圧変（ヒ（ｄ
ｖ／ｄＬ）が印加されると、出力用Ｍ　ＯＳ　Ｆ　Ｅ　
Ｔ　（４）のドレイン・ゲート間の寄生容量を充電する
ミラー電流が流れ、ゲート電位が上昇して誤った瞬時点
弧をしてしまうという問題がある。これも抵抗器（３ａ
）の値を成るべく低くしてミラー電流をバイパスできる
ようにすれば良いのであるが、前述のように、抵抗器（
３ａ）の値を余り低くすると、出力用ＭＯＳＦＥＴ（４
）がオフ状態となるのに要するターンオン時間（τｏｎ
）が長くなってしまうという問題がある。

（発明の目的） 本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、ターンオン時間及びターンオ
フ時間が共に短く、且つ、出力用ＭＯ８ＦＥＴがエンハ
ンスメントモードである場合においても、入力信号が存
在しないときに出力側に印加される電圧変化に対して瞬
時点弧の誤動作が生じることがなく、また、出力用ＭＯ
ＳＦＥＴのゲートの保護も達成されるようにした固体リ
レーを提供するにある。

（発明の開示） 本発明に係る固体リレーは、第１図に示されるように、
入力信号に応答して光信号を発生する発光ダイオード（
１）のような発光素子と、前記光信号を受光して光起電
力を発生する光起電力ダイオードアレイ（２）と、光起
電力ダイオードアレイ（２）と直列的に接続された抵抗
器（３）と、前記光起電力を前記抵抗器（３）を介して
ゲート・基板間に印加されて、第１のインピーダンス状
態から第２のインピーダンス状態に変化する出力用ＭＯ
ＳＦＥＴ（４）と、出力用ＭＯＳＦＥＴ（４）のゲート
・基板間に１対の通電電極を接続され、前記抵抗器（３
）と光起電力ダイオードアレイ（２）との接続点に制御
電極を接続されて、光起電力ダイオードアレイ（２）に
よる光起電力の発生時に前記抵抗器（３）の両端に生じ
る電圧にてオフ状態にバイアスされるノーマリ・オン型
の第１の制御用トランジスタ（６）と、出力用ＭＯＳＦ
ＥＴ（４）のゲート・基板間に一対の通電電極を接続さ
れ、前記抵抗器（３）に−端を接続された１個の光起電
力ダイオード（２ａ）の他端に制御電極を接続されて、
光起電力ダイオードアレイ（２）による光起電力の発生
時に前記抵抗器（３）の両端に生じる電圧から前記１個
の光起電力ダイオード（２ａ）による光起電力を減じた
電圧にて高インピーダンス状態にバイアスされるノーマ
リ・オン型の第２の制御用トランジスタ（５）とを有す
るものである。

第１図の実施例回路にあっては、出力用ＭＯＳＦ　Ｅ　
Ｔ　（４）として、Ｎチャンネル型のエンハンスメント
モードのＭＯＳＦＥＴを用いている。この出力用Ｍ　Ｏ
Ｓ　Ｆ　Ｅ　Ｔ　（４）の基板はソースと共通接続され
ている。また、ノーマリ・オン型の第１及び第２の制御
用トランジスタ（６）　、　（５）としては、静電誘導
型トランジスタ（ＳＩＴ）を用いている。

第２図は、実施例において用いた静電誘導型トランジス
タの静特性を示す特性図である。同図において、横軸は
ドレイン電圧ＶＤＳ、縦軸はドレイン電流ＩＤＳを示し
ている。また、■ｃはソースに対するゲートの電位を示
している。第２の制御用トランジスタ（５）のドレイン
は一方の通ｔＺ％とじて出力用ＭＯＳＦＥＴ（４）のゲ
ートに接続され、ソースは他方の通電電極として出力用
ＭＯＳＦＥＴ（４）のソースに接続され、ゲートは制御
電極として１ｆ［ｉの光起電力ダイオード（２ａ）のア
ノードに接続されている。第１の制御用トランジスタ（
６）のドレインは一方の通電電極として出力用ＭＯ３Ｆ
　Ｅ　Ｔ　（４）のゲートに接続され、ソースは他方の
通電電極として出力用ＭＯＳＦＥＴ（４）のソースに接
続され、ゲートは制御電極として前記光起電力ダイオー
ド（２ａ）のカソードと抵抗器（３）との接続点に接続
されている。また、出力用ＭＯ８ＦＥＴ（４）のドレイ
ン・ソース間は、リレー出力端子（８）、（８’）にそ
れぞれ接続されている。リレー出力端子（８）　、　（
８’　）には、端子（８）側が端子（８°）側に対して
正電位となるように外部回路が接続される。

以下、第１図回路の動作について説明する。入力端子（
７）、（７“）間に入力電流が流れると、発光ダイオー
ド（１）から光信号が発生する。この光信号は、光起電
力ダイオードアレイ（２）にて受光され、光起電力ダイ
オードアレイ（２）には光起電力が発生する。制御用ト
ランジスタ（５）は、当初、１個の光起電力ダイオード
（２ａ）で発生された電圧をゲートに印加されるが、抵
抗器（３）を介して流れる電流によりソースの電位が上
昇し、ソースに対してゲートが負電位となって、速やか
にオフ状態となる。しかし、抵抗器（３）を流れる電流
がなくなると、再びオフ状態となるため、オン状態とオ
フ状態との中間的な状磐で安定することになる。このと
きの制御用トランジスタ（５）のゲート・ソース間電圧
ＶＣｓは、Ｖｃｓ＝　　（ｉ−ＲＶＯ＞と表せる。

ここで、ｉは抵抗器（３）を介して流れる電流、Ｒは抵
抗器（３）の抵抗値、■。は光起電力ダイオード（２ａ
）１個分の起電力である。一方、制御用トランジスタ（
６）のゲートには、■ｃａ＝　　ｉ−Ｒの電圧が印加さ
れ、はぼ完全にオフ状態となっている。したがって、光
起電力ダイオードアレイ（２）の光起電力は、出力用Ｍ
ＯＳＦＥＴ（４）のゲート・ソース間に印加され、出力
用ＭＯ８ＦＥＴ（４）は急速にオン状態となる。

次に、リレー入力端子（７）、（７’）の間に流れる入
力電流が遮断された場合には、抵抗器（３）を介して流
れる電流が減少する。したがって、制御用トランジスタ
（５）、（６）がオン状態となり、出力用ＭＯＳＦＥＴ
（４）のゲートに蓄積された電荷を急速にソース側に放
電し、出力用ＭＯＳＦＥＴ（４）はオフ状態となる０以
上の動作により入力電流のオン／オフに応じて出力用Ｍ
Ｏ５ＦＥＴ＜４）のオン／オフが高速度で行なわれる。

本実施例にあっては、ノーマリ・オン型のＳＩＴよりな
る制御用トランジスタ（５）、（６）が並列に接続され
ているから、入力電流が遮断されたときの出力用ＭＯＳ
ＦＥＴ（４）のゲート・ソース間のインピーダンスは、
制御用トランジスタが１個である場合に比べると、少な
くともｌ／２に低下する。

ところが、入力電流が通電されているときの出力用ＭＯ
ＳＦＥＴ（４）のゲート・ソース間のインピーダンスは
、第２の制御用トランジスタ（５）のみによって決まる
から、インピーダンスは制御用トランジスタが１個の場
合とほとんど変わりがない。

したがって、出力用ＭＯＳＦＥＴ（４）のターンオン時
には、ゲート電位を急速に上昇させることができ、出力
用ＭＯＳＦＥＴ（４）のターンオフ時にはゲート電位を
急速に降下させることができるものである。

ところで、本実施例のように出力用ＭＯＳＦＥＴ（４）
がエンハンスメントモードである場きには、リレー入力
端子（７）　、　（７’　）間に入力電流が流れていな
い場合において、出力端子（８）、（８°）間に大きな
電圧変化（ｄｖ／ｄＬ）が印加されると、出力用ＭＯ３
Ｆ　Ｅ　Ｔ　（４）のドレイン・ゲート寄生容重を充電
するミラー電流が流れるが、このミラー電流は光起電力
ダイオードアレイ（２ｂ）を介して制御用トランジスタ
（５）のゲート・ソース間に流れ、制御用トランジスタ
（５）はＢＳＩＴモード領域（ＦＥＴでいうエンハンス
メントモード）となって、出力用ＭＯ３Ｆ　Ｅ　Ｔ（４
）のゲート・ソース間を低インピーダンス状態として、
出力用ＭＯＳＦＥＴ（４）のゲート電荷を一気に放電し
、出力用ＭＯＳＦＥＴ（４）の瞬時点弧等の誤動作が生
じることは防止できるものである。

なお、制御用トランジスタ（５）、（６）としては、Ｓ
ＩＴの代わりにＪＦＥＴやＭ　ＯＳ　Ｆ　Ｅ　Ｔ等を用
いても構わない。

（発明の効果） 以上のように、本発明にあっては、出力用ＭＯ８ＦＥＴ
のゲート・基板間に、ノーマリ・オン型の制御用トラン
ジスタが２個並列に接続されているから、光起電力ダイ
オードアレイが光起電力の発生を停止したときにおける
出力用ＭＯＳＦＥＴのゲート・基板間のインピーダンス
は、制御用トランジスタが１個である場合に比べると低
くなり、したがって、出力用ＭＯＳＦＥＴのゲート電位
を急速に降下させることができ、しかも、光起電力ダイ
オードアレイが光起電力の発生を開始したときには、出
力用ＭＯＳＦＥＴのゲート・基板間のインピーダンスは
、第２の制御用トランジスタのみによって決まるから、
制御用トランジスタが１個の場合と同じく比較的高いイ
ンピーダンスとなるものであり、したがって、出力用Ｍ
　ＯＳ　Ｆ　Ｅ　Ｔのゲート電位を急速に上昇させるこ
とができるという効果がある。

なお、出力用ＭＯＳＦＥＴがエンハンスメントモードで
ある場合には、入力電流が流れていない場合における出
力用ＭＯＳＦＥＴのドレイン・ソース間の息激な電圧変
化は、ノーマリ・オン型の制御用トランジスタによって
バイパスされるから、出力用ＭＯＳＦＥＴが瞬時点弧す
るような誤動作を生じるおそれが少なく、出力用ＭＯＳ
ＦＥＴのゲート保護も達成される。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同上に用
いる静電誘導型トランジスタの特性図、第３図は従来例
の回路図である。 （１）は発光ダイオード、（２）は光起電力ダイオード
アレイ、（２ａ）は光起電力ダイオード、（３）は抵抗
器、（４）は出力用ＭＯＳＦＥＴ、（５）、（６）は制
御用トランジスタである。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光素子と
   、前記光信号を受光して光起電力を発生する光起電力ダ
   イオードアレイと、光起電力ダイオードアレイと直列的
   に接続された抵抗器と、前記光起電力を前記抵抗器を介
   してゲート・基板間に印加されて、第１のインピーダン
   ス状態から第２のインピーダンス状態に変化する出力用
   ＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴのゲート・基板間
   に１対の通電電極を接続され、前記抵抗器と光起電力ダ
   イオードアレイとの接続点に制御電極を接続されて、光
   起電力ダイオードアレイによる光起電力の発生時に前記
   抵抗器の両端に生じる電圧にてオフ状態にバイアスされ
   るノーマリ・オン型の第１の制御用トランジスタと、出
   力用ＭＯＳＦＥＴのゲート・基板間に一対の通電電極を
   接続され、前記抵抗器に一端を接続された１個の光起電
   力ダイオードの他端に制御電極を接続されて、光起電力
   ダイオードアレイによる光起電力の発生時に前記抵抗器
   の両端に生じる電圧から前記１個の光起電力ダイオード
   による光起電力を減じた電圧にて高インピーダンス状態
   にバイアスされるノーマリ・オン型の第２の制御用トラ
   ンジスタとを有して成ることを特徴とする固体リレー。