JPH0346819A - 固体リレー - Google Patents

固体リレー

Info

Publication number
JPH0346819A
JPH0346819A JP1183149A JP18314989A JPH0346819A JP H0346819 A JPH0346819 A JP H0346819A JP 1183149 A JP1183149 A JP 1183149A JP 18314989 A JP18314989 A JP 18314989A JP H0346819 A JPH0346819 A JP H0346819A
Authority
JP
Japan
Prior art keywords
gate
impedance
diode array
mosfet
mosfets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1183149A
Other languages
English (en)
Inventor
Kazuhisa Fujii
和久 藤井
Takeshi Nobe
武 野辺
Masahiro Izumi
雅裕 泉
Shigeo Akiyama
茂夫 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1183149A priority Critical patent/JPH0346819A/ja
Publication of JPH0346819A publication Critical patent/JPH0346819A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、入力信号を発光素子で光信号に変換し、発光
素子と光結合された光起電力ダイオードアレイで光信号
を電気信号に変換し、その電気信号によって出力用の金
属酸化膜半導体電界効果トランジスタ(MOSFET)
を駆動させ、出力用接点信号を得るようにした光結合を
用いた固体リレーに関するものである。
[従来の技術] 第5図は従来の固体リレー(特開昭55−133132
号公報)の回路図である。入力端子6a。
6b間には、発光ダイオードのような発光素子1が接続
されている。光起電力ダイオードアレイ2は、発光素子
1と光結合されている。入力端子6a。
6b間に入力電流が流れると、発光素子1が光信号を発
生し、この光信号により光起電力ダイオードアレイ2の
両端に光起電力が発生ずる。光起電力ダイオードアレイ
2の両端は、ゲート絶縁形の電界効果トランジスタ(M
OSFET)3のゲートソース間に接続されている。ま
た、光起電力ダイオードアレイ2の両端には、残留電荷
放電用の抵抗性インピーダンス3a’が並列接続されて
いる。
入力端子6a、6b間に入力電流が流れると、光起電力
ダイオードアレイ2の両端に光起電力が発生する。この
光起電力をMOSFET3のゲート・ソース間に印加し
、MOSFET3の電流通電電極に接続された出力端子
7 a、 7 b間のインピーダンスを著しく異なる別
の値に変化させる。以下、MOSFET3がNチャンネ
ルのエンハンスメントモードである場合について説明す
る。
リレーの入力端子6a、6b間に電流が流れると、出力
端子7a、7b間がオフ状態からオン状態に変化し、機
械的に可動部分を持たずに、電気機絨的なリレーと同じ
作用をすることになる。ここで、抵抗性インピーダンス
3a’はMOSFET3の’7’−ト・ソース間の静電
容量に蓄積された電荷を放電さぜる働きを有するもので
あり、この抵抗性インピーダンス3a″が存在しないと
、」1記の回路例で入力電流が切れたときに出力端子7
a、71+間をオフ状態に戻すことができない。
しかしながら、入力端子6a、6b間に電流を流し、リ
レーをオフ状態にしようとするときには、この抵抗性イ
ンピーダンス3a’の存在は、光起電力ダイオードアレ
イ2の光起電力をバイパスする点から好ましくない、リ
レー動作をさせるために要する最低の入力電流、つまり
、感動電流(IFon)を小さくするためには、抵抗性
インピーダンス3aの値を大きく設定する必要があり、
入力電流が切れてから出力端子7a、7b間が復帰する
までの時間To[k短くするためには、抵抗性インピー
ダンス3aの値を小さく設定する必要があるという矛盾
が存在する点、及び、MOSFET3のゲート・ソース
間の電圧は入力電流が感動電流(Ii、on)近傍の電
流域のときに入力電流に比例して変化するため、M O
S F E T 3の電流通電電極に接続された出力端
子7a、7b間のインピーダンスがオン状態とオフ状態
の中間的な位置で存在してしまうという欠点がある。
このような問題点を解決するために、従来、第6図に示
すような固体リレーく特願昭61255022号)が提
案されている。この回路にあっては、光起電力ダイオー
ドアレイ2の両端に発生する光起電力は、インピーダン
ス要素4を介して出力用のMOSFET3のゲート・ソ
ース間に印加されると同時に、ノーマリ・オン型の静電
誘導型トランジスタ(SIT)又は電界効果型トランジ
スタ(FET)よりなる駆動用トランジスタ5を介して
流れる。したがって、MOSFET3のゲート容量を充
電する電流と、駆動用トランジスタ5を介して流れる電
流が、インピーダンス要素4を介して流れる。このため
、インピーダンス要素4の両端電圧降下により駆動用ト
ランジスタ5のゲート・ソース間に図示された極性のバ
イアス電圧が加わる。このバイアス電圧により駆動用ト
ランジスタ5が瞬時に高インピーダンス状態となる。
それ故、駆動用トランジスタ5の存在により出力用のM
OSFET3のゲー1へ ソース間の充電動作を遅延す
ることはない。
入力電流が入力端子6a、6b間に定常的に流れている
間は、駆動用l・ランジスタ5を介して1Mかな′:r
、流がインピーダンス要素4に流れ、これにより駆動用
トランジスタ5のゲート・ソース間にバイアス電圧が加
わり、駆動用トランジスタ5は高インピーダンス状態を
維持する。このとき、インピーダンス要素4に加わる電
圧値V、は、駆動用トランジスタ5の遮断特性とインピ
ーダンス要素4の値に応じて決まる。
入力端子6a、6b間の入力電流が遮断されると、MO
SFET3のゲート容量に蓄積されていた電荷は、駆動
用トランジスタ5を介して放電される。
このとき、駆動用トランジスタ5のゲート・ソース間に
は前記バイアス電圧が加わらないので、駆動用トランジ
スタ5はオン状fフであり、したがって、この放電動作
は極めて短時間で完了する。
[発明が解決しようとする課題] 従来の固体リレーにおいて、出力用のMOSFETをソ
ースが共通になるように逆直列接続した2個<7)MO
SFETrf11成した場合、共通する1端子と他の2
端子を用いて2系統の出力回路のオン・オフ状態を制御
することが可能となる。ところが、従来の固体リレーで
は、2系統の出力回路が常に同時にオン状態又はオフ状
態に変化し、タイミングをずらすことはできないという
問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、2系統の出力回路のオン・オフ
状態を僅かにタイミングをずらして制御することが可能
な固体リレーを提供することにある。
[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第1
図に示すように、入力信号に応答して光信号を発生する
発光素子1と、前記光信号を受光して光起電力を発生す
る光起電力ダイオードアレイ2と、光起電力ダイオード
アレイ2と直列的に接続されたインピーダンス要素4と
、前記光起電力を前記インピーダンス要素4を介してゲ
ート・ソース間に印加されて、第1のインピーダンス状
態から第2のインピーダンス状態に変化する出力用MO
SFET3と、出力用MOSFET3のゲト・ソース間
に一対の通7M電極を接続され、前記インピーダンス要
素4と光起電力ダイオードアレイ2との接続点に制御電
極を接続されて、光起電力ダイオードアレイ2による光
起電力の発生時に前記インピーダンス要素4の両端に生
じる電圧にて高インピーダンス状態にバイアスされるノ
ーマリ・オン型の駆動用トランジスタ5とを有して成る
固体リレーにおいて、異なるスレショルド電圧を有する
2個のMOSFET3a、3bをソースが共通となるよ
うに逆直列接続して出力用MOSFET3としたことを
特徴とするものである。
なお、MOSFETのスレショルド電圧(第1のインピ
ーダンス状態から第2のインピーダンス状態へ変化する
ときの境目のゲート・ソース間電圧)は、ゲート酸化膜
厚、チャンネル濃度、チャンネルドーズ量、ゲートの材
質などを適当に選ぶことにより、希望の値を得ることが
できる。
[作用] 本発明にあっては、このように、異なるスレショルド電
圧を有する2個のMOSFET3a、3bをソースが共
通となるように逆直列接続して出力用MOSFET3と
したので、一方のMOSFET3aのオン・オフ状態と
他方のMOSFET3bのオン オフ状態を僅かにタイ
ミングをずらして制御することが可能となる。
第2図に出力用MOSFET3のゲート充電特性を示す
、第2図(a)はM OS F E T 3 aのゲー
トに充電された電荷C〔クーロン〕と、ゲート・ソース
間電圧Vcs(ボルト〕の関係を示す、なお、MOSF
ET3a、3bは共にデプレッションタイプのMOSF
ETとする0M08FE73aは、ゲートの充電量が0
2以下で、ゲート・ソース間電圧VC5がV2以下の場
合には、オフ状態である。そして、■2と■、の間はミ
ラー効果があり、見掛けの容量は大きくなり、ゲート・
ソース間電圧VCSを上げるために必要な充電量は増大
する。そして、ゲートの充電量がC1となり、ゲート・
ソース間電圧VCSがV、に達すると飽和領域に入り、
ミラー効果は無くなる。 M OS F E T B 
bも同様の動作を行うが、ドレイン電流の流れ出すとき
のゲート・ソース間電圧VCSが異なる。第2図(b)
はMOSFET3FJのゲート充電特性を示している。
このMOS F ET 3a、3bのゲート・ソースを
第1図に示すように共通接続したときのゲート充電特性
は、第2図(e)に示すようになる。ゲート容!を並列
接続したために容量が増加し、各直線部分の傾きは小さ
くなっている。ここで、■、と■、の間は、M OS 
F E T 3 aは完全にオン状態であるが、MOS
FET3bはオフ状態である。このように、2つのMO
SFET3a、3bのゲート・ソース間を並列に接続し
た場合、ゲートの充電量により一方はオン状態であるが
、他方はオフ状態である値が存在する。これはゲート充
電特性が少し異なるエンハンスメントタイプのMOSF
ETを出力用MOS F ETとした場合でも同様であ
る。また、ゲート放電時の動作はゲート充電時と逆にな
ることは明白である。
[実施例] 第1図は本発明の一実施例の回路図である。この回路は
、出力用MOSFET3が2個のMOSFET3a、3
bを逆直列接続して構成されている点、及び駆動用トラ
ンジスタ5が2個のノーマリオン型の静電誘導トランジ
スタ5a、5hを直列接続して構成されている点を除い
ては、第6図に示す従来例と同様である。2個のノーマ
リ・オン型の静電誘導トランジスタ5a、5bを直列接
続することにより、特願昭62−197442号に開示
されているように、小さな入力電流で固体リレーを駆動
することができる1M OS F E 73 a 3 
bはエンハンスメントタイプであるものとし、MOSF
ET3aのスレショルド電圧よりもMOSFET3bの
スレショルド電圧を高くした場合について説明する。第
2図(a) 、 (b)はMOSFET3a。
3bのゲート充電特性をそれぞれ示しており、第2図(
c)はMOSFET3m、3bのゲート同士・ソース同
士を接続した場合のゲート充電特性を示している。
第3図は本実施例の動作波形図である。同図(a)は発
光素子1への入力電流波形である。この入力電流により
、光起電力ダイオードアレイ2の両端に起電力が発生し
、駆動用トランジスタ5のインピーダンスが高くなり、
MOSFET3a、3bのゲート ソース間への充電が
開始される。光起電力ダイオードアレイ2は、両端電圧
が開放電圧付近に達するまでは定電流動作を行うため、
MOSFET3a、3bのゲー1− ソース間電圧V−
C5は、第2図(e)に示すゲート充電特性に従って上
昇する。 M OS F E T 3 a 、 3 b
がエンハンスメントモードであるとすると、M OS 
F E 73 aが先にオン状態となり、第3図(b)
に示すようにドレイン電流が流れる0次に、MOSFE
T3bが少し遅れてオン状態となり、第3図(c)に示
すようにトレイン電流が流れる。これを時間変化で説明
すると、発光素子1への入力電流の立ち上がりがtl。
M OS F E T 3 aのオン動作がt2、MO
SFET3bのオン動作が1.のタイミングとなる0次
に、発光素子1への電流がり、で立ち下がると、MOS
FET3bがLsテ先にオフ状態となり、MO3FE 
T 3 aが16で遅れてオフ状態となる。つまり、M
 OS F E T 3 aはし1〜t2でオフ状態、
L 2〜L iでオン状態、L6〜でオフ状態となり、
MOSFET3bはし1〜t、でオフ状態、t h 〜
t sでオン状態、15〜でオフ状態となる。
第4図(、)は上記固体リレーの応用例、を示している
。入力電流により発光素子1が光信号を発生ずると、ま
ず、MOSFET3aがオン状態となってバイアス回路
1oが動作し、次にMOSFET3bがオン状態となっ
てパワー素子11が動作する。そして、入力電流が遮断
されて発光素子1の光信号が消失すると、まず、MOS
FETBbがオフ状態となってパワー素子11の動作が
停止し、次にMOSFET3mがオフ状態となってバイ
アス回ii+810の動作が停止する。一方、第4図(
b)は同じ動作をスレショルド電圧が等しいMOSFE
T3A、3Bと制御回路12により実現した例を示して
いる。この場合、第4図(a)の回路と同じ動作を実現
しようとすると、制御回路12の構成は非常に複雑なら
のとなるが、本発明にあっては、1個の固体リレーで上
記の動作を簡単に実現できる。
し発明の効果] 本発明にあっては、上述のように、異なるスレショルド
電圧を有する2個のMOSFETをソースが共通となる
ように逆直列接続して出力用MOSFETとしたことに
より、2系統の出力回路のオン・オフ状態を(Mかにタ
イミングをずらしてff1l+御することができるとい
う効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、第2図及び第3図
は同上の動作説明図、第4図(a)は本発明の固体リレ
ーによるパワー素子の制御回路を示すブロック図、第4
図(b)は従来のパワー素子の制御回路を示すブロック
図、第5図は従来の固体リレーの回路図、第6図は従来
の他の固体リレーの回路図である。 1は発光素子、2は光起電力ダイオードアレイ、3は出
力用MOSFET、4はインピーダンス要素、5は駆動
用トランジスタである。

Claims (1)

    【特許請求の範囲】
  1. (1)入力信号に応答して光信号を発生する発光素子と
    、前記光信号を受光して光起電力を発生する光起電力ダ
    イオードアレイと、光起電力ダイオードアレイと直列的
    に接続されたインピーダンス要素と、前記光起電力を前
    記インピーダンス要素を介してゲート・ソース間に印加
    されて、第1のインピーダンス状態から第2のインピー
    ダンス状態に変化する出力用MOSFETと、出力用M
    OSFETのゲート・ソース間に一対の通電電極を接続
    され、前記インピーダンス要素と光起電力ダイオードア
    レイとの接続点に制御電極を接続されて、光起電力ダイ
    オードアレイによる光起電力の発生時に前記インピーダ
    ンス要素の両端に生じる電圧にて高インピーダンス状態
    にバイアスされるノーマリ・オン型の駆動用トランジス
    タとを有して成る固体リレーにおいて、異なるスレショ
    ルド電圧を有する2個のMOSFETをソースが共通と
    なるように逆直列接続して出力用MOSFETとしたこ
    とを特徴とする固体リレー。
JP1183149A 1989-07-15 1989-07-15 固体リレー Pending JPH0346819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1183149A JPH0346819A (ja) 1989-07-15 1989-07-15 固体リレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1183149A JPH0346819A (ja) 1989-07-15 1989-07-15 固体リレー

Publications (1)

Publication Number Publication Date
JPH0346819A true JPH0346819A (ja) 1991-02-28

Family

ID=16130658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1183149A Pending JPH0346819A (ja) 1989-07-15 1989-07-15 固体リレー

Country Status (1)

Country Link
JP (1) JPH0346819A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191248A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd 光結合型リレー回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191248A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Works Ltd 光結合型リレー回路

Similar Documents

Publication Publication Date Title
US4321661A (en) Apparatus for charging a capacitor
GB1589414A (en) Fet driver circuits
JPH02303074A (ja) ホトカプラ装置
KR840004835A (ko) 집적가능 반도체계 전기용 회로
US4219743A (en) Buffer circuit
US5057721A (en) Level shift circuit for controlling a driving circuit
US4717845A (en) TTL compatible CMOS input circuit
US4677325A (en) High voltage MOSFET switch
US4280069A (en) Field effect transistor device means control system
JP3348022B2 (ja) ゲートドライブ回路
JPH0346819A (ja) 固体リレー
JPS63153916A (ja) 半導体スイツチ回路
JP3470488B2 (ja) 半導体リレー回路
JPH09167949A (ja) パワーエンハンスメントmosfetを駆動する回路装置
JPH0477015A (ja) 光結合型リレー回路
JPH01228319A (ja) 半導体集積回路
JPH0365816A (ja) 光結合型リレー回路
US4359654A (en) Alternating polarity power supply control apparatus
JP2731654B2 (ja) 光結合型リレー回路
CA1118504A (en) Buffer circuit including bootstrap capacitance driver
JP3024155B2 (ja) インバータ回路
JPS63208317A (ja) 半導体リレ−回路
JP2731655B2 (ja) 光結合型リレー回路
JP2560365Y2 (ja) ブリッジ接続mosfet負荷電力制御回路
JPS6319913A (ja) 固体リレ−