JPH06216736A - バリスタを備える固体リレー - Google Patents
バリスタを備える固体リレーInfo
- Publication number
- JPH06216736A JPH06216736A JP457793A JP457793A JPH06216736A JP H06216736 A JPH06216736 A JP H06216736A JP 457793 A JP457793 A JP 457793A JP 457793 A JP457793 A JP 457793A JP H06216736 A JPH06216736 A JP H06216736A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- switch element
- state relay
- gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】バリスタの容量成分による発振を防止して安定
した動作が得られるようにした固体リレーを提供する。 【構成】スイッチ要素Ｓは、電界効果トランジスタ
Ｑ1 ，Ｑ2 のゲート同士とソース同士とを共通接続し、
ドレイン−ソースを直列接続して形成される。スイッチ
要素Ｓはゲートに入力される制御信号によってオン・オ
フされる。スイッチ要素Ｓの両端間にはバリスタＶと誘
導性成分Ｌとの直列回路が接続される。したがって、ス
イッチ要素Ｓのオン・オフに伴うバリスタＶの両端電圧
の変化が抑制され、スイッチ要素Ｓが安定に動作する。
した動作が得られるようにした固体リレーを提供する。 【構成】スイッチ要素Ｓは、電界効果トランジスタ
Ｑ1 ，Ｑ2 のゲート同士とソース同士とを共通接続し、
ドレイン−ソースを直列接続して形成される。スイッチ
要素Ｓはゲートに入力される制御信号によってオン・オ
フされる。スイッチ要素Ｓの両端間にはバリスタＶと誘
導性成分Ｌとの直列回路が接続される。したがって、ス
イッチ要素Ｓのオン・オフに伴うバリスタＶの両端電圧
の変化が抑制され、スイッチ要素Ｓが安定に動作する。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
をスイッチ要素として用いるとともに、スイッチ要素の
両端間にバリスタを挿入してサージを吸収するようにし
たバリスタを備える固体リレーに関するものである。
をスイッチ要素として用いるとともに、スイッチ要素の
両端間にバリスタを挿入してサージを吸収するようにし
たバリスタを備える固体リレーに関するものである。
【０００２】
【従来の技術】従来より、この種の固体リレーでは、図
５に示すように、パワーＭＯＳ形の電界効果トランジス
タＱ1 ，Ｑ2 のドレイン−ソースをソースを共通接続し
た形で直列接続するとともに両電界効果トランジスタＱ
1 ，Ｑ2 のゲートを共通接続してスイッチ要素Ｓを構成
し、ゲートに制御信号を与えることによってスイッチ要
素Ｓをオン・オフさせるものがある。また、両電界効果
トランジスタＱ1 ，Ｑ2のドレイン間、すなわちスイッ
チ要素Ｓの両端間に、過電圧に対する保護を行うために
バリスタＶを接続したものが提供されている。スイッチ
要素Ｓをオン・オフ制御する制御信号としては、発光素
子に対向して配置した光起電力素子の出力を用いるもの
などが考えられている。
５に示すように、パワーＭＯＳ形の電界効果トランジス
タＱ1 ，Ｑ2 のドレイン−ソースをソースを共通接続し
た形で直列接続するとともに両電界効果トランジスタＱ
1 ，Ｑ2 のゲートを共通接続してスイッチ要素Ｓを構成
し、ゲートに制御信号を与えることによってスイッチ要
素Ｓをオン・オフさせるものがある。また、両電界効果
トランジスタＱ1 ，Ｑ2のドレイン間、すなわちスイッ
チ要素Ｓの両端間に、過電圧に対する保護を行うために
バリスタＶを接続したものが提供されている。スイッチ
要素Ｓをオン・オフ制御する制御信号としては、発光素
子に対向して配置した光起電力素子の出力を用いるもの
などが考えられている。
【０００３】
【発明が解決しようとする課題】上述した構成の固体リ
レーを図６のような回路に用いる場合を考える。バリス
タＶは両端間に容量成分ＣV を有しており、また、電界
効果トランジスタＱ1 ，Ｑ2 のドレイン−ゲート間にも
容量成分ＣGD1 ，ＣGD2 がある。したがって、図６のよ
うな回路では、スイッチ要素Ｓがオフになるとバリスタ
Ｖの容量成分ＣVに電荷が蓄積され、スイッチ要素Ｓが
オンになる瞬間にはバリスタＶの容量成分ＣV に蓄積さ
れた電荷が容量成分ＣGD1 ，ＣGD2 を通してゲートに流
れることになる。その結果、スイッチ要素Ｓのオンから
オフへの移行時やオフからオンへの移行時に、ゲート電
圧が不安定になりゲート電圧のふらつきが増幅されてス
イッチ要素Ｓの両端電圧のふらつきとなって現れること
になる。すなわち、ゲートに入力する制御信号が図７
（ａ）のようであるとすると、制御信号の立ち上がり時
や立ち下がり時にスイッチ要素Ｓの両端間に図７（ｂ）
のように一時的に発振出力が生じて動作が不安定になる
という問題がある。
レーを図６のような回路に用いる場合を考える。バリス
タＶは両端間に容量成分ＣV を有しており、また、電界
効果トランジスタＱ1 ，Ｑ2 のドレイン−ゲート間にも
容量成分ＣGD1 ，ＣGD2 がある。したがって、図６のよ
うな回路では、スイッチ要素Ｓがオフになるとバリスタ
Ｖの容量成分ＣVに電荷が蓄積され、スイッチ要素Ｓが
オンになる瞬間にはバリスタＶの容量成分ＣV に蓄積さ
れた電荷が容量成分ＣGD1 ，ＣGD2 を通してゲートに流
れることになる。その結果、スイッチ要素Ｓのオンから
オフへの移行時やオフからオンへの移行時に、ゲート電
圧が不安定になりゲート電圧のふらつきが増幅されてス
イッチ要素Ｓの両端電圧のふらつきとなって現れること
になる。すなわち、ゲートに入力する制御信号が図７
（ａ）のようであるとすると、制御信号の立ち上がり時
や立ち下がり時にスイッチ要素Ｓの両端間に図７（ｂ）
のように一時的に発振出力が生じて動作が不安定になる
という問題がある。
【０００４】本発明は上記問題点の解決を目的とするも
のであり、バリスタの容量成分の存在による発振を防止
して、安定した動作が得られるようにしたバリスタを備
える固体リレーを提供しようとするものである。
のであり、バリスタの容量成分の存在による発振を防止
して、安定した動作が得られるようにしたバリスタを備
える固体リレーを提供しようとするものである。
【０００５】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、電界効果トランジスタよりな
るスイッチ要素のゲートに入力される制御信号によって
スイッチ要素をオン・オフする固体リレーであって、ス
イッチ要素の両端間にバリスタと誘導性成分との直列回
路が接続されているのである。
記目的を達成するために、電界効果トランジスタよりな
るスイッチ要素のゲートに入力される制御信号によって
スイッチ要素をオン・オフする固体リレーであって、ス
イッチ要素の両端間にバリスタと誘導性成分との直列回
路が接続されているのである。
【０００６】請求項２の発明では、上記目的を達成する
ために、電界効果トランジスタよりなるスイッチ要素の
ゲートに入力される制御信号によってスイッチ要素をオ
ン・オフする固体リレーであって、スイッチ要素の両端
間にバリスタと抵抗成分との直列回路が接続されている
のである。請求項３の発明は、請求項２の発明の実施態
様であって、チップ素子であるバリスタを基板に機械的
に接着しかつ電気的に接続するダイボンディングに用い
る導電ペーストの抵抗率を比較的大きく設定して導電ペ
ーストにより抵抗成分を形成しているのである。
ために、電界効果トランジスタよりなるスイッチ要素の
ゲートに入力される制御信号によってスイッチ要素をオ
ン・オフする固体リレーであって、スイッチ要素の両端
間にバリスタと抵抗成分との直列回路が接続されている
のである。請求項３の発明は、請求項２の発明の実施態
様であって、チップ素子であるバリスタを基板に機械的
に接着しかつ電気的に接続するダイボンディングに用い
る導電ペーストの抵抗率を比較的大きく設定して導電ペ
ーストにより抵抗成分を形成しているのである。
【０００７】請求項４の発明は、請求項２の発明の実施
態様であって、チップ素子であるバリスタを基板に電気
的に接続する接続線の抵抗を比較的大きく設定して接続
線により抵抗成分を形成しているのである。
態様であって、チップ素子であるバリスタを基板に電気
的に接続する接続線の抵抗を比較的大きく設定して接続
線により抵抗成分を形成しているのである。
【０００８】
【作用】請求項１の構成によれば、バリスタと誘導性成
分との直列回路をスイッチ要素の両端間に接続している
ので、バリスタの容量成分に蓄積された電荷がスイッチ
要素のゲートに印加されるのを抑制することができ、結
果的にスイッチ要素の発振を抑制することができるので
ある。
分との直列回路をスイッチ要素の両端間に接続している
ので、バリスタの容量成分に蓄積された電荷がスイッチ
要素のゲートに印加されるのを抑制することができ、結
果的にスイッチ要素の発振を抑制することができるので
ある。
【０００９】請求項２の構成によれば、バリスタと抵抗
成分との直列回路をスイッチ要素の両端間に接続してい
るので、請求項１の構成と同様に、バリスタの容量成分
に蓄積された電荷がスイッチ要素のゲートに印加される
のを抑制することができ、結果的にスイッチ要素の発振
を抑制することができる。請求項３および請求項４の構
成は、請求項２の発明の望ましい実施態様であって、バ
リスタの接続に用いる部材の抵抗を比較的大きくするこ
とによって、発振防止用の抵抗成分を得るようにしてい
るのであって、別途に部品を設ける必要がなく大型化し
たり部品点数が増加するなどの問題が生じないのであ
る。
成分との直列回路をスイッチ要素の両端間に接続してい
るので、請求項１の構成と同様に、バリスタの容量成分
に蓄積された電荷がスイッチ要素のゲートに印加される
のを抑制することができ、結果的にスイッチ要素の発振
を抑制することができる。請求項３および請求項４の構
成は、請求項２の発明の望ましい実施態様であって、バ
リスタの接続に用いる部材の抵抗を比較的大きくするこ
とによって、発振防止用の抵抗成分を得るようにしてい
るのであって、別途に部品を設ける必要がなく大型化し
たり部品点数が増加するなどの問題が生じないのであ
る。
【００１０】
【実施例】（実施例１）図１（ｂ）に示すように、基板
１の上に回路パターンが形成され、発光素子２、光起電
力素子を含む制御回路３、スイッチ要素Ｓを構成するパ
ワーＭＯＳ形の一対の電界効果トランジスタＱ1 ，
Ｑ2 、バリスタＶなどが配設される。バリスタＶはチッ
プ素子であって、一端は銀ペーストなどの導電ペースト
を用いて回路パターンに対するダイボンディングが施さ
れて機械的な接着および電気的な接続がなされる。ま
た、バリスタＶの他端はワイヤ状の接続線４を用いて回
路パターンに接続される。図１（ａ）に示すように、両
電界効果トランジスタＱ1 ，Ｑ2は、ソース同士および
ゲート同士がそれぞれ共通接続され、ドレイン−ソース
が直列接続される。また、両電界効果トランジスタ
Ｑ1 ，Ｑ2 のドレイン間にはバリスタＶと誘導性成分Ｌ
との直列回路が接続される。ここに、誘導性成分Ｌは接
続線４の中間部を巻回することによって形成される。す
なわち、接続線４の一部を誘導性成分Ｌとして利用する
のであって、従来構成に比較すれば長い接続線４が必要
になるが部品点数の増加はない。
１の上に回路パターンが形成され、発光素子２、光起電
力素子を含む制御回路３、スイッチ要素Ｓを構成するパ
ワーＭＯＳ形の一対の電界効果トランジスタＱ1 ，
Ｑ2 、バリスタＶなどが配設される。バリスタＶはチッ
プ素子であって、一端は銀ペーストなどの導電ペースト
を用いて回路パターンに対するダイボンディングが施さ
れて機械的な接着および電気的な接続がなされる。ま
た、バリスタＶの他端はワイヤ状の接続線４を用いて回
路パターンに接続される。図１（ａ）に示すように、両
電界効果トランジスタＱ1 ，Ｑ2は、ソース同士および
ゲート同士がそれぞれ共通接続され、ドレイン−ソース
が直列接続される。また、両電界効果トランジスタ
Ｑ1 ，Ｑ2 のドレイン間にはバリスタＶと誘導性成分Ｌ
との直列回路が接続される。ここに、誘導性成分Ｌは接
続線４の中間部を巻回することによって形成される。す
なわち、接続線４の一部を誘導性成分Ｌとして利用する
のであって、従来構成に比較すれば長い接続線４が必要
になるが部品点数の増加はない。
【００１１】上記構成によれば、バリスタＶの容量成分
に対して誘導性成分Ｌが直列接続されたことによって、
バリスタＶへの電荷の出入りが抑制されるのであって、
スイッチ要素Ｓのゲート電圧が従来よりも安定になり、
結果的にスイッチ要素Ｓの動作が安定するのである。 （実施例２）本実施例は、図２に示すように、実施例１
の誘導性成分Ｌに代えて抵抗成分ＲをバリスタＶに直列
接続したものである。具体的には、図３に示すように、
ダイボンディング用に設けた導電ペースト５の抵抗率を
従来よりも大きく設定しているのであって、導電ペース
ト５の中の導体の含有率を少なくしたり、導電ペースト
５の中の導体として比較的抵抗率の大きい物質を用いて
いる。この構成によって、スイッチ要素Ｓのオン・オフ
時の電流変化に対して、バリスタＶの両端電圧の変化が
緩やかになり、結果的にスイッチ要素Ｓの動作が安定す
るのである。他の構成は実施例１と同様である。
に対して誘導性成分Ｌが直列接続されたことによって、
バリスタＶへの電荷の出入りが抑制されるのであって、
スイッチ要素Ｓのゲート電圧が従来よりも安定になり、
結果的にスイッチ要素Ｓの動作が安定するのである。 （実施例２）本実施例は、図２に示すように、実施例１
の誘導性成分Ｌに代えて抵抗成分ＲをバリスタＶに直列
接続したものである。具体的には、図３に示すように、
ダイボンディング用に設けた導電ペースト５の抵抗率を
従来よりも大きく設定しているのであって、導電ペース
ト５の中の導体の含有率を少なくしたり、導電ペースト
５の中の導体として比較的抵抗率の大きい物質を用いて
いる。この構成によって、スイッチ要素Ｓのオン・オフ
時の電流変化に対して、バリスタＶの両端電圧の変化が
緩やかになり、結果的にスイッチ要素Ｓの動作が安定す
るのである。他の構成は実施例１と同様である。
【００１２】（実施例３）本実施例は、実施例２と同様
にバリスタＶに抵抗Ｒを直列接続したものであって、具
体的にはバリスタＶの接続線４の抵抗を従来よりも大き
く設定しているのである。このように抵抗を大きく設定
するには、接続線４を長くし、接続線４に用いる線材の
直径を小さくすればよい。また、接続線４として抵抗率
が比較的大きな材料を用いるようにしてもよい。他の構
成は実施例２と同様である。
にバリスタＶに抵抗Ｒを直列接続したものであって、具
体的にはバリスタＶの接続線４の抵抗を従来よりも大き
く設定しているのである。このように抵抗を大きく設定
するには、接続線４を長くし、接続線４に用いる線材の
直径を小さくすればよい。また、接続線４として抵抗率
が比較的大きな材料を用いるようにしてもよい。他の構
成は実施例２と同様である。
【００１３】
【発明の効果】本発明は上述のように、バリスタと誘導
性成分または抵抗成分との直列回路をスイッチ要素の両
端間に接続しているので、スイッチ要素のオン・オフに
伴うバリスタの容量成分への電荷の出入りの際に、バリ
スタの両端電圧の変化を抑制することができ、結果的
に、バリスタの両端電圧の変化がスイッチ要素のゲート
に与える影響を抑制することができ、スイッチ要素の発
振を抑制することができるという利点を有するのであ
る。
性成分または抵抗成分との直列回路をスイッチ要素の両
端間に接続しているので、スイッチ要素のオン・オフに
伴うバリスタの容量成分への電荷の出入りの際に、バリ
スタの両端電圧の変化を抑制することができ、結果的
に、バリスタの両端電圧の変化がスイッチ要素のゲート
に与える影響を抑制することができ、スイッチ要素の発
振を抑制することができるという利点を有するのであ
る。
【図１】実施例１を示し、（ａ）は要部回路図、（ｂ）
は要部の平面図である。
は要部の平面図である。
【図２】実施例２を示す要部回路図である。
【図３】実施例２を示す要部の断面図である。
【図４】実施例３を示す要部の断面図である。
【図５】従来例を示す要部の回路図である。
【図６】従来例の使用例を示す要部の回路図である。
【図７】従来例の動作説明図である。
４ 接続線 ５ 導電ペースト Ｌ 誘導性成分 Ｑ1 電界効果トランジスタ Ｑ2 電界効果トランジスタ Ｒ 抵抗成分 Ｓ スイッチ要素 Ｖ バリスタ
Claims (4)
- 【請求項１】 電界効果トランジスタよりなるスイッチ
要素のゲートに入力される制御信号によってスイッチ要
素をオン・オフする固体リレーであって、スイッチ要素
の両端間にバリスタと誘導性成分との直列回路が接続さ
れて成ることを特徴とするバリスタを備える固体リレ
ー。 - 【請求項２】 電界効果トランジスタよりなるスイッチ
要素のゲートに入力される制御信号によってスイッチ要
素をオン・オフする固体リレーであって、スイッチ要素
の両端間にバリスタと抵抗成分との直列回路が接続され
て成ることを特徴とするバリスタを備える固体リレー。 - 【請求項３】 チップ素子であるバリスタを基板に機械
的に接着しかつ電気的に接続するダイボンディングに用
いる導電ペーストの抵抗率を比較的大きく設定して導電
ペーストにより上記抵抗成分を形成したことを特徴とす
る請求項２記載のバリスタを備える固体リレー。 - 【請求項４】 チップ素子であるバリスタを基板に電気
的に接続する接続線の抵抗を比較的大きく設定して接続
線により上記抵抗成分を形成したことを特徴とする請求
項２記載のバリスタを備える固体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP457793A JPH06216736A (ja) | 1993-01-14 | 1993-01-14 | バリスタを備える固体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP457793A JPH06216736A (ja) | 1993-01-14 | 1993-01-14 | バリスタを備える固体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216736A true JPH06216736A (ja) | 1994-08-05 |
Family
ID=11587894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP457793A Withdrawn JPH06216736A (ja) | 1993-01-14 | 1993-01-14 | バリスタを備える固体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216736A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252552A (ja) * | 2001-02-26 | 2002-09-06 | Hitachi Ltd | 半導体開閉器 |
| EA011340B1 (ru) * | 2005-05-06 | 2009-02-27 | Синтокогио, Лтд. | Способ замены двусторонней модельной плиты в не имеющем опок формовочном устройстве для верхней формы и нижней формы |
| WO2009093285A1 (ja) * | 2008-01-24 | 2009-07-30 | Hitachi, Ltd. | プラズマディスプレイ装置およびプラズマディスプレイ装置の制御方法 |
| US7803650B2 (en) | 2007-09-21 | 2010-09-28 | Samsung Electronics Co., Ltd. | Sensor thin film transistor, thin film transistor substrate having the same, and method of manufacturing the same |
-
1993
- 1993-01-14 JP JP457793A patent/JPH06216736A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252552A (ja) * | 2001-02-26 | 2002-09-06 | Hitachi Ltd | 半導体開閉器 |
| EA011340B1 (ru) * | 2005-05-06 | 2009-02-27 | Синтокогио, Лтд. | Способ замены двусторонней модельной плиты в не имеющем опок формовочном устройстве для верхней формы и нижней формы |
| US7803650B2 (en) | 2007-09-21 | 2010-09-28 | Samsung Electronics Co., Ltd. | Sensor thin film transistor, thin film transistor substrate having the same, and method of manufacturing the same |
| WO2009093285A1 (ja) * | 2008-01-24 | 2009-07-30 | Hitachi, Ltd. | プラズマディスプレイ装置およびプラズマディスプレイ装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570057A (en) | Three-terminal insulated-gate power electronic device with a variable-slope saturated output characterisitic depending in a discontinuous way on the output current | |
| US5151602A (en) | Semiconductor relay circuit using photovoltaic diodes | |
| JP2770941B2 (ja) | シユミツトトリガ回路 | |
| JPS6132692B2 (ja) | ||
| JPH06216736A (ja) | バリスタを備える固体リレー | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| US5847593A (en) | Voltage discharge circuit for a photovoltaic power source | |
| JPH06252727A (ja) | Ｍｏｓ半導体素子の制御回路 | |
| US4642750A (en) | Circuit arrangement for switching a current in an inductive load | |
| JPH05268042A (ja) | ソリッドステートリレー | |
| JP2527178B2 (ja) | 集積装置用フイルタ回路 | |
| JP7325314B2 (ja) | 半導体装置 | |
| JPH06181431A (ja) | ソリッドステートリレー | |
| JPH11243639A (ja) | 半導体回路 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH0365816A (ja) | 光結合型リレー回路 | |
| JP3471582B2 (ja) | ソリッドステートリレー | |
| JPH05276000A (ja) | パワーデバイスの駆動回路 | |
| KR100261531B1 (ko) | 인슈레이티드 게이트 바이폴라 트랜지스터 양단의과전압 억제회로 | |
| JP3086833B2 (ja) | 光結合型半導体リレー | |
| JPH03238918A (ja) | 半導体リレー回路 | |
| JP2814615B2 (ja) | 半導体集積装置 | |
| JPH06177736A (ja) | 固体リレー | |
| JPH0677798A (ja) | 遅延型半導体リレー | |
| JPS6319913A (ja) | 固体リレ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |