JPS63197358A - 金属薄膜配線の形成方法 - Google Patents

金属薄膜配線の形成方法

Info

Publication number
JPS63197358A
JPS63197358A JP3035287A JP3035287A JPS63197358A JP S63197358 A JPS63197358 A JP S63197358A JP 3035287 A JP3035287 A JP 3035287A JP 3035287 A JP3035287 A JP 3035287A JP S63197358 A JPS63197358 A JP S63197358A
Authority
JP
Japan
Prior art keywords
film
metal
wire
wiring
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3035287A
Other languages
English (en)
Inventor
Noboru Nomura
登 野村
Hiroshi Imai
宏 今井
Yoji Masuda
洋司 益田
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3035287A priority Critical patent/JPS63197358A/ja
Publication of JPS63197358A publication Critical patent/JPS63197358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置内で用いる金属薄膜配線の形成方法
に関するものであり、特に配線断面積を微小化した場合
にも信頼性低下の問題を生じない配線の形成方法に関す
る。
従来の技術 従来、半導体装置において用いる金属配線はAlもしく
はAl(!−8t 、Cu、Tiなどを混合した合金薄
膜によって形成されていた。また、AeもしくはA1合
金と他の金属、たとえばTi。
Ta 、Wなどの高融点金属もしくはそれらのケイ化物
とを組み合わせた配線も提案されているが、単にAIも
しくはA6合金と他の金属とを積層構造としたものであ
った。
発明が解決しようとする問題点 AdもしくはA6合金による薄膜金属配線では、特に近
年の微細化°した半導体装置内で用いる場合、配線作製
後のシンター熱処理において、金属原子の移動およびそ
れに伴なう表面突起(ヒーロック)が発生し、それによ
って他の配線との短絡が生じるという問題があった。ま
た、配線断面積の減少によって電流密度が増大し、伝導
電子の移動に伴なってAI原子が移動するエレクトロマ
イグレーシジンが顕著に生じ、それによって移動したA
l原子が特定の位置に集まることによってヒーロックが
発生したり、さらに移動したあとに空孔(ボイド)が発
生し、配線の断線が生じたシする。
AdもしくはA1合金とTiなどの高融点金属とを積層
した構造では、配線上面でのヒーロック発生は効果的に
抑制され、多層配線構造を採用した場合の上層配線との
層間短絡の発生量は少なくなる。ところが、その構造か
ら考えて明らかな様に、配線側面でのヒーロック発生に
対する抑制効果は小さく、従って同一配線層内の他の配
線との線間短絡は頻繁に発生したシ、しかもこの問題は
今後の半導体装置においては、さらに微細化が進むとと
もに平坦化技術を用いた多層配線構造の採用が一般化し
、層間絶縁膜厚に比して配線間隔が短かくなると予想さ
れるため、増々顕在化するものと考えられる。
本発明者は以上の様な従来の金属薄膜配線の諸欠点にか
んがみて種々考案研究した結果、本発明を完成するに至
ったものである。
問題点を解決するための手段 この発明の金属薄膜配線は、AlもしくはAd合金膜に
イオン注入し、A1表面層を高融点金属のイオン注入層
によって覆うものである。
作  用 AIもしくはA1合金の表面をイオン注入した高融点金
属層で傑うことによって剛性の高い高融点金属膜とし、
薄膜金属層細線上面および側面におけるヒーロックの発
生を防止し、上層配線との短絡のみならず同一層内の膜
配線との短絡をも防止することができる。また、上記の
ごとく、ヒーロック発生が防止できることにより、ボイ
ドの発生およびそれに伴う断線の発生も抑制することが
でき、それらの効果により、微細化した金属薄膜配線の
信頼性低下を防止することができる。
また、高融点金属膜をAl細線表面にイオン注入を用い
て形成し金属細線の上面および側面のみに選択的に行な
うことにより、リングラフィまたはエツチング工程を追
加することなく容易に上記の構造を実現することができ
る。
実施例 以下、図面に基づいて本発明について更に詳しく説明す
る。
第1図は本発明にかかる金属薄膜配線の一実施例の断面
図を示す。工場絶縁膜2には熱酸化5tO2膜、MTO
,N8G、PSG、BPSGなどのCVD  E3xO
2膜、CVD−8i3N4膜、P −8to2、p−8
iNなどのプラズマCVD膜などを単独かもしくは複数
層積み重ねた構造で使用する。表面保護膜9はNSG、
PSG、BPSG、p−8iO2゜p−8iNなどの5
00℃程度以下の低温で形成できる膜を単層もシ<は多
層で使用する。
以上の様な構成の金属薄膜配線は例えば次の様にして作
成される。すなわち、まず各種素子構造の作成を終えた
siラウェ1表面に工場絶縁膜2を堆積し、続いてAl
*Si膜3をスパッタ法。
蒸着法などによって堆積した後レジスト膜7を設ける(
第2図(a)参照〕。次にレジストの露光を行ない、選
択除去しレジストパターン7Aをマスクとして乾式もし
くは湿式蝕刻法によってAl−8L細線3Aを形成しく
第2図(b)参照)、レジストを除去した後に第2図(
C)に示したようにAl−3t細線3Aの上面および側
面に基板に対して斜め方向からTi、V、Zr、Nb、
Mo、Hf、Ta、W等の高融点金属イオン2oをイオ
ン注入(i/i)する。イオンの加速エネルギーは数1
0KeV〜数100KeVで、ドーズ量は、アルミの原
子密度とほぼ同等になる様、6×10〜5X1t)/−
とした。イオン打込み後、Ar中でアニールを行ないイ
オン打込み層中及びAl −S L膜3中の損傷を回復
し、低抵抗化を図った。6はこうして形成されたW−A
l膜である。第1図は以上の方法ののち、表面保護膜9
を形成した状態を示す。
第3図は、アルミ合金等の薄膜金属細線上にW薄膜6o
を堆積した場合のW拡散層を示し、第4図はWをイオン
注入法によって注入してW拡散層6oを形成した場合を
示す。アルミ合金薄膜3よシなる金属細線表面には表面
醸化膜4oがあり、その膜厚は場所によって厚みが異な
り、数10人〜200人程度まで厚みが変化する。よっ
てこのような表面酸化膜4oを介してWを熱拡散すると
第3図に示すようにW拡散層3oの厚みが表面酸化膜4
oの厚みを増幅するように変化する。また、Wを熱拡散
するためには700℃程度の高温で熱処理する必要があ
シ、エツチングされた薄膜金属細線のグレインが成長す
るので適当ではない。
7oはグレインバウンダリである一方、本発明に用いる
第4図に示す例では、イオン注入層の厚みは、イオン注
入エネルギーによっているので表面酸化膜40の厚みに
ほとんど影響されずに注入されるため、合金層(注入層
60)の厚みは一定であり、均一なボイドやヒーロック
防止膜として働く。
なお、下層絶縁膜2にもAd−8i細線表面と同様にイ
オン注入された層1oが形成されるが、この絶縁膜中注
入層10の比抵抗は充分高く、絶縁性は保たれるみ 第5図及び第6図は、本発明による第2.第3の実施例
である。第1図との相違点は、第1図におけるA I 
−S i細線のかわりにそれぞれAl−8t・TIの細
l1li!4および、Al−8t −Ti (@/At
−E31 (3A)/Al−3t −Tt (@/At
−EH(aA)の多層構造をイオン注入によって得た例
である。いずれの実施例においても、第1の実施例と比
較して特にボイドの発生量をより小さくすることができ
る。特に第6図の構造は配線が微細になると効果が大き
い。
第4の実施例では、第2図Cにおいてl’−8t細線3
Aの上面および側面に基板に対して斜め方向からTi、
V、Zr、Nb、Mo、Hf、Ta、W等の高融点金属
をイオン注入しさらに、次表に示した周期律表の半金属
元素B、C,Nをイオン注入する。
Bをイオン注入したときには、特に下地の8102絶縁
膜KBが注入されると高融点金属をイオン注入して欠陥
の入った5102膜の組成がホウ酸ガラスに近づき融点
が下がって、450’C程度のアニール温度でイオン注
入による損傷を回復できる。
また、下地がSi 3N4膜であると、Nをイオン注入
し高融点金属のチツ化物を生成し、イオン注入層の高抵
抗性を保つ。
また、第2図(b)において、Ad−8i膜を選択エツ
チングしてAl−3iパターン3Aを形成後にレジスト
膜パターン7A(第2図(均は除去した状態を示す)を
除去する前に酸化膜2の表面にBイオンや0イオンを注
入し、高融点金属を含んだガラスを作成しやすいように
酸化度やBの含有量を調整すると、さらにイオン注入層
の損傷を除去できる。また、絶縁膜2中の注入層10の
酸化度を調整でき、絶縁性の高くかつヒーロックの少な
い配線を形成することができる。
第8図、第7図は二層の多層配線構造を従来の方法およ
び本発明の方法によってそれぞれ作製した例を示す断面
図である。第8図に示す従来の方法により作成されたも
のではヒーロック12の発生によって上層配線および同
一層内の他の配線との短絡が生じる、Tl配線膜表面に
Al2O3層11が存在するために層間コンタクト抵抗
が高くなる。
という問題が発生しているのに対して本発明による方法
では第7図に示すごとく発生していない。
また、本発明においてはヒーロック防止膜をイオン注入
によって形成しているので金属細線の温度を室温におい
て行ない、損傷の回復には450℃程度と低温で処理で
きる。また、イオン注入によっているのでヒーロック防
止膜の膜厚や濃度を人為的にコントロールでき作製が容
易である。
さらに本発明は、第8図(従来例)と第7図(本発明)
の比較で明らかなように、配線の微細化が進むと平面上
での配線間の間隔が層間の配線間隔よりも小さくなり、
平面内での配線間のラテラルヒーロック12が防止でき
る。
発明の効果 以上のように本発明によれば、エレクトロマイグレーシ
ゴン現象を顕著に起こすAIもしくはA1合金およびそ
れらと他の金属とを組み合わせた構造を使用した簿膜金
属細線の上面および側面が完全に高融点合金金属膜によ
って被覆されているため、上面および側面でのヒーロッ
ク発生が防止され、上層配線および同一配線層内の他の
配線との短絡の発生が防止される。また、ヒーロック発
生が防止されることにより、ボイドの成長による短絡の
発生に対しても防止効果が得られる。さらに、下層配線
薄膜表面のA1203Ji#形成の影響によって多層配
線構造における層間コンタクト抵抗が高くなることも防
止できる。その上、前記合金金属膜をイオン注入によっ
て形成するのでリングラフィやエツチング工程を追加す
ることなく容易に所望の構造を実現できる。
【図面の簡単な説明】
第1図は本発明の一実施例の方法により作成された配線
の断面図、第2図fa) 、 (b) 、 (c)は本
実施例の製造工程の一部を示した断面図、第3図は従来
例による拡散によってx1表面面に合金層を形成すると
きの表面部分の断面図、第4図は本発明によるイオン注
入で形成した合金金属膜の表面部分の断面図、第6図、
第6図は本発明による第2゜第3の実施例の断面図、第
7図は本発明によって形成した2層アルミ配線の断面図
、第8図は従来例によって形成した2層アルミ配線の断
面図である。 1・・・・・・Stウェハ、2・・・・・・下層絶縁膜
、3A・・・・・・Ad−5i薄膜、6・・・・・・W
−Al膜、9・・・・・・表面保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名3−
Al膜2咲 第4図     0−で/を献1 、−J                     Q
第5図 第6図

Claims (3)

    【特許請求の範囲】
  1. (1)AlもしくはAl合金もしくはそれらと他の金属
    とを組み合わせた構造を使用した薄膜金属細線の上面お
    よび側面に、高融点金属との合金金属膜をイオン注入法
    により形成してなる金属薄膜配線の形成方法。
  2. (2)高融点金属との合金金属膜にさらにB、O又はN
    のイオンを注入する特許請求の範囲第1項に記載の金属
    薄膜配線の形成方法。
  3. (3)AlもしくはAl合金もしくはそれらと他の金属
    とを組み合わせた構造を使用した薄膜金属細線の上面お
    よび側面、さらに前記細線の膜厚のほぼ中央部に高融点
    金属との合金金属膜をイオン注入法によって形成してな
    る金属薄膜配線の形成方法。
JP3035287A 1987-02-12 1987-02-12 金属薄膜配線の形成方法 Pending JPS63197358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3035287A JPS63197358A (ja) 1987-02-12 1987-02-12 金属薄膜配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3035287A JPS63197358A (ja) 1987-02-12 1987-02-12 金属薄膜配線の形成方法

Publications (1)

Publication Number Publication Date
JPS63197358A true JPS63197358A (ja) 1988-08-16

Family

ID=12301458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3035287A Pending JPS63197358A (ja) 1987-02-12 1987-02-12 金属薄膜配線の形成方法

Country Status (1)

Country Link
JP (1) JPS63197358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655982B2 (en) 2007-07-31 2010-02-02 Sharp Kabushiki Kaisah Output control device, and AC/DC power source device, circuit device, LED backlight circuit device, and switching DC/DC converter device each using output control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655982B2 (en) 2007-07-31 2010-02-02 Sharp Kabushiki Kaisah Output control device, and AC/DC power source device, circuit device, LED backlight circuit device, and switching DC/DC converter device each using output control device

Similar Documents

Publication Publication Date Title
KR910002455B1 (ko) 반도체장치 제조방법
US7315084B2 (en) Copper interconnection and the method for fabricating the same
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
KR0144085B1 (ko) 반도체 소자의 금속배선 형성방법
US20050032352A1 (en) H2 plasma treatment
JPS60500836A (ja) Mos集積回路デバイスの製作
US5976970A (en) Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US6670267B2 (en) Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
JPS63197358A (ja) 金属薄膜配線の形成方法
JPS63291436A (ja) 半導体装置の製造方法
JP2616460B2 (ja) 半導体装置およびその製造方法
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JPS62291948A (ja) 金属薄膜配線およびその製造方法
KR100373364B1 (ko) 금속배선 형성방법
JPS5966125A (ja) 半導体装置の製造方法
JP2924106B2 (ja) アルミニウム電極配線を備えた半導体装置の製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPH05102156A (ja) 半導体装置
JPH02215131A (ja) 半導体装置の製造方法
JPH0536693A (ja) ヒロツクを抑えた半導体装置とヒロツク抑制方法
JPH06244187A (ja) 半導体装置の製造方法