JPS63188944A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63188944A JPS63188944A JP2091087A JP2091087A JPS63188944A JP S63188944 A JPS63188944 A JP S63188944A JP 2091087 A JP2091087 A JP 2091087A JP 2091087 A JP2091087 A JP 2091087A JP S63188944 A JPS63188944 A JP S63188944A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- prevent
- uppermost
- layer protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 21
- 239000011229 interlayer Substances 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 230000035882 stress Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 3
- 230000005260 alpha ray Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に保護膜を有する半導体
装置に関する。
装置に関する。
従来の半導体装置は、半導体基板上に設けられた素子、
配線等を外部の水分や不純物の侵入から保護するため、
配線工程を終了した半導体基板の表面に保護膜を形成し
ていた。
配線等を外部の水分や不純物の侵入から保護するため、
配線工程を終了した半導体基板の表面に保護膜を形成し
ていた。
第2図は従来の半導体チップの一例を示す断面図である
。
。
第2図に示すように、半導体基板1の上に酸化膜2が設
けられ、酸化膜2のコンタクト窓で半導体基板1にコン
タクトする下層配線が酸化膜2の上に設けられ、下層配
線3と酸化膜2の上に眉間絶縁膜4が設けられ、眉間絶
縁膜4の上に上層配線5が設けられている。上層配線5
および層間絶縁II!4の上にはシリコン酸化膜やシリ
コン窒化膜等の保護膜8が設けられている。
けられ、酸化膜2のコンタクト窓で半導体基板1にコン
タクトする下層配線が酸化膜2の上に設けられ、下層配
線3と酸化膜2の上に眉間絶縁膜4が設けられ、眉間絶
縁膜4の上に上層配線5が設けられている。上層配線5
および層間絶縁II!4の上にはシリコン酸化膜やシリ
コン窒化膜等の保護膜8が設けられている。
上述した従来の半導体装置は、保護膜が脆性の絶縁膜で
ある為、水分等の侵入には有効であるが、モールド樹脂
封止後の熱応力により保護膜にクラックを生じたり甚し
い場合には上層配線の変形を生じるという問題点があっ
た。
ある為、水分等の侵入には有効であるが、モールド樹脂
封止後の熱応力により保護膜にクラックを生じたり甚し
い場合には上層配線の変形を生じるという問題点があっ
た。
本発明の目的は、外部の水分や不純物の侵入を防ぎ、か
つ樹脂モールドの熱応力を吸収し、α線ソフトエラーを
防止する半導体装置を提供することにある。
つ樹脂モールドの熱応力を吸収し、α線ソフトエラーを
防止する半導体装置を提供することにある。
本発明の半導体装置は、半導体基板上に設けられた配線
と、前記配線を被覆して設けられた保護膜とを有する半
導体装置において、最上層の保護膜が金属であることで
構成される。
と、前記配線を被覆して設けられた保護膜とを有する半
導体装置において、最上層の保護膜が金属であることで
構成される。
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例を示す半導体チップの断面図
である。
である。
第1図に示すように、半導体基板1の上に酸化膜2を設
け、酸化膜2のコンタクト窓で半導体基板1にコンタク
トする下層配線を酸化膜2の上に設け、下層配線3と酸
化膜2の上に層間絶縁膜4を設け、眉間絶縁膜4の上に
上層配線5を設ける。次に上層配線5および層間絶縁膜
4の上に水分の侵入等を防ぐための下層保護膜6として
例えばCVD法によりシリコン窒化膜を設け、下層保護
膜6の上に応力を吸収するための最上層保護膜7として
例えばアルミニウム膜を下層保護膜6の最大段差の0,
8〜2倍の厚さく通常は約2μm)に設ける 〔発明の効果〕 以上説明したように本発明は、下層保護膜の上に金属の
最上層保護膜を設けることにより、下層保護膜や配線に
与える熱応力を吸収して製造歩留りを向上させる効果が
ある。
け、酸化膜2のコンタクト窓で半導体基板1にコンタク
トする下層配線を酸化膜2の上に設け、下層配線3と酸
化膜2の上に層間絶縁膜4を設け、眉間絶縁膜4の上に
上層配線5を設ける。次に上層配線5および層間絶縁膜
4の上に水分の侵入等を防ぐための下層保護膜6として
例えばCVD法によりシリコン窒化膜を設け、下層保護
膜6の上に応力を吸収するための最上層保護膜7として
例えばアルミニウム膜を下層保護膜6の最大段差の0,
8〜2倍の厚さく通常は約2μm)に設ける 〔発明の効果〕 以上説明したように本発明は、下層保護膜の上に金属の
最上層保護膜を設けることにより、下層保護膜や配線に
与える熱応力を吸収して製造歩留りを向上させる効果が
ある。
また、最上層保護膜によってα線の侵入を防ぐことがで
き、DRAMに適用してα線ソフトエラーを防止する効
果がある。
き、DRAMに適用してα線ソフトエラーを防止する効
果がある。
第1図は本発明の一実施例を示す半導体チップの断面図
、第2図は従来の半導体チップの一例を示す断面図であ
る。 1・・・半導体基板、2・・・酸化膜、3・・・下層配
線、4・・・層間絶縁膜、5・・・上層配線、6・・・
下層保護膜、7・・・最上層保護膜、8・・・保護膜。
、第2図は従来の半導体チップの一例を示す断面図であ
る。 1・・・半導体基板、2・・・酸化膜、3・・・下層配
線、4・・・層間絶縁膜、5・・・上層配線、6・・・
下層保護膜、7・・・最上層保護膜、8・・・保護膜。
Claims (1)
- 半導体基板上に設けられた配線と、前記配線を被覆して
設けられた保護膜とを有する半導体装置において、最上
層の保護膜が金属であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2091087A JPS63188944A (ja) | 1987-01-30 | 1987-01-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2091087A JPS63188944A (ja) | 1987-01-30 | 1987-01-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63188944A true JPS63188944A (ja) | 1988-08-04 |
Family
ID=12040377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2091087A Pending JPS63188944A (ja) | 1987-01-30 | 1987-01-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63188944A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439831B1 (ko) * | 1997-06-05 | 2004-10-26 | 삼성전자주식회사 | 반도체소자 |
-
1987
- 1987-01-30 JP JP2091087A patent/JPS63188944A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439831B1 (ko) * | 1997-06-05 | 2004-10-26 | 삼성전자주식회사 | 반도체소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JPH0228894B2 (ja) | ||
JPS59110122A (ja) | 窒化膜を有する半導体集積回路装置 | |
JPS63188944A (ja) | 半導体装置 | |
JPS59163841A (ja) | 樹脂封止型半導体装置 | |
JPS6255696B2 (ja) | ||
JPH0415626B2 (ja) | ||
JPS61269333A (ja) | 半導体装置 | |
JPS63211648A (ja) | 樹脂封止型半導体装置 | |
JPS62193263A (ja) | 樹脂封止型半導体装置 | |
JPH067549B2 (ja) | 半導体装置 | |
JPS61292947A (ja) | 半導体装置 | |
JPH0734437B2 (ja) | 樹脂封止型半導体装置 | |
JPH0279477A (ja) | 不揮発性メモリ装置及びその製造方法 | |
JPH0669212A (ja) | 半導体装置 | |
JPS62181436A (ja) | 半導体装置 | |
JPS6356704B2 (ja) | ||
JP2990322B2 (ja) | 半導体装置 | |
JPS6337623A (ja) | 半導体装置 | |
JPS5974651A (ja) | 半導体装置 | |
JPH0648836Y2 (ja) | 半導体装置 | |
JPS62282453A (ja) | 樹脂封止型半導体装置 | |
JPH01309333A (ja) | 樹脂封止型半導体装置 | |
JPS6179233A (ja) | 半導体装置 | |
JP2502702B2 (ja) | 半導体装置 |