JPS6318812A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランスバーサル・フィルタの方式に係り、特
にテレビ信号受像機等の高効率ゴースト除去回路に好適
なものである。

〔従来の技術〕

第３図及び第４図に従来のゴースト・キャンセラ方式の
ブロック図及び動作をそれぞれ示す６まず簡単のため、
入力（ＩＮ）として第４図（ａ）に示すようなインパル
ス入力信号７及びテレビ信号伝送経路で、建物の反射等
で生じるゴースト信号８を考える。第３図の回路により
、出力端にゴースト除去を行なった信号（第４図（ｄ）
）を得るため、トランスバーサル・フィルタ１（２：演
算器、３：タップ系数、４：加算器、５：遅延回路）に
よりゴースト波形９を再現し、これを減算器６により入
力信号から減算することにより、ゴースト信号を除去す
る。トランスバーサル・フィルタの各タップ係数３は最
適化回路により第４図（ｂ）のようにゴースト波形を再
現するよう設定される。最適化に関しては実施例にて詳
細に述べる。この際、再生されるゴーストの精度がゴス
ト除去装置の精度をきめる。その再生ゴーストの精度は
タップの時間間隔Ｔａ　　（第４図（ｂ））が小さけれ
ば高くなるため、Ｔ、は通常、最も小さい値、信号のサ
ンプリング時間に設定される。他方、ゴースト除去可能
な時間範囲Ｔ（第４図（ａ））は広い方が良く、実用的
には１０μｓ程度に設定される。今、サンプリング時間
を７０ｎｓ、タップ数を１２８とすると、Ｔの値は７０
ｎｓＸ１２８斗８．９μｓとなるつ 第３図の回路を全ディジタル化した場合、使用素子数は
約６０万トランジスタとなり価格上実用化は困難である
。

そこで、実際は村上値、アイ・イー・イー・イー、シー
・イー２９．ナンバー３．８月、　１９８３年第１２９
から１３３頁（Ｊｕｎｚｏ　Ｍｕｒａｋａｍｉ　ｅｔ　
ａｌ。

ＩＥＥＥ、ＣＥ−２９，＆３．Ａｕｇ　１９８３．ｐｉ
　２９−１３３）で示されるように、Ｃ０Ｄ）−ランス
バーサル・フィルタを用いてゴースト除去装置を実現し
ていた。

しかし、ＣＯＤを用いて乗算演算２を行なうため。

その非線型性及び不均一性により正確な除去が出来す、
実用上問題があった。またアナログ、ディジタル混在の
回路であり、各タップ係数３をマイクロ・コンピュータ
等でディジタル的に算出した後、それをアナログＣＣＤ
用にディジタル／アナログ変換する必要がある。これを
高速に行なう必要があるため、上記文献等ではタップ数
だけの１２８個のディジタル／アナログ変換器を設けて
いる。これは回路を複雑にするとともに、比較的簡略化
された回路を使用せざるを得ないのでその演算精度も問
題となっていた。

〔発明が解決しようとする問題点〕

上記ゴースト除去方式では、タップ係数の最適化のみを
行ない、時間軸の最適化まで考慮されていなかったため
、タップ数が大きくなり、したがって１回路規模も大き
くなるという問題があった。

本発明の目的は、ゴースト除去等に使用されるトランス
バーサル・フィルタにおいて、タップ係数のみでなく時
間軸方向の設定をも可能とし、これにより高効率のゴー
スト除去を行なって回路規模を大幅に低減することにあ
る。

〔問題点を解決するための手段〕

上記目的はゴースト除去装置等に使用されるトランスバ
ーサル・フィルタ内遅延回路の遅延時間を設定可能とす
ることにより解決される６また、トランスバーサル・フ
ィルタリング機能を有する高速ディジタル信号処理回路
において遅延データを保持する記憶素子にシフト・レジ
スタを使用し、各遅延量を設定可能とすることによって
も解決される。以下、第１図から第４図までを用いてこ
れを説明する。

第４図（ａ）ではゴースト信号は時刻１１から時刻ｔ３
までにのみ現われていた。これに対応して、タップ係数
で有効に活用されているものはｎｌからｎδの範囲のも
ののみであった。その他の１からｎｌまで、及びｎ３か
ら１２８までのタップ係数はほぼゼロであり、トランス
バーサルフィルタ中の上記タップ積和演算を行なう乗算
器２は機能しておらず、加算器４も単に前段遅延回路５
の出力をそのまま次第に引渡しているだけであった。

つまり、上記タップでは遅延回路のみが機能していた。

上記問題は、これらのタップ係数がゼロもしくはある値
以下になる部分を検出し、遅延時間可能な遅延回路によ
り、上記領域では単に遅延のみを行なうことにより、必
要とされるタップの積和演算を行なうことにより解決さ
れる。

〔作用〕

第１図は本発明の可変遅延トランスバーサル・フィルタ
ー１０を用いたゴースト除去装置である。

第３図の従来装置に比較して１サンプリング時間の固定
遅延のみを行なう遅延回路５のかわりに遅延時間が独立
に設定可能な可変遅延回路１１を用いた。また、第１番
目のタップＣ１の積和演算後にも１２の位置に可変遅延
回路１１を追加した。

上記装置の動作を第２図を用いて説明する。入力信号Ｉ
Ｎとしては第２図（ａ）に示したように先はどと同様、
インパルス入力信号７及びこのゴースト信号８からなる
信号を考える。まず、タップ係数の値がゼロまたはある
値以下の領域を捜す必要があり、それには２つの方法が
ある。第１の方法は第２図（ｂ）に示すように粗タツプ
係数を求めるものである。ここでは各遅延回路１１の遅
延時間をゴースト除去すべき時間範囲Ｔ全領域をカバー
するべく、Ｔ　ａ　ｌ＝　Ｔ　／　ｎ　Ｔ　（ｎ丁番よ
タップ総数）に設定する。これにより粗いながらも全領
域のタップが係数最適化回路により設定される。ここで
タップがゼロ、もしくはある値以下になった領域を検出
し、その領域にある遅延回路の遅延時間を長くとって積
和演算は行なわないようにする。

この状態で再度、係数最適化回路により第２図（ｃ）に
示したような最適化タップ係数を求める。

精度を上げるため、上記過程を複数回くり返すこともあ
る。

遅延量を最適化する第２の方法は第２図（ｆ）に示すよ
うなタップ走査法である。ここでは、第１図１２の位置
にある遅延回路１１のみを可変遅延として遅延時間Ｔｏ
を設定し、他の遅延回路はその最も小さな遅延量Ｔａ２
（１サンプリング時間）に設定する。これにより第２図
（ｆ）の時間領域Ｔｓ　＝７．４×ｎＴ　（ｎｔはタッ
プ総数）でのみゴースト除去が行なわれ、その最適化さ
れたタップ係数が求まる。以下、Ｔｏ　を可変すること
により、ゴースト除去領域Ｔｓを全領域Ｔにわたって走
査し、そのデータより、先はどと同様、タップ係数がゼ
ロもしくはある値以下の領域を検出する。

第２図（ｃ）のように設定されたタップ係数はゴースト
の存在する領域のみで細かい時間間隔Ｔａｘでゴースト
除去を行ない、それ以外の領域ではＴａｓのような長い
遅延時間で粗いゴースト除去を行なうため、少ないタッ
プ数を有効に活用してゴースト除去が出来る。

なお５本発明は第１図に示すような巡回型のフィルタば
かりでなく第５図に示すような非巡回型のフィルタにも
用いられる。

また、本発明はテレビ信号のゴースト・キャンセラばか
りでなく、等化器や電話、一般デイジタル回線のエコー
キャンセラにも適用可能である。

〔実施例〕

以下、本発明の一実施例を第６図及び第７図を用いて説
明する。ここでは巡回形の可変遅延適応フィルタ１７を
用いている。各可変遅延回路１１はサンプリング・クロ
ックに同期して動作を行なうシフトレジスタ１２．その
出力を選択するマルチプレクサ１３及び遅延数を保持し
ておく遅延数レジスタ１４から構成されている。各遅延
回路の遅延量はデータバス１５を介して、フィルタ・タ
ップ係数と同様に設定される。フィルタ・タップ係数は
係数メモリ１６に保持されている。

係数最適化回路１９は基準波形（ｒ　ｎ）とゴースト除
去回路の出力（ｙｎ）誤差にしたがってタップ係数を更
新し、適応化処理を実行して行く。

その処理アルゴリズムには従来のＬ　Ｍ　Ｓ　（Ｌｅａ
ｓｔＭｅａｎ　５ａｖａｖｅ）法等やその他の方法が使
える。

上記最適化回路はフィルタ・タップ係数を一時的に記憶
し、更新回路３１によってその内容が書き換えられて行
く係数レジスタ２４．係数行列式の逆行列を算出する回
路２９．その逆行列と出力信算を行なう回路３０から構
成される。この他に、出力信号ｙｎを記憶するメモリ２
５．基準信号を記憶するメモリ２７、この両者の差をと
って誤差信号ｅｎを生成する減算回路２８、及びこの誤
差信号を記憶するメモリ２６も上記係数適応化回路１９
に含まれている。

本発明のゴースト除去装置の制御はマイクロ−コンピュ
ータ集積回路を用いた制御用コンピュータ２０により行
なわれる。ダイレクト・メモリアクセス制御回路２１は
、適応化回路１９のデータを全係数メモリ１８にまとめ
て転送する時など、いちいち制御用コンピュータ２０を
介さずに高速に実行するために使用される。

以下、上記装置の動作を、第６図の全体回路及び第１表
に示した制御用コンピュータのプログラムを用いて説明
する。なお、プログラムは判りやすくするために、　Ｂ
ａ５ｉｃ言語に準じた表現を用いている。実際は機械語
にコンパイルして高速制御に対処する。

まず、第１表にしたがってスキャン操作４５を行なう。

これは、第２図（ｆ）に示したように全領域（ここでは
１’６０タツプ）を小領域（４０タツプ）に分割し、小
領域ごとに適応化処理を行ない、この小領域を全領域に
わたって動かす（スキャン）することにより、全領域の
詳細なフィルタ・タップ係数を出すものである。プログ
ラム中では、まず４０にてフィルタの最左端の遅延ｍＮ
（０）以外を単位遅延１にセットする。次に４１により
Ｎ（０）を４０おきに設定して４ｏタップ単位にスキャ
ンを行なう。このようにして遅延メモリ２２に用意され
たデータは４２の命令により、データバス１５を介して
遅延数レジスタ１４に転送される。なお本転送はダイレ
クト・メモリ・アクセス制御回路２１により実行される
。

走査領域が設定された時点で４３の適応化処理実行命令
により適応化回路１９が起動されてフィルタ係数を算出
する。４４の命令により、求まった係数Ｃ（Ｋ）を全係
数メモリ１８のＭＣフィールドの該当する位置に記憶す
る。これを全領域１６０タツプにわたって実行しスキャ
ン操作４５を終了する。

次に全係数メモリに入った係数データを係数大小順序付
は命令４６により比較し、大きい順番に１から１６０ま
でラベル付けする。そのラベルは同じく全係数メモリの
ＭＯフィールドに記憶する。

続いて、最終的なフィルタ係数が４０タツプに制限され
ているため、使用係数ラベル付は命令４７により、大き
いものから４０番目までの係数に１それ以外にはＯのラ
ベル付けを行なう（ＭＳフィールド）。そのラベルは同
じく全係数メモリ１８のＭＳフィールドに記憶する。

以上求めたデータを用いて、遅延数設定プログラム４８
により、最適化された遅延量を算出してその値を遅延メ
モリ２２に書き入れる。同様に係数設定プログラム４９
により係数を選択し、それらを係数メモリ２３に書き込
む。

最後にフィルタ遅延設定命令４２及びフィルタ係数設定
命令により上記メモリ２２．２３のデータをデータバス
１５を介してフィルタ内のレジスタ１４，１６に転送す
る。これにより、ゴースト除去装置の係数及び遅延量を
最適化し、少ないタップ数でゴースト除去を効率良く出
来る。上記実施例では１６０タツプ領域を４０タツプで
ゴースト除去出来るためフィルタ回路規模は１／４とな
る。なお、これを実現するための制御用コンピュータ２
０等は８ｂｉｔ程度の簡単なもので済み、回路規模の増
大にはあまり影響を与えない。

以上の実施例では、巡回形適用フィルタ１７として積和
演算ごとに乗算器、加算器を設けていたが、複数タップ
とまとめて乗算器、加算器を設け、各タップの演算を時
間多重処理で行なう信号処理プロセッサコア３２を複数
個用いることにより、よりいっそうの回路規模圧縮を行
なうことが出来る。この場合の信号処理プロセッサコア
３２の構成を第７図に示す。３３はレジスタ、３４は内
部データバス、３５は遅延回路出力マルチプレクサ、３
６は長延回路入力マルチプレクサ、３７はインタフェー
ス回路（Ｉｌｏ）である。係数メモリ１６は、５タツプ
分のフィルタ・タップ係数を、第８図では保持している
にこでは遅延データを保持しておくレジスタとして可変
遅延回路１１を用いているのが特徴である。他の部分の
変更はほとんど不用である。

本プロセッサ・コアを用いることによりさらに前記実施
例の１７２から１７３に回路規模が縮小出来るため、全
体では約１／１０に回路規模が縮小出来る。

〔発明の効果〕

本発明によれば、テレビ信号のゴースト除去装置におい
て、フィルタ係数ばかりでなくタップ間の遅延数も最適
化可能なためより少ないタップ数でゴースト除去が可能
となる。これにより回路規模が大幅に低減される。

さらに、フィルタとして時間多重処理を行なう信号処理
プロセッサ・コアを用いるとさらに回路規模の低減が可
能となり、全体として約−桁まで回路素子数低減が可能
ζなる。

【図面の簡単な説明】

第１図、第５図、第６図、第７図は本発明の詳細な説明
する回路図５第２図は第１図の実施例の動作を説明する
パルスタイミング図、第３図。 第４図は従来のゴーストキャンセラ一方式を説明する図
である。 ２・・・乗算賜、３・・・フィルタ・タップ係数、４・
・・加算器、６・・・減算回路、７・・・入力信号、８
・・・ゴースト信号、９・・・再生ゴースト信号、１０
・・・可変遅延式′″ｉＡ　　升埋１　小用膀”・こノ
２・・凛草器 ３゛・・り・ンプ係１交 ４・・・、？［７菫器 ｌ！・・・町変ｌ速回路

Claims (1)

1. 【特許請求の範囲】 １、遅延回路の遅延時間がそれぞれ独立に設定可能なこ
   とを特徴とするトランスバーサル・フィルタ回路を有す
   る半導体集積回路装置。 ２、トランスバーサル・フィルタリング処理を行なうデ
   イジタル信号処理プロセッサにおいて、各遅延データを
   保持するレジスタにサンプリング・クロックを基準に動
   作するシフト・レジスタを使用し、シフト・レジスタ出
   力を選択することにより遅延時間を設定する手段を有す
   ることを特徴とするディジタル信号処理プロセッサを有
   する第１項記載の半導体集積回路装置。 ３、テレビ信号又はディジタル信号用ゴースト除去装置
   を構成する第１項または第２項記載の半導体集積回路装
   置。