JPH0522648A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH0522648A
JPH0522648A JP3175345A JP17534591A JPH0522648A JP H0522648 A JPH0522648 A JP H0522648A JP 3175345 A JP3175345 A JP 3175345A JP 17534591 A JP17534591 A JP 17534591A JP H0522648 A JPH0522648 A JP H0522648A
Authority
JP
Japan
Prior art keywords
memory
residual
field
stored
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3175345A
Other languages
English (en)
Other versions
JP3116967B2 (ja
Inventor
Mitsuharu Oki
光晴 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17534591A priority Critical patent/JP3116967B2/ja
Priority to KR1019920011021A priority patent/KR100230033B1/ko
Priority to DE69216312T priority patent/DE69216312T2/de
Priority to US07/911,396 priority patent/US5313296A/en
Priority to EP19920306340 priority patent/EP0523924B1/en
Publication of JPH0522648A publication Critical patent/JPH0522648A/ja
Application granted granted Critical
Publication of JP3116967B2 publication Critical patent/JP3116967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection
    • H04N5/145Movement estimation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/68Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/68Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681Motion detection
    • H04N23/6811Motion detection based on the image signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【目的】動きベクトルに基づいて、手振れによる画像の
揺れをリアルタイムで補正する画像処理装置において、
動きベクトルを検出するために備えた残差メモリの容量
を縮小する。 【構成】1ラインの画素データが順次入力する。減算器
31と絶対値回路32と加算器33は入力する各画素デ
ータについて残差またはその途中結果を算出して残差メ
モリ34に格納する。残差メモリ34は格納した残差ま
たはその途中結果を、水平帰線期間を利用してフィール
ドメモリ8の遊休領域に退避し、次ラインの画像データ
の入力に備える。 【効果】残差メモリ34の容量は、従来の面対応から線
対応とすることで大幅に縮小でき、設定可能な代表点数
やブロック数を大幅に増やすことが可能となるので、よ
り的確な手振れ補正が実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、入力動画像データにお
けるフィールド間の動きベクトルを検出して、ビデオカ
メラにおけるフィールド間の画像の揺れを補正する手振
れ補正装置、動画像のデータ量を圧縮する画像圧縮装置
等の画像処理装置に関する。
【0002】
【従来の技術】ビデオ撮影時のカメラ振れ等による画像
の揺れを画像処理によって補正する手振れ補正装置や、
高能率の画像伝送のためデータ量の圧縮を行なう動画像
圧縮装置等の画像処理装置において、適切な手振れ補正
や高能率のデータ圧縮を行なうには各フィールド間にお
ける画像の動きベクトルを的確に求める必要がある。
【0003】現フィールド(=第nフィールド)の前フ
ィールド(=第(n−i)フィールド、但し、以下の説
明ではi=1とする)に対する動きベクトルV(n)の
検出方法について説明する。
【0004】図6は、例えば1画面に16個の代表点P
k(k=0〜15)を設けて動きベクトルVを求める場
合を示す。第(n−1)フィールドの代表点Pk(n−
1)における画素データ(以下、代表点データという)
をAk(n−1)とする。第nフィールドの捜索範囲W
k(但し、捜索原点を代表点Pk(n)とし、水平方向
にQ画素および垂直方向にR画素の範囲)内で、代表点
データAk(n−1)に対応する第nフィールドの画素
データAij(n)を捜索する。具体的には、例えば捜
索原点Pkから捜索範囲Wk内の全ての捜索点(l,
m)までのベクトル(以下、ベクトル(l,m)とい
う)の夫々について、次式で与えられる残差S(l,
m)を計算する。
【0005】
【数1】
【0006】ここで、Ak(l,m)(n)は捜索範囲
Wk内の捜索点(l,m)における第nフィールドの画
素データである。
【0007】全ての捜索点における残差S(l,m)の
うち、最小の残差をS(l1,m1)とすれば、第(n
−1)フィールドに対する第nフィールドの動きベクト
ルV(n)は、ベクトル(l1,m1)で与えらる。
【0008】上例(図6)では、1画面全体に対して残
差Sを計算して動きベクトルVを求めたが、他の例とし
て1画面を複数のブロック、例えば図7に示すように4
つのブロックB1,B2,B3,B4に分割し、各ブロ
ックの動きベクトルV1,V2,V3,V4を上例と同
様に(つまり、各ブロックを上例における画面全体に見
立てて)検出してもよい。
【0009】この場合、各ブロックから検出された合計
4つの動きベクトルV1,V2,V3,V4から、例え
ば次のような判定基準により、第nフィールドの動きベ
クトルV(n)を判定する。
【0010】第1のケース:4つの動きベクトルのうち
3つ以上が同一である場合、この一致するベクトルを第
nフィールドの動きベクトルV(n)とする。
【0011】第2のケース:第1のケース以外の場合で
あり、動きベクトルV(n)を検出不能とするか、各ブ
ロックに重み付けを行なって動きベクトルV(n)を判
定するか、若しくは、各ブロックからの4つの動きベク
トルV1,V2,V3,V4と同時に画面全体の動きベ
クトルVwを検出し、動きベクトルV(n)として画面
全体の動きベクトルVwを採用する。
【0012】これは、複数のブロックのうちの一つ、例
えば第3ブロックB3の動きベクトルV3が、人や車等
の動体の影響によって正しく検出できないような場合に
対処しようとする方法である。
【0013】図8および図9は従来の画像処理装置とし
ての手振れ補正装置を示すブロック図であり、それぞれ
図6および図7に対応するものである。また、図8と図
9の相違は、前者がQ×Rワードの残差メモリ54を有
するのに対して、後者は第1および第2ブロックB1,
B2あるいは第3および第4ブロックに対応して、それ
ぞれQ×Rワードの第1および第2残差メモリ64,6
5を有する点である。
【0014】従って、画面を複数ブロックにブロック化
した図9について説明し、これに包含される図8につい
ての説明は省略する。
【0015】図9に、従来の画像処理装置の一例とし
て、図7のブロック配置における手振れ補正装置のブロ
ック図を示す。
【0016】時刻T0(図7参照)までに、第(n−
1)フィールドの画像データAij(n−1)は、デー
タバスBUを介してフィールドメモリ8に格納され、ま
た画像データAij(n−1)のうち代表点データAk
(n−1)は、データバスBUを介して代表点メモリ2
に格納されている。
【0017】期間T0〜T1において、入力信号1とし
て順次入力する第nフィールドの画像データAij
(n)は動きベクトル検出回路6に供給される。動きベ
クトル検出回路6の減算器31により画像データAij
(n)のうち第1および第2ブロックB1,B2の全捜
索点の各画素データと、代表点メモリ2からデータバス
BUを介して供給される代表点データAk(n−1)と
の差分がとられ、絶対値回路32により差分絶対値とさ
れ、加算器33により差分絶対値の累加算値、即ち残差
S(l,m)の途中結果あるいは最終結果が計算され、
第1および第2残差メモリ64,65に格納される。
【0018】ここで、第1残差メモリ64には第1ブロ
ックB1の全ての残差S1(l,m)(または、その途
中結果)が、また第2残差メモリ65には第2ブロック
B2の全ての残差S2(l,m)(または、その途中結
果)が格納される。残差S1(l,m),S2(l,
m)は次のように計算される。
【0019】
【数2】
【0020】最小残差計算回路39は、第1残差メモリ
64に格納された第1ブロックB1の全残差S1(l,
m)のうち最小残差S1(l11,m11)を検出し、
第1ブロックB1の動きベクトルV1(l11,m1
1)として出力する。
【0021】ここで、最小残差S11(l11,m1
1)、次の最小残差S12(l12,m12)、次の次
の最小残差S13(l13,m13)、・・・を検出
し、第1ブロックの動きベクトルとして複数個の動きベ
クトルV11(l11,m11),V12(l12,m
12),V13(l13,m13),・・・を出力する
ようにしてもよい。第1ブロックB1以外の各ブロック
についても同様である。
【0022】時刻T1において、第1ブロックB1の動
きベクトルV1(l11,m11)と第2ブロックB2
の動きベクトルV2(l21,m21)が制御回路7に
出力される。
【0023】期間T1〜T2において、第3ブロックB
3および第4ブロックの動きベクトルV31(l31,
m31)およびV41(l41,m41)が、動きベク
トル検出回路6により検出される。この期間T1〜T2
に、第1および第2残差メモリ64,65に格納される
各残差S3(l,m)およびS4(l,m)は次式で表
わされる。
【0024】
【数3】
【0025】第nフィールドの入力が終了する時刻、つ
まり時刻T2において、制御回路7は上述のような判定
基準に基づいて複数ブロックB1,B2,B3およびB
4の動きベクトルV1,V2,V3およびV4から第n
フィールドの第(n−1)フィールドに対する動きベク
トルV(n)を判定し、この動きベクトルV(n)を基
準フィールド(例えば、第1フィールド)以降の累積動
きベクトルVtに累加算(Vt(n)=Vt(n−1)
+V(n))し、この累積動きベクトルVt(n)分補
正した読み出しアドレスADRをフィールドメモリ8に
出力する。
【0026】同期間T0〜T2において、つまり、動き
ベクトルV1,V2,V3,V4の検出と並行して、第
nフィールドの画像データAij(n)のうち第nフィ
ールドの代表点データAk(n)は代表点メモリ2に取
り込まれ、使用済みの代表点データAk(n−1)の更
新が順次行なわれる。また、同期間T0〜T2に、フィ
ールドメモリ8に格納されている第(n−1)フィール
ドの画像データAij(n−1)は、データバスBUを
介して補間回路9に順次出力され、出力済みの画像デー
タAij(n−1)は、第nフィールドの画像データA
ij(n)により順次更新される。
【0027】図10は、フィールドメモリ8に格納され
る入力画像領域と、次のフィールド期間に読み出される
出力画像領域を示す図である。
【0028】図10において、入力画像領域は、基準フ
ィールドの出力画像領域と、想定した最大動きベクトル
に対応して基準フィールドの出力画像領域の周辺に設定
された補正領域から構成されるので、基準フィールドあ
るいは任意フィールドの出力画像領域(点線で示す)は
入力画像領域より一廻り小さな領域となる。
【0029】出力画像領域が画枠領域よりも小さい場
合、画像データの補間による画像の拡大が必要である。
【0030】図11(A)は、補間回路9を示すブロッ
ク図、図11(B)は3/2倍に拡大する場合の同回路
の動作を示すタイミング図、図12(C)は補間結果を
示す図である。
【0031】図11(A)において、図9に示す入力信
号1は、各水平走査期間Hに走査線データYi(但し、
i=0,1,2,・・・)として順次入力する。入力す
る走査線データYiは乗算器91により係数C0が乗算
された後、加算器95に入力する。これと同時に走査線
データYiは、スイッチ92を介して1H遅延線93に
入力し、1水平走査期間(1H)遅延した後、乗算器9
4により係数C1が乗算されて加算器95に入力する。
加算器95は乗算器91,94からの両出力を加算し、
出力走査線データyiを出力する。
【0032】3/2倍に拡大する場合における補間回路
9のライン補間動作を示す図11(B)において、各走
査線データYi(Y0,Y1,Y2,・・・)は順次図
示のように入力するが、走査線データY0、若しくは2
つの走査線データY1とY2,Y3とY4,・・・を入
力した後の1水平走査期間(1H)は、ダミーデータD
Mを入力する。
【0033】スイッチ92は走査線データの入力期間中
はa側に、またダミーデータDMの入力期間中はb側に
切り換えられるので、1H遅延線93は、1水平走査期
間(1H)遅れの各走査線データY0,Y0,Y1,Y
2,Y2,Y3,Y4,Y4,・・・を乗算器94に出
力する。
【0034】乗算器91の係数C0は、水平走査期間
(H)に同期して、図示のように0,2/3,1/3と
なるように制御され、また乗算器94の係数C1は、同
様に1,1/3,2/3となるように制御されるので、
加算器95から1H遅れで出力される補正後の走査線デ
ータyiは次のようになる。
【0035】
【数4】
【0036】図11(C)に、入力する各走査線データ
Yiを実線で、また、補間後の各走査線データyiを点
線で示す。
【0037】上述、垂直方向への画像拡大と同時に水平
方向への拡大も必要であるが、周知の技術であるので説
明は省略する。また、図10において、出力画像領域と
画枠が一致する場合、上述のような画像の拡大は不要で
あるが、入力画像領域のフィールドメモリ8への書き込
みクロックを基準とすれば、出力画像領域は、同様に数
ライン毎にダミーデータDMを挿入して出力され、補間
回路9の代わりにデータ変換回路を用いてダミーデータ
DMの除去が行なわれる。即ち、この場合でもフィール
ドメモリからデータ変換回路への出力が休止するダミー
データ送出期間が同様に存在する。
【0038】図9において、次の第(n+1)フィール
ド期間T0〜T2(n+1)において、フィールドメモ
リ8に格納されている画像データAij(n)は、制御
回路7からの読み出しアドレスADR(n)に基づい
て、データバスBUを介して補間回路9に順次出力さ
れ、上述のような補間処理等の後、出力信号10として
出力される。
【0039】なお、上述の従来装置において、フィール
ドメモリ8の読み書きは次のように行なわれる。第(n
−1)フィールドの出力画像領域のうち既に補間回路9
に出力し終った領域、並びにこの出力画像領域の外側の
出力されない領域(補正領域)に、入力する第nフィー
ルドの画像データAij(n)が順次重ね書きされる。
【0040】また、上例において各捜索範囲Wkに設定
される捜索点の個数は(Q×R)である。
【0041】
【発明が解決しようとする課題】上述の従来装置におい
て、1画面または各ブロックの捜索範囲Wk内に設定さ
れた全ての捜索点のそれぞれについて、残差S(l,
m)が計算されるので、各残差メモリ54,64,65
の容量はぞれぞれ(Q×R)ワードである。
【0042】1画面を4ブロック(=2×2)に分割し
た上例において、例えば第1プラス第2ブロック(B1
+B2)を第5ブロックB5、第3プラス第4ブロック
(B3+B4)を第6ブロックB6、第1プラス第2プ
ラス第3プラス第4ブロック(=全画面)を第7ブロッ
クB7等とするブロック設定が可能であり、また、2×
2分割以外に例えば3×3の9分割等も可能である。こ
のような場合、従来装置ではa個のブロック(例えば、
B1,B2,B5およびB7の4ブロック)の動きベク
トルを同時に検出するため、それぞれQ×Rワードのa
個の残差メモリを備えなければならない。このため、代
表点数やブロック数を増加して的確な動きベクトルを検
出しようとすると残差メモリの容量が増大し、回路規模
が大きくなってしまうという課題があった。
【0043】そこで、この発明は、水平帰線期間等、フ
ィールドメモリの入出力が休止する期間を利用して、残
差の途中結果をフィールドメモリの余白領域に退避する
ことにより、各残差メモリの容量を従来のQ×Rワード
からQワードにそれぞれ削減した画像処理装置を提案す
るものである。
【0044】
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、現フィールドの前フィールド
に対する画像の動きベクトルを検出し、この動きベクト
ルに基づいてフィールドメモリに格納した現フィールド
の手振れ補正および動画像圧縮を行なう画像処理装置に
おいて、任意の一水平走査線分の画像データが入力する
期間に算出される残差またはその中間結果を格納する残
差メモリを有し、画像データが入力した期間後の所定期
間に、残差メモリに格納した残差またはその中間結果を
フィールドメモリの余白領域に退避するものである。
【0045】また、現フィールドの前フィールドに対す
る画像の動きベクトルを検出し、この動きベクトルに基
づいてフィールドメモリに格納した現フィールドの手振
れ補正および動画像圧縮を行なう画像処理装置におい
て、任意の一水平走査線分の画像データが入力する期間
に算出される残差またはその中間結果を格納する残差メ
モリを有し、フィールドメモリをマルチポートメモリで
構成し、残差メモリに格納した残差またはその中間結果
をこのフィールドメモリの余白領域に退避するものであ
る。
【0046】
【作用】この発明の一実施例を示す図1について説明す
る。
【0047】但し、説明を簡明とするために図3に示す
ように1フィールドの画素数を100個、つまり画素デ
ータAijをi=0〜9、j=0〜9の100個とす
る。また、捜索範囲W0をi=0〜4かつj=0〜4、
捜索範囲W1をi=0〜4かつj=5〜9、捜索範囲W
2をi=5〜9かつj=0〜4、並びに捜索範囲W3を
i=5〜9かつj=5〜9とする。
【0048】即ち、捜索範囲Wk(k=0〜3)はQ=
5,R=5のサイズであり、l=−2,−1,0,1,
2、およびm=−2,−1,0,1,2なる25個のベ
クトル(l,m)について残差S(l,m)を計算す
る。
【0049】1)任意のフィールド(第nフィールド)
の開始時点T0(n)における状態は次の通りである。
【0050】1−1)代表点メモリ2には第(n−1)
フィールドの代表点Pkにおける画素データAk(n−
1)が格納されている。
【0051】ここで、代表点Poの画素データA0(n
−1)=A22(n−1)、代表点P1の画素データA
1(n−1)=A27(n−1)、代表点P2の画素デ
ータA2(n−1)=A72(n−1)、並びに代表点
P3の画素データA3(n−1)=A77(n−1)で
ある。
【0052】1−2)制御回路7は、動きベクトル検出
回路3の出力する第(n−1)フィールドの動きベクト
ルV(n−1)を入力とし、基準フィールド(例えば、
第1フィールド)以降の累積動きベクトルVtにこの動
きベクトルV(n−1)を累加算して累積動きベクトル
Vtを更新し、この更新された累積動きベクトル分補正
した読み出しアドレスADRをフィールドメモリ8に出
力する。
【0053】1−3)フィールドメモリ8には第(n−
1)フィールドの画素データAij(n−1)が格納さ
れている。
【0054】2)第nフィールド期間における動作を次
に説明する。
【0055】2−1)第0水平走査期間における動作は
次の通りである。
【0056】2−1−1)5(=Q)ワード(アドレス
0〜4)の残差メモリ34をクリアする。
【0057】2−1−2)捜索範囲W0(k=0)の画
素データA00が入力し、また代表点メモリ2からは代
表点P0(k=0)の画素データA0(n−1)が読み
出され、減算器31と絶対値回路32は残差(−2,−
2)の第1部分項、つまり差分絶対値|A00−A0
(n−1)|を計算する。加算器33は、残差メモリ3
4のアドレス0に格納された残差S(−2,−2)の途
中結果(=0)を読み出し、これに第1部分項を加算
し、この加算結果を残差メモリ34のアドレス0に格納
する。
【0058】順次入力する捜索範囲W0の画素データA
01,A02,A03およびA04についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第1部分項を計算し、これに残
差メモリ34のアドレス1,2,3および4に格納され
ている残差S(−1,−2),S(0,−2),S
(1,−2)およびS(2,−2)の途中結果(=0)
を加算し、加算結果を残差メモリ34のアドレス1,
2,3および4に順次格納する。
【0059】2−1−3)捜索範囲W1(k=1)の画
素データA05が入力し、また代表点メモリ2からは代
表点P1(k=1)の画素データA1(n−1)が読み
出され、減算器31と絶対値回路32は残差(−2,−
2)の第2部分項、つまり差分絶対値|A05−A1
(n−1)|を計算する。加算器33は、残差メモリ3
4のアドレス0に格納された残差S(−2,−2)の途
中結果(=|A00−A0(n−1)|)を読み出し、
これに第2部分項を加算し、この加算結果を残差メモリ
34のアドレス0に格納する。
【0060】順次入力する捜索範囲W1の画素データA
06,A07,A08およびA09についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第2部分項を計算し、これに残
差メモリ34のアドレス1,2,3および4に格納され
ている残差S(−1,−2),S(0,−2),S
(1,−2)およびS(2,−2)の途中結果を加算
し、加算結果を残差メモリ34のアドレス1,2,3お
よび4に順次格納する。
【0061】2−1−4)画素データA09の入力後、
画素データA10の入力までの水平帰線期間に、残差メ
モリ34の全内容、即ちアドレス0〜4の内容をデータ
バスBUを介してフィールドメモリ8の余白領域のアド
レス0〜4に退避(重ね書き)する。この結果、フィー
ルドメモリ8の余白領域のアドレス0〜4には、残差S
(l,−2)、即ち、S(−2,−2),S(−1,−
2),S(0,−2)S(1,−2)およびS(2,−
2)の途中結果(第1部分項と第2部分項の和)がこの
順序で格納される。
【0062】2−2)第1〜第4水平走査期間(i=1
〜4)においても、上記「2−1)項」と同様の処理が
行なわれ、残差S(l,−1),S(l,0),S
(l,1)およびS(l,2)の途中結果(第1部分項
と第2部分項の和)がフィールドメモリ8の余白領域の
アドレス5〜24に順次格納される。
【0063】2−3)第5水平走査期間における動作は
次の通りである。
【0064】2−3−1)フィールドメモリ8の余白領
域のアドレス0〜4の内容を5(=Q)ワードの残差メ
モリ34のアドレス0〜4に書き込む(リストアす
る)。
【0065】2−3−2)捜索範囲W2(k=2)の画
素データA50が入力し、また代表点メモリ2からは代
表点P2(k=2)の画素データA2(n−1)が読み
出され、減算器31と絶対値回路32は残差(−2,−
2)の第3部分項、つまり差分絶対値|A50−A2
(n−1)|を計算する。加算器33は、残差メモリ3
4のアドレス0に格納された残差S(−2,−2)の途
中結果(|A00−A0(n−1)|+|A05−A1
(n−1)|)を読み出し、これに第3部分項を加算
し、この加算結果を残差メモリ34のアドレス0に格納
する。
【0066】順次入力する捜索範囲W2の画素データA
51,A52,A53およびA54についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第3部分項を計算し、これに残
差メモリ34のアドレス1,2,3および4に格納され
ている残差S(−1,−2),S(0,−2),S
(1,−2)およびS(2,−2)の途中結果を加算
し、加算結果を残差メモリ34のアドレス1,2,3お
よび4に順次格納する。
【0067】2−3−3)捜索範囲W3(k=3)の画
素データA55が入力し、また代表点メモリ2からは代
表点P3(k=3)の画素データA3(n−1)が読み
出され、減算器31と絶対値回路32は残差(−2,−
2)の第4部分項、つまり差分絶対値|A55−A3
(n−1)|を計算する。加算器33は、残差メモリ3
4のアドレス0に格納された残差S(−2,−2)の途
中結果(=|A00−A0(n−1)|+|A05−A
1(n−1)|+|A50−A2(n−1)|)を読み
出し、これに第4部分項を加算し、この加算結果、即ち
残差S(−2,−2)を残差メモリ34のアドレス0に
格納する。
【0068】順次入力する捜索範囲W3の画素データA
56,A57,A58およびA59についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第4部分項を計算し、これに残
差メモリ34のアドレス1,2,3および4に格納され
ている残差S(−1,−2),S(0,−2),S
(1,−2)およびS(2,−2)の途中結果を加算
し、加算結果、即ち残差S(−1,−2),S(0,−
2),S(1,−2)およびS(2,−2)を残差メモ
リ34のアドレス1,2,3および4に順次格納する。
【0069】2−3−4)画素データA59の入力後、
画素データA60の入力までの水平帰線期間に、残差メ
モリ34の全内容、即ちアドレス0〜4の内容をデータ
バスBUを介してフィールドメモリ8の余白領域のアド
レス0〜4に退避(重ね書き)する。この結果、フィー
ルドメモリ8の余白領域のアドレス0〜4には、残差S
(l,−2)、即ち、S(−2,−2),S(−1,−
2),S(0,−2)S(1,−2)およびS(2,−
2)がこの順序で格納される。
【0070】2−4)第6〜第8水平走査期間(i=6
〜8)においても、上記「2−3)項」と同様の処理が
行なわれ、残差S(l,−1),S(l,0)およびS
(l,1)がフィールドメモリ8の余白領域のアドレス
5〜19に順次格納される。
【0071】また、第9水平走査期間(i=9)におい
て、同様に計算された残差S(l,2)は残差メモリ3
4のアドレス0〜4にそれぞれ格納される。
【0072】2−5)第nフィールドの最終画素データ
A99の入力後、最小残差計算回路39は、フィールド
メモリ8の余白領域のアドレス0〜19に格納された2
0個の残差S(l,m)(但し、l=−2〜2,m=−
2〜1)と残差メモリ34に格納された5個の残差S
(l,2)のうちの最小残差S(l1,m1)を検出
し、ベクトル(l1,m1)を第nフィールドの第(n
−1)フィールドに対する動きベクトルV(n)として
制御回路7に出力する。
【0073】2−6)代表点メモリ2に格納されている
代表点データAk(n−1)のうち既に残差計算に使用
され不要となった代表点データは、入力する画素データ
Aij(n)に含まれる代表点データAk(n)によっ
て順次更新される。
【0074】2−7)フィールドメモリ8は、読み出し
アドレスADR(n−1)により第(n−1)フィール
ドの画素データAij(n−1)をデータバスBUを介
して補間回路9に出力すると同時に、順次入力する第n
フィールドの画素データAij(n)を既に出力が終了
して不要となった画素データAij(n−1)の上に順
次重ね書きする。
【0075】2−8)補間回路9は、フィールドメモリ
8から入力する画素データAij(n−1)に補間処理
を施し、画枠を満たすように拡大して第(n−1)フィ
ールドの出力信号10とする。
【0076】上記「2−1)項」乃至「2−8)項」を
引き続くフィールド、即ち第(n+1)、第(n+
2)、・・・フィールドに対して繰り返し実行すること
により、この発明をビデオカメラ等における手振れ補正
装置に適用した場合には、フィールド間の画像の揺れを
リアルタイムで補正する手振れ補正が、また画像伝送に
おける動画像圧縮装置に適用した場合には、リアルタイ
ムの画像データ圧縮が残差メモリの容量を従来のQ×R
ワードからQワードに、即ち1/Rに抑えながら可能と
なる。
【0077】
【実施例】続いて、この発明に係る画像処理装置をビデ
オカメラ等の手振れ補正装置に適用した場合の実施例に
ついて、図面を参照して詳細に説明する。
【0078】図1は、この発明の一実施例を示すブロッ
ク図であり、従来例(図8)における動きベクトル検出
回路5の残差メモリ54(但し、メモリ容量はQ×Rワ
ード)を動きベクトル検出回路3の残差メモリ34(但
し、メモリ容量はQワード)に縮小し、残差メモリ34
に格納したQ個の残差または残差途中結果を水平帰線期
間に残差メモリ34からフィールドメモリ8の余白領域
にデータバスBUを介して退避すると共に、次の水平走
査期間に必要となるQ個の残差途中結果をフィールドメ
モリ8の余白領域から残差メモリ34にデータバスBU
を介して書き込む(リストアする)ように構成したもの
である。
【0079】フィールドメモリ8の余白領域について説
明する。
【0080】任意フィールド(以下、第nフィールドと
いう)の動画像入力データAij(n)を240000
ワード(水平走査線当り500画素、フィールド当り4
80走査線)とする。この場合、メモリ容量は2の累乗
として与えられるので、フィールドメモリ8の容量は
「2の18乗」(=262144)ワードに選定され
る。両ワード数間の差をフィールドメモリ8の余白領域
と呼び、この発明においては従来未使用のこの余白領域
に、残差メモリ34に記憶中の残差または残差途中結果
を退避することにより、残差メモリ34の容量を一水平
走査線における残差計算に相当する容量、即ちQワード
に縮小する。
【0081】図1に示す一実施例の動作について説明す
る。但し、説明を簡明とするため、図2に示すように、
第nフィールドは水平走査線当り10画素(j=0〜
9)、フィールド当り10走査線(i=0〜9)で構成
されるものとする。即ち、画素データAij(n)はA
00〜A99の100ワードである。また、図3に示す
ように、代表点Pkおよび動きベクトルの捜索範囲Wk
(但し、k=0〜3)を設定するものとする。即ち、捜
索範囲W0は画素データAij(但し、i=0〜4、j
=0〜4)を、捜索範囲W1は画素データAij(但
し、i=0〜4、j=5〜9)を、捜索範囲W2は画素
データAij(但し、i=5〜9、j=0〜4)、並び
に、捜索範囲W3は画素データAij(但し、i=5〜
9、j=5〜9)を含むように設定される。従って、捜
索範囲Wkの水平方向および垂直方向のサイズはそれぞ
れQ=5およびR=5、残差メモリ34の容量は5(=
Q)ワード(アドレス0〜4)、計算すべき残差S
(l,m)の数は25個(l=−2,−1,0,1,2
およびm=−2,−1,0,1,2)、残差S(l,
m)またはその途中結果を退避するフィールドメモリ8
の余白領域は25ワード(アドレス0〜24)である。
【0082】図1において、第nフィールドの開始時刻
T0(n)での各部の状態は次の通りである。なお、こ
れらの状態とは、後述する第nフィールド期間における
各部の動作が第(n−1)フィールド期間にも同様に実
行された結果としてもたらされるものである。
【0083】1)代表点メモリ2には第(n−1)フィ
ールドの代表点Pkにおける画素データAk(n−1)
が格納されている。
【0084】ここで、代表点P0の画素データA0(n
−1)=A22(n−1)、代表点P1の画素データA
1(n−1)=A27(n−1)、代表点P2の画素デ
ータA2(n−1)=A72(n−1)、並びに代表点
P3の画素データA3(n−1)=A77(n−1)で
ある。
【0085】2)制御回路7は、動きベクトル検出回路
3の出力する第(n−1)フィールドの動きベクトルV
(n−1)を入力とし、基準フィールド(例えば、第1
フィールド)以降の累積動きベクトルVtにこの動きベ
クトルV(n−1)を累加算して累積動きベクトルVt
を更新し、この更新された累積動きベクトルVt分だけ
補正した読み出しアドレスADRをフィールドメモリ8
に出力する。
【0086】3)フィールドメモリ8には第(n−1)
フィールドの画素データAij(n−1)が格納されて
いる。
【0087】次に、第nフィールド期間における動作を
次に説明する。
【0088】1)第0水平走査期間(i=0)における
動作は次の通りである。
【0089】1−1)5(=Q)ワード(アドレス0〜
4)の残差メモリ34をクリアする。
【0090】1−2)捜索範囲W0(k=0)の画素デ
ータA00が入力し、また代表点メモリ2から代表点P
0(k=0)の画素データA0(n−1)がデータバス
BUを介して読み出され、減算器31と絶対値回路32
は残差(−2,−2)の第1部分項、つまり差分絶対値
|A00−A0(n−1)|を計算する。加算器33
は、残差メモリ34のアドレス0に格納された残差S
(−2,−2)の途中結果(=0)を読み出し、これに
第1部分項|A00−A0(n−1)|を加算し、この
加算結果(=0+|A00−A0(n−1)|)を残差
メモリ34のアドレス0に格納する。
【0091】順次入力する捜索範囲W0の画素データA
01,A02,A03,およびA04についても同様に
残差S(−1,−2),S(0,−2),S(1,−
2)およびS(2,−2)の第1部分項|A01−A0
(n−1)|,|A02−A0(n−1)|,|A03
−A0(n−1)|および|A04−A0(n−1)|
を計算し、これに残差メモリ34のアドレス1,2,3
および4に格納されている残差S(−1,−2),S
(0,−2),S(1,−2)およびS(2,−2)の
途中結果(いずれも0)を加算し、加算結果|A01−
A0(n−1)|,|A02−A0(n−1)|,|A
03−A0(n−1)|および|A04−A0(n−
1)|を残差メモリ34のアドレス1,2,3および4
に順次格納する。
【0092】1−3)捜索範囲W1(k=1)の画素デ
ータA05が入力し、また代表点メモリ2からは代表点
P1(k=1)の画素データA1(n−1)が読み出さ
れ、減算器31と絶対値回路32は残差(−2,−2)
の第2部分項、つまり差分絶対値|A05−A1(n−
1)|を計算する。加算器33は、残差メモリ34のア
ドレス0に格納された残差S(−2,−2)の途中結果
(=|A00−A0(n−1)|)を読み出し、これに
第2部分項|A05−A1(n−1)|を加算し、この
加算結果(|A00−A0(n−1)|+|A05−A
1(n−1)|)を残差メモリ34のアドレス0に格納
する。
【0093】順次入力する捜索範囲W1の画素データA
06,A07,A08およびA09についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第2部分項|A06−A1(n
−1)|,|A07−A1(n−1)|,|A08−A
1(n−1)|および|A09−A1(n−1)|を計
算し、これに残差メモリ34のアドレス1,2,3およ
び4に格納されている残差S(−1,−2),S(0,
−2),S(1,−2)およびS(2,−2)の途中結
果(|A01−A0(n−1)|,|A02−A0(n
−1)|,|A03−A0(n−1)|および|A04
−A0(n−1)|)を加算し、加算結果(|A01−
A0(n−1)|+|A06−A1(n−1)|,|A
02−A0(n−1)|+|A07−A1(n−1)
|,|A03−A0(n−1)|+|A08−A1(n
−1)|および|A04−A0(n−1)|+|A09
−A1(n−1)|)を残差メモリ34のアドレス1,
2,3および4に順次格納する。
【0094】1−4)画素データA09の入力後、画素
データA10の入力までの水平帰線期間に、残差メモリ
34の全内容、即ちアドレス0〜4の内容(|A01−
A0(n−1)|+|A06−A1(n−1)|,|A
02−A0(n−1)|+|A07−A1(n−1)
|,|A03−A0(n−1)|+|A08−A1(n
−1)|および|A04−A0(n−1)|+|A09
−A1(n−1)|)をデータバスBUを介してフィー
ルドメモリ8の余白領域のアドレス0〜4に退避(重ね
書き)する。この結果、フィールドメモリ8の余白領域
のアドレス0〜4には、残差S(l,−2)、即ち、S
(−2,−2),S(−1,−2),S(0,−2),
S(1,−2)およびS(2,−2)の途中結果(第1
部分項と第2部分項の和)がこの順序で格納される。
【0095】2)第1〜第4水平走査期間(i=1〜
4)においても、上記「1)項」と同様の処理が行なわ
れ、残差S(l,−1),S(l,0),S(l,1)
およびS(l,2)の途中結果(第1部分項と第2部分
項の和)がフィールドメモリ8の余白領域のアドレス5
〜24に順次格納される。
【0096】3)第5水平走査期間における動作は次の
通りである。
【0097】3−1)フィールドメモリ8の余白領域の
アドレス0〜4の内容(|A00−A0(n−1)|+
|A05−A1(n−1)|,|A01−A0(n−
1)|+|A06−A1(n−1)|,|A02−A0
(n−1)|+|A07−A1(n−1)|,|A03
−A0(n−1)|+|A08−A1(n−1)|およ
び|A04−A0(n−1)|+|A09−A1(n−
1)|)を5(=Q)ワードの残差メモリ34のアドレ
ス0〜4に書き込む(リストアする)。
【0098】3−2)捜索範囲W2(k=2)の画素デ
ータA50が入力し、また代表点メモリ2からは代表点
P2(k=2)の画素データA2(n−1)が読み出さ
れ、減算器31と絶対値回路32は残差(−2,−2)
の第3部分項、つまり差分絶対値|A50−A2(n−
1)|を計算する。加算器33は、残差メモリ34のア
ドレス0に格納された残差S(−2,−2)の途中結果
(|A00−A0(n−1)|+|A05−A1(n−
1)|)を読み出し、これに第3部分項|A50−A2
(n−1)|を加算し、この加算結果(|A00−A0
(n−1)|+|A05−A1(n−1)|+|A50
−A2(n−1)|を残差メモリ34のアドレス0に格
納する。
【0099】順次入力する捜索範囲W2の画素データA
51,A52,A53およびA54についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第3部分項(|A51−A2
(n−1)|,|A52−A2(n−1)|,|A53
−A2(n−1)|および|A54−A2(n−1)
|)を計算し、これに残差メモリ34のアドレス1,
2,3および4に格納されている残差S(−1,−
2),S(0,−2),S(1,−2)およびS(2,
−2)の途中結果(|A01−A0(n−1)|+|A
06−A1(n−1)|,|A02−A0(n−1)|
+|A07−A1(n−1)|,|A03−A0(n−
1)|+|A08−A1(n−1)|および|A04−
A0(n−1)|+|A09−A1(n−1)|)を加
算し、加算結果(|A01−A0(n−1)|+|A0
6−A1(n−1)|+|A51−A2(n−1)|,
|A02−A0(n−1)|+|A07−A1(n−
1)|+|A52−A2(n−1)|,|A03−A0
(n−1)|+|A08−A1(n−1)|+|A53
−A2(n−1)|および|A04−A0(n−1)|
+|A09−A1(n−1)|+|A54−A2(n−
1)|)を残差メモリ34のアドレス1,2,3および
4に順次格納する。
【0100】3−3)捜索範囲W3(k=3)の画素デ
ータA55が入力し、また代表点メモリ2からは代表点
P3(k=3)の画素データA3(n−1)が読み出さ
れ、減算器31と絶対値回路32は残差(−2,−2)
の第4部分項、つまり差分絶対値|A55−A3(n−
1)|を計算する。加算器33は、残差メモリ34のア
ドレス0に格納された残差S(−2,−2)の途中結果
(|A00−A0(n−1)|+|A05−A1(n−
1)|+|A50−A2(n−1)|)を読み出し、こ
れに第4部分項(|A55−A3(n−1)|)を加算
し、この加算結果、即ち残差S(−2,−2)(=|A
00−A0(n−1)|+|A05−A1(n−1)|
+|A50−A2(n−1)|+|A55−A3(n−
1)|)を残差メモリ34のアドレス0に格納する。
【0101】順次入力する捜索範囲W3の画素データA
56,A57,A58およびA59についても同様に残
差S(−1,−2),S(0,−2),S(1,−2)
およびS(2,−2)の第4部分項|A56−A3(n
−1)|,|A57−A3(n−1)|,|A58−A
3(n−1)|および|A59−A3(n−1)|を計
算し、これに残差メモリ34のアドレス1,2,3およ
び4に格納されている残差S(−1,−2),S(0,
−2),S(1,−2)およびS(2,−2)の途中結
果(|A01−A0(n−1)|+|A06−A1(n
−1)|+|A51−A2(n−1)|,|A02−A
0(n−1)|+|A07−A1(n−1)|+|A5
2−A2(n−1)|,|A03−A0(n−1)|+
|A08−A1(n−1)|+|A53−A2(n−
1)|および|A04−A0(n−1)|+|A09−
A1(n−1)|+|A54−A2(n−1)|)を加
算し、加算結果、即ち残差S(−1,−2),S(0,
−2),S(1,−2)およびS(2,−2)を残差メ
モリ34のアドレス1,2,3および4に順次格納す
る。3−4)画素データA59の入力後、画素データA
60の入力までの水平帰線期間に、残差メモリ34の全
内容、即ちアドレス0〜4の内容をデータバスBUを介
してフィールドメモリ8の余白領域のアドレス0〜4に
退避(重ね書き)する。この結果、フィールドメモリ8
の余白領域のアドレス0〜4には、残差S(l,−
2)、即ち、S(−2,−2),S(−1,−2),S
(0,−2),S(1,−2)およびS(2,−2)が
この順序で格納される。
【0102】4)第6〜第8水平走査期間(i=6〜
8)においても、上記「3)項」と同様の処理が行なわ
れ、残差S(l,−1),S(l,0)およびS(l,
1)がフィールドメモリ8の余白領域のアドレス5〜1
9に順次格納される。
【0103】また、第9水平走査期間(i=9)におい
て、同様に計算された残差S(l,2)は残差メモリ3
4のアドレス0〜4にそれぞれ格納されている。
【0104】5)第nフィールドの最終画素データA9
9の入力後、最小残差計算回路39は、フィールドメモ
リ8の余白領域のアドレス0〜19に格納された20個
の残差S(l,m)(但し、l=−2〜2,m=−2〜
1)と残差メモリ34に格納れさた5個の残差S(l,
2)のうちの最小残差S(l1,m1)を検出し、ベク
トル(l1,m1)を第nフィールドの第(n−1)フ
ィールドに対する動きベクトルV(n)として制御回路
7に出力する。
【0105】6)代表点メモリ2に格納されている代表
点データAk(n−1)のうち、既に残差計算に使用さ
れ不要となった代表点データは、入力する画素データA
ij(n)に含まれる代表点データAk(n)、つまり
A0(n)=A22(n),A1(n)=A27
(n),A2(n)=A72(n)およびA3(n)=
A77(n)によって順次更新される。
【0106】7)フィールドメモリ8は、読み出しアド
レスADR(n−1)により第(n−1)フィールドの
画素データAij(n−1)をデータバスBUを介して
補間回路9に出力すると同時に、順次入力する第nフィ
ールドの画素データAij(n)を既に出力が終了して
不要となった画素データAij(n−1)の領域に順次
重ね書きする。
【0107】8)補間回路9は、フィールドメモリ8か
ら入力する画素データAij(n−1)に補間処理を施
し、画枠を満たすように拡大して第(n−1)フィール
ドの出力信号10とする。
【0108】上記「1)項」乃至「8)項」を引き続く
フィールド、即ち第(n+1)、第(n+2)、・・・
フィールドに対して繰り返し実行することにより、この
発明をビデオカメラ等における手振れ補正装置に適用し
た場合には、フィールド間の画像の揺れをリアルタイム
で補正する手振れ補正が、また画像伝送における動画像
圧縮装置に適用した場合には、リアルタイムの画像デー
タ圧縮が残差メモリの容量を従来のQ×RワードからQ
ワードに、即ち1/Rに抑えながら可能となる。
【0109】図4は、動きベクトル検出回路3の動作を
示す説明図であり、上述の説明を要約したものであるの
で、その説明は省略する。
【0110】図5は、この発明の他の実施例を示すブロ
ック図であり、従来例(図9)における動きベクトル検
出回路6の第1および第2残差メモリ64,65(共に
メモリ容量はQ×Rワード)を動きベクトル検出回路4
の第1および第2残差メモリ44,45(共に、メモリ
容量はQワード)に縮小し、残差メモリ44中の第1ま
たは第3ブロックのQ個の残差またはその途中結果と、
残差メモリ45中の第2または第4ブロックのQ個の残
差またはその途中結果とを、水平帰線期間に残差メモリ
44,45からフィールドメモリ8の余白領域にデータ
バスBUを介して退避すると共に、次の水平走査期間に
必要となるそれぞれQ個の残差途中結果をフィールドメ
モリ8の余白領域から残差メモリ44,45にデータバ
スBUを介して書き込む(リストアする)ように構成し
たものである。
【0111】容量がQワードに縮小された第1および第
2残差メモリ44,45の動作は前述した一実施例(図
1)における残差メモリ34と同様であり、また、画面
を複数ブロックに分割した場合に各ブロックの動きベク
トルを検出する動きベクトル検出回路4の動作は他の従
来例(図9)において詳述したところと同様であるの
で、図5についての説明を省略する。
【0112】なお、残差メモリからフィールドメモリへ
の退避、およびフィールドメモリから残差メモリへのリ
ストアを実行する所定の期間として上述の実施例では水
平帰線期間を挙げて説明したが、前述したダミーデータ
送出期間および垂直帰線期間を併用してもよい。また、
この発明の実施例におけるフィールドメモリ8として、
2入力2出力のマルチポートメモリを使用した場合に
は、上記の退避およびリストアの実行は、水平帰線期
間、ダミーデータ送出期間および垂直帰線期間からなる
所定期間に限定されることはない。
【0113】また、この発明にかかる画像処理装置をビ
デオカメラ等の手振れ補正装置に適用した実施例につい
て上述したが、画像通信等において動画像のデータ量を
圧縮する動画像圧縮装置に適用する場合、上述の動きベ
クトルを画面全体または各ブロックの動きベクトルと
し、例えば画面全体または各ブロック毎に動きベクトル
分シフトした画像データの差分をとることにより、小容
量の残差メモリを用いての画像データ圧縮がリアルタイ
ムで達成できる。
【0114】更に、代表点を画面内に正方格子状に4点
または16点設定する例について上述したが、六方格子
状等でもよく、代表点数も任意である。また、任意フィ
ールド(第nフィールド)の直前のフィールド(第(n
−1)フィールド)に対する動きベクトルを検出した
が、フィールド番号の差iは1に限らず任意である。こ
こで、入力信号がディジタルデータであり、代表点座標
等が小数で与えられる場合、対応する画素が存在しない
が、周知のように近傍の画素から補間して代表点データ
等とすればよい。
【0115】
【発明の効果】上述のように、この発明においては、水
平帰線期間等の所定期間を利用して直前の一水平走査線
データについて算出した残差またはその途中結果を残差
メモリからフィールドメモリの余白領域に退避すること
により、残差メモリの容量を従来のQ×RワードからQ
ワードに縮小することができる。
【0116】従って、回路規模の点で従来制約されてい
た代表点数やブロック数の大幅な増加が回路規模の増大
を伴わずに可能となり、より的確な動きベクトルの検出
が可能となるので、この発明に係る画像処理装置をビデ
オカメラにおける手振れ補正装置に適用した場合には、
より的確な手振れ補正処理が、また画像伝送における動
画像圧縮装置に適用した場合には、より高能率のデータ
量の圧縮処理がリアルタイムで可能となる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図である。
【図2】画面の画素構成例を示す説明図である。
【図3】同画面における代表点および捜索範囲の配置図
である。
【図4】同実施例の動作を示す説明図である。
【図5】この発明の他の実施例を示すブロック図であ
る。
【図6】代表点および捜索範囲の配置例を示す説明図で
ある。
【図7】複数のブロックの配置例を示す説明図である。
【図8】従来装置の一例を示すブロック図である。
【図9】従来装置の他の例を示すブロック図である。
【図10】入力および出力画像領域を示す説明図であ
る。
【図11】補間回路9の構成および動作を示す図であ
る。
【符号の説明】
1 入力信号 2 代表点メモリ 3,4,5,6 動きベクトル検出回路 7 制御回路 8 フィールドメモリ 9 補間回路 10 出力信号 31 減算器 32 絶対値回路 33 加算器 34 残差メモリ(Qワード) 39 最小残差計算回路 44 第1残差メモリ(Qワード) 45 第2残差メモリ(Qワード) 54 残差メモリ(Q×Rワード) 64 第1残差メモリ(Q×Rワード) 65 第2残差メモリ(Q×Rワード)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 現フィールドの前フィールドに対する画
    像の動きベクトルを検出し、この動きベクトルに基づい
    てフィールドメモリに格納した現フィールドの手振れ補
    正および動画像圧縮を行なう画像処理装置において、 任意の一水平走査線分の画像データが入力する期間に算
    出される残差またはその中間結果を格納する残差メモリ
    を有し、 上記画像データが入力した期間後の所定期間に、上記残
    差メモリに格納した残差またはその中間結果を上記フィ
    ールドメモリの余白領域に退避することを特徴とする画
    像処理装置。
  2. 【請求項2】 現フィールドの前フィールドに対する画
    像の動きベクトルを検出し、この動きベクトルに基づい
    てフィールドメモリに格納した現フィールドの手振れ補
    正および動画像圧縮を行なう画像処理装置において、 任意の一水平走査線分の画像データが入力する期間に算
    出される残差またはその中間結果を格納する残差メモリ
    を有し、 上記フィールドメモリをマルチポートメモリで構成し、
    上記残差メモリに格納した残差またはその中間結果をこ
    のフィールドメモリの余白領域に退避することを特徴と
    する画像処理装置。
JP17534591A 1991-07-16 1991-07-16 画像処理装置および画像処理方法 Expired - Fee Related JP3116967B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP17534591A JP3116967B2 (ja) 1991-07-16 1991-07-16 画像処理装置および画像処理方法
KR1019920011021A KR100230033B1 (ko) 1991-07-16 1992-06-24 화상처리장치
DE69216312T DE69216312T2 (de) 1991-07-16 1992-07-10 Bildsignalverarbeitungsgerät
US07/911,396 US5313296A (en) 1991-07-16 1992-07-10 Image information processor in which residual information is stored in a blank area of a field memory
EP19920306340 EP0523924B1 (en) 1991-07-16 1992-07-10 Image signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17534591A JP3116967B2 (ja) 1991-07-16 1991-07-16 画像処理装置および画像処理方法

Publications (2)

Publication Number Publication Date
JPH0522648A true JPH0522648A (ja) 1993-01-29
JP3116967B2 JP3116967B2 (ja) 2000-12-11

Family

ID=15994446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17534591A Expired - Fee Related JP3116967B2 (ja) 1991-07-16 1991-07-16 画像処理装置および画像処理方法

Country Status (5)

Country Link
US (1) US5313296A (ja)
EP (1) EP0523924B1 (ja)
JP (1) JP3116967B2 (ja)
KR (1) KR100230033B1 (ja)
DE (1) DE69216312T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186481A (ja) * 2004-12-27 2006-07-13 Sony Corp 撮像画像信号の歪み補正方法および撮像画像信号の歪み補正装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268594A (ja) * 1992-03-18 1993-10-15 Sony Corp 動画像の動き検出装置
EP0672327A4 (en) * 1992-09-08 1997-10-29 Paul Howard Mayeaux VISION CAMERA AND VIDEO PRETREATMENT SYSTEM.
DE4336352C2 (de) * 1993-10-25 2001-12-06 Micronas Munich Gmbh Verfahren und Schaltungsanordnung zur Flimmerreduzierung bei Fernsehgeräten
JP3319133B2 (ja) * 1994-03-29 2002-08-26 ソニー株式会社 画像プリンタ装置
WO1996002895A1 (en) * 1994-07-14 1996-02-01 Johnson Grace Company Method and apparatus for compressing images
JP3339191B2 (ja) * 1994-08-08 2002-10-28 ミノルタ株式会社 ブレ補正機能付カメラ
US5973733A (en) * 1995-05-31 1999-10-26 Texas Instruments Incorporated Video stabilization system and method
EP1158786A3 (en) * 2000-05-24 2005-03-09 Sony Corporation Transmission of the region of interest of an image
US8013900B2 (en) * 2003-12-11 2011-09-06 Advasense Technologies Ltd. Method and apparatus for camera shake compensation
US8184173B1 (en) * 2007-04-30 2012-05-22 Pixim Israel Ltd. Method and device for reading a pixel
JP4844854B2 (ja) * 2007-09-05 2011-12-28 国立大学法人東北大学 固体撮像素子及び撮影装置
US20090066799A1 (en) * 2007-09-11 2009-03-12 Omnivision Technologies, Inc. Image sensor apparatus and method for embedding image stabilization data into image data
US11285142B2 (en) 2015-09-29 2022-03-29 The United States Of America, As Represented By The Secretary, Department Of Health And Human Services Compositions and methods for identifying and treating dystonia disorders
US10880570B2 (en) 2016-10-05 2020-12-29 Qualcomm Incorporated Systems and methods of adaptively determining template size for illumination compensation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168276A (ja) * 1984-02-13 1985-08-31 Kokusai Denshin Denwa Co Ltd <Kdd> 画面上の移動体の動き方向検出方式
JPH07118784B2 (ja) * 1984-10-27 1995-12-18 ソニー株式会社 テレビジヨン信号の動き検出方法
JPS61113377A (ja) * 1984-11-07 1986-05-31 Sony Corp テレビジヨン信号の動き検出装置
JPS61200789A (ja) * 1985-03-04 1986-09-05 Kokusai Denshin Denwa Co Ltd <Kdd> 画面上の物体の動きベクトル検出方式
JPH0746861B2 (ja) * 1985-07-26 1995-05-17 ソニー株式会社 テレビジヨン画像の動き補正装置
US5012270A (en) * 1988-03-10 1991-04-30 Canon Kabushiki Kaisha Image shake detecting device
JP2664944B2 (ja) * 1988-08-12 1997-10-22 株式会社日立製作所 映像信号処理回路
US5047850A (en) * 1989-03-03 1991-09-10 Matsushita Electric Industrial Co., Ltd. Detector for detecting vector indicating motion of image
JPH07105949B2 (ja) * 1989-03-20 1995-11-13 松下電器産業株式会社 画像の動きベクトル検出装置および揺れ補正装置
JP2563567B2 (ja) * 1989-03-20 1996-12-11 松下電器産業株式会社 揺れ補正装置
EP0449283B1 (en) * 1990-03-30 1997-11-12 Sanyo Electric Co., Ltd. An image sensing apparatus having camera-shake detection function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186481A (ja) * 2004-12-27 2006-07-13 Sony Corp 撮像画像信号の歪み補正方法および撮像画像信号の歪み補正装置
US7738728B2 (en) 2004-12-27 2010-06-15 Sony Corporation Method and apparatus to correct at least one of horizontal motion distortion and vertical motion distortion of image-taking video signals based on time-integration

Also Published As

Publication number Publication date
DE69216312T2 (de) 1997-06-12
EP0523924A2 (en) 1993-01-20
EP0523924A3 (en) 1993-06-23
DE69216312D1 (de) 1997-02-13
JP3116967B2 (ja) 2000-12-11
US5313296A (en) 1994-05-17
KR930003746A (ko) 1993-02-24
EP0523924B1 (en) 1997-01-02
KR100230033B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
JP3103897B2 (ja) 手振れ補正装置および手振れ補正方法
JP3116967B2 (ja) 画像処理装置および画像処理方法
JP3747523B2 (ja) 画像処理装置および処理方法
US5253064A (en) Video camera apparatus with electronic zoom control and method therefor
JPH0865546A (ja) シェーディング補正係数生成回路およびシェーディング補正係数生成方法
JP3132055B2 (ja) 画像処理装置および画像処理方法
US5940146A (en) Video apparatus with image memory function
US5703650A (en) Method of and device for estimating motion in a video signal
JPH08149421A (ja) 動きベクトルを用いた動き内挿方法および動き内挿回路
JP2693516B2 (ja) 画像動き検出装置
JP2600520B2 (ja) 画像動き補正装置
JPH057328A (ja) 手振れ補正装置
JP2885039B2 (ja) 動きベクトル検出回路
JPH0767021A (ja) 画像動き補正装置
JPH0540828A (ja) ブロツクマツチング探索方式
JP3214660B2 (ja) 動きベクトル検出装置
JPH08279949A (ja) 電子ズーム処理装置および電子ズーム処理方法
JPH05244478A (ja) 手振れ補正装置
JPH0514798A (ja) 手振れ補正装置
JPH0263270A (ja) 画像処理回路
JP3221052B2 (ja) 画像の手振れ検出装置
JP3103282B2 (ja) ブロック相関処理装置
KR970006553B1 (ko) 영상신호처리시스템에 있어서 화면원근이동(Zooming)장치
JP3208589B2 (ja) 手振れ補正装置
JP3286345B2 (ja) 動きベクトル検出回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees