JPS6318280A - ゼロインサ−シヨン型コネクタ - Google Patents
ゼロインサ−シヨン型コネクタInfo
- Publication number
- JPS6318280A JPS6318280A JP61161895A JP16189586A JPS6318280A JP S6318280 A JPS6318280 A JP S6318280A JP 61161895 A JP61161895 A JP 61161895A JP 16189586 A JP16189586 A JP 16189586A JP S6318280 A JPS6318280 A JP S6318280A
- Authority
- JP
- Japan
- Prior art keywords
- type connector
- switch
- insertion type
- lever member
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 title claims description 30
- 230000037431 insertion Effects 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置を塔載するコネクタに関し、特に
、不揮発性記憶装置を塔載するゼロインサーション型コ
ネクタに適用して有効な技術に関するものである。
、不揮発性記憶装置を塔載するゼロインサーション型コ
ネクタに適用して有効な技術に関するものである。
マスクＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）
、 Ｅ Ｐ Ｒ○の不揮発性記憶装置のプログラムのデ
バッグ、ハードの不良除去を行う場合、マイコンを内蔵
するエミュレータを用いている。前記不揮発性記憶装置
は、エミュレータに設けられたゼロインサーション型コ
ネクタに塔載される。
、 Ｅ Ｐ Ｒ○の不揮発性記憶装置のプログラムのデ
バッグ、ハードの不良除去を行う場合、マイコンを内蔵
するエミュレータを用いている。前記不揮発性記憶装置
は、エミュレータに設けられたゼロインサーション型コ
ネクタに塔載される。
しかし、前記不揮発性記憶装置の半導体素子は、特性上
、アクセス時間が遅いため、マイコンの動作スピードが
速い場合プログラムのデバッグが不可能となる。そこで
、エミュレータに設けられたゼロインサーション型コネ
クタに前記不揮発性記憶装置を塔載した後、オペレータ
がエミュレータを操作して、アクセス時間の短いＲＡ
Ｍ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｓａ＋ｏｒｙ）に
プログラムをコピーしている。
、アクセス時間が遅いため、マイコンの動作スピードが
速い場合プログラムのデバッグが不可能となる。そこで
、エミュレータに設けられたゼロインサーション型コネ
クタに前記不揮発性記憶装置を塔載した後、オペレータ
がエミュレータを操作して、アクセス時間の短いＲＡ
Ｍ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｓａ＋ｏｒｙ）に
プログラムをコピーしている。
このＲＡＭを用いてプログラムのデバッグを行い、高速
動作マイコンのエミュレーションを可能としている。そ
して、前記不揮発性記憶装置からＲＡＭにプログラムを
コピーする際に、ゼロインサーション型コネクタに前記
不揮発性記憶装置が確実に搭載されたことを確認し、ス
イッチを手動により押圧してコピー開始信号をエミュレ
ータに送っている。
動作マイコンのエミュレーションを可能としている。そ
して、前記不揮発性記憶装置からＲＡＭにプログラムを
コピーする際に、ゼロインサーション型コネクタに前記
不揮発性記憶装置が確実に搭載されたことを確認し、ス
イッチを手動により押圧してコピー開始信号をエミュレ
ータに送っている。
なお、ゼロインサーション型コネクタについては、日経
マグロウヒル社、１９８４．６．Ｉ Ｌ発行、「日経エ
レクトロニクス、別冊マイクロデバイセズＮｏ、２Ｊ
Ｐ２Ｏ６に記載されている。
マグロウヒル社、１９８４．６．Ｉ Ｌ発行、「日経エ
レクトロニクス、別冊マイクロデバイセズＮｏ、２Ｊ
Ｐ２Ｏ６に記載されている。
しかしながら、かかる技術を検討した結果、前記スイッ
チでは、オペレータが、ゼロインサーション型コネクタ
に不揮発性記憶装置が確実に搭載されたことを知らせる
ため手動でスイッチを押圧しなければならないので、不
揮発性記憶装置のデバッグ等のテストの作業能率が悪い
という問題点を見い出した。
チでは、オペレータが、ゼロインサーション型コネクタ
に不揮発性記憶装置が確実に搭載されたことを知らせる
ため手動でスイッチを押圧しなければならないので、不
揮発性記憶装置のデバッグ等のテストの作業能率が悪い
という問題点を見い出した。
従来技術を用いてゼロインサーション型コネクタに不揮
発性記憶装置が確実に搭載されたことを検知するには、
不揮発性記憶装置に流れる１ｉ！流を検出するためのア
ナログ回路（電流検出回路）を必要とするという問題点
があった。
発性記憶装置が確実に搭載されたことを検知するには、
不揮発性記憶装置に流れる１ｉ！流を検出するためのア
ナログ回路（電流検出回路）を必要とするという問題点
があった。
本発明の目的は、不揮発性記憶装置のデバッグ等の作業
能率を向上することができる技術を提供することにある
。
能率を向上することができる技術を提供することにある
。
本発明の他の目的は、半導体のテスト装置において、電
流回路を用いないでゼロインサーション型コネクタに半
導体が確実に搭載されたことを自動的に検知することが
できる技術を提供することにある。
流回路を用いないでゼロインサーション型コネクタに半
導体が確実に搭載されたことを自動的に検知することが
できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明ｍ書の記述及び添付図面によって明らかになるであろ
う。
明ｍ書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、ゼロインサーション型コネクタの下部コネク
ト部材とレバー部材とで、前記半導体装置が電気的に接
続固定されたことを検知し、コピー開始用信％（ＮＯＴ
ＲＥＡＤＹ Ｔｏ ＲＥＡＤＹ信号）を発生するス
イッチを構成したものである。
ト部材とレバー部材とで、前記半導体装置が電気的に接
続固定されたことを検知し、コピー開始用信％（ＮＯＴ
ＲＥＡＤＹ Ｔｏ ＲＥＡＤＹ信号）を発生するス
イッチを構成したものである。
前記した手段によれば、下部コネクト部材とレバー部材
とでスイッチを構成したことにより、ゼロインサーショ
ン型コネクタに不揮発性記憶装置を塔載した後、レバー
部材を移動させて半導体装置のリードピンと下部コネク
ト部材に設けられているソケットとを電気的に接続する
と共に、前記レバー部材がスイッチを自動的にオン（Ｏ
Ｎ）するので、オペレータは、いちいち不揮発性記憶装
置がゼロインサーシコン型コネクタに確実に搭載されて
いるか否かを確認し、スイッチを手動により押圧する必
要がないので作業能率を向上することができる。
とでスイッチを構成したことにより、ゼロインサーショ
ン型コネクタに不揮発性記憶装置を塔載した後、レバー
部材を移動させて半導体装置のリードピンと下部コネク
ト部材に設けられているソケットとを電気的に接続する
と共に、前記レバー部材がスイッチを自動的にオン（Ｏ
Ｎ）するので、オペレータは、いちいち不揮発性記憶装
置がゼロインサーシコン型コネクタに確実に搭載されて
いるか否かを確認し、スイッチを手動により押圧する必
要がないので作業能率を向上することができる。
以下１本発明を一実施例とともに説明する。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
第１図乃至第３図は、本発明の一実施例のゼロインサー
ション型コネクタを説明するための図であり、 第１図は、そのゼロインサーション型コネクタの概略構
成を示す斜視図、 第２図は、第１図に示すゼロインサーション型コネクタ
をエミュレータに設けた状態を示す平面図、 第３図は、ゼロインサーシコン型コネクタに設けられて
いるスイッチを用いたエミュレータの回路構成を示す等
価回路図である。
ション型コネクタを説明するための図であり、 第１図は、そのゼロインサーション型コネクタの概略構
成を示す斜視図、 第２図は、第１図に示すゼロインサーション型コネクタ
をエミュレータに設けた状態を示す平面図、 第３図は、ゼロインサーシコン型コネクタに設けられて
いるスイッチを用いたエミュレータの回路構成を示す等
価回路図である。
本実施例のゼロインサーション型コネクタは、第１図示
すように、絶縁体の下部コネクト部材ｌの、ヒに摺動自
在に絶縁体の、ｈ部コネクト部材２が取り付いている。
すように、絶縁体の下部コネクト部材ｌの、ヒに摺動自
在に絶縁体の、ｈ部コネクト部材２が取り付いている。
そして、前記上部コネクト部材２を前後方向に、移動さ
せるレバー部材３が取り付けられている。
せるレバー部材３が取り付けられている。
また、前記上部コネクト部材１には、例えば。
不揮発性記憶装置の−っであるＥＰＲＯＭ４が搭載され
る。
る。
前記上部コネクト部材２は、第１図に示すように、半導
体装置４を実装するためリードビン挿入用の挿入穴２Ａ
が複数個設けられている。また。
体装置４を実装するためリードビン挿入用の挿入穴２Ａ
が複数個設けられている。また。
上部コネクト部材２の中央部には、ｈ部コネクト部材２
を前記下部コネクト部材１に摺動自在に取り付けるため
の摺動部材２Ｂが設けられる。
を前記下部コネクト部材１に摺動自在に取り付けるため
の摺動部材２Ｂが設けられる。
前記下部コネクト部材１には、エミュレータと電気的に
接続するり−ドＩＡが設けられている。
接続するり−ドＩＡが設けられている。
また、前記下部コネクト部材１は、第１図及び第３図に
示すように、コピー開始用スイッチＨの固定接点５及び
この固定接点５の支持部材ＩＢが設けられる。この固定
接点５は、リードピンを介し外部で接地電圧（ＧＮＤ）
に接続される。
示すように、コピー開始用スイッチＨの固定接点５及び
この固定接点５の支持部材ＩＢが設けられる。この固定
接点５は、リードピンを介し外部で接地電圧（ＧＮＤ）
に接続される。
また、前記レバー部材３には、スイッチＨの可動接点６
が設けられ、リードピンを介し外部フリップフロップ回
路７に接続される。
が設けられ、リードピンを介し外部フリップフロップ回
路７に接続される。
また、エミュレータ実装基板８上には、第２図に示すよ
うに、ゼロインサーション型コネクタ■。
うに、ゼロインサーション型コネクタ■。
Ｍ Ｐ ＴＪ （Ｍｉｃｒｏ ＰｒｏｃｅｓＳｉｎｇＵ
ｎｉｔ、） ９及びＲＡＭ １０が設けられている。
ｎｉｔ、） ９及びＲＡＭ １０が設けられている。
次に、本実施例の動作を第１図乃至第３図を用いて説明
する。
する。
第１図に示すゼロインサーション型コネクタにＥＰＲＯ
Ｍ４を搭載した後、レバー部材３を下方向に移動させて
、上部コネクト部材２を摺動させ、前記ＥＰＲＯＭ４の
リードピンと下部コネクト部材１に設けらているソケッ
トとを電気的に接続固定すると共に、前記レバー部材３
に設けられているスイッチＨの可動接点６が下部コネク
ト部材１に設けられている固定接点５に接触してスイッ
チ■の可動接点６が下部コネクト部材１に設けられてい
る固定接点５に接触してスイッチＵをオン（ＯＮ）する
。
Ｍ４を搭載した後、レバー部材３を下方向に移動させて
、上部コネクト部材２を摺動させ、前記ＥＰＲＯＭ４の
リードピンと下部コネクト部材１に設けらているソケッ
トとを電気的に接続固定すると共に、前記レバー部材３
に設けられているスイッチＨの可動接点６が下部コネク
ト部材１に設けられている固定接点５に接触してスイッ
チ■の可動接点６が下部コネクト部材１に設けられてい
る固定接点５に接触してスイッチＵをオン（ＯＮ）する
。
そして、第２図に示すエミュレータでスイッチｌがオン
（ＯＮ）した状態、すなわち、第３図に示すスイッチ回
路がオン（ＯＮ）状態となるとハイレベルがラッチされ
、前記フリップフロップ回路７の出力である制御信号が
ロウレベルからハイレベルに変換される。このハイレベ
ルの制御信号を前記ＭＰＵ９が検出し、このＭ Ｐ Ｕ
９でＥＰＲＯＭ４からＲＡＭｌ０へのプログラムのコ
ピーを行う。
（ＯＮ）した状態、すなわち、第３図に示すスイッチ回
路がオン（ＯＮ）状態となるとハイレベルがラッチされ
、前記フリップフロップ回路７の出力である制御信号が
ロウレベルからハイレベルに変換される。このハイレベ
ルの制御信号を前記ＭＰＵ９が検出し、このＭ Ｐ Ｕ
９でＥＰＲＯＭ４からＲＡＭｌ０へのプログラムのコ
ピーを行う。
以上の説明かられかるように、この実施例によれば、次
の効果を奏することができる。
の効果を奏することができる。
下部コネクト部材１の固定接点５とレバー部材３の可動
接点６とでスイッチ■を構成したことにより、ゼロイン
サーション型コネクタにＥＰＲＯＭ４を塔載した後、レ
バー部材３を移動させて半導体装置のリードピンと下部
コネクト部材１に設けられているソケットとを電気的に
接続すると共に、前記レバー部材３がスイッチ■を自動
的にオン（ＯＮ）するので、オペレータは、いちいちＥ
ＰＲＯＭ４がゼロインサーション型コネクタに確実に搭
載されているか否かを確認し、コピー開始用スイッチを
手動により押圧する必要がないので作業能率を向上する
ことができる。
接点６とでスイッチ■を構成したことにより、ゼロイン
サーション型コネクタにＥＰＲＯＭ４を塔載した後、レ
バー部材３を移動させて半導体装置のリードピンと下部
コネクト部材１に設けられているソケットとを電気的に
接続すると共に、前記レバー部材３がスイッチ■を自動
的にオン（ＯＮ）するので、オペレータは、いちいちＥ
ＰＲＯＭ４がゼロインサーション型コネクタに確実に搭
載されているか否かを確認し、コピー開始用スイッチを
手動により押圧する必要がないので作業能率を向上する
ことができる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
下部コネクト部材とレバー部材とでスイッチを構成した
ことにより、ゼロインサーション型コネクタに不揮発性
記憶装置を塔載した後、レバー部材を移動させて半導体
装置のリードピンと下部コネクト部材に設けられている
ソケットとを電気的に接続すると共に、前記レバー部材
がスイッチを自動的にオン（ＯＮ）するので、オペレー
タは、いちいち不揮発性続出専用記憶装置がゼロインサ
ーション型コネクタに確実に搭載されているか否かを確
認し、コピー開始用スイッチを手動により抑圧する必要
がないので作業能率を向上することができる。
ことにより、ゼロインサーション型コネクタに不揮発性
記憶装置を塔載した後、レバー部材を移動させて半導体
装置のリードピンと下部コネクト部材に設けられている
ソケットとを電気的に接続すると共に、前記レバー部材
がスイッチを自動的にオン（ＯＮ）するので、オペレー
タは、いちいち不揮発性続出専用記憶装置がゼロインサ
ーション型コネクタに確実に搭載されているか否かを確
認し、コピー開始用スイッチを手動により抑圧する必要
がないので作業能率を向上することができる。
第１図は９本発明のゼロインサーション型コネクタの概
ｌｌ８ｖＩ！成を示す斜視図、第２図は、第１図に示す
ゼロインサーション型コネクタをエミュレータに設けた
状態を示す平面図。 第３図は、ゼロインサーション型コネクタに設けられて
いるスイッチを利用したエミュレータの回路構成を示す
等価回路図である。 図中、１・・・下部コネクト部材、２・・・上部コネク
ト部材、３・・・レバー部材、４・・・ＥＰＲＯＭ、５
・・・スイッチの固定接点、６・・・スイッチの可動接
点、７・・・フリップフロップ回路、８・・エミュレー
タ実装基板、９・・・ＭＰＵ、１０・・・ＲＡ Ｍであ
る。
ｌｌ８ｖＩ！成を示す斜視図、第２図は、第１図に示す
ゼロインサーション型コネクタをエミュレータに設けた
状態を示す平面図。 第３図は、ゼロインサーション型コネクタに設けられて
いるスイッチを利用したエミュレータの回路構成を示す
等価回路図である。 図中、１・・・下部コネクト部材、２・・・上部コネク
ト部材、３・・・レバー部材、４・・・ＥＰＲＯＭ、５
・・・スイッチの固定接点、６・・・スイッチの可動接
点、７・・・フリップフロップ回路、８・・エミュレー
タ実装基板、９・・・ＭＰＵ、１０・・・ＲＡ Ｍであ
る。
Claims (1)
- 【特許請求の範囲】 １、上部コネクト部材と下部コネクト部材と、前記上部
コネクト部材を下部コネクト部材に対して前後方向に移
動させるレバー部材とからなり、該レバー部材の移動に
よって、半導体装置のリードピンと前記下部コネクト部
材に設けられているソケットとを電気的に接続固定する
ゼロインサーション型コネクタであって、前記ゼロイン
サーション型コネクタの下部コネクト部材とレバー部材
とで、前記半導体装置が電気的に接続固定されたことを
検知し、コピー開始用信号を発生するスイッチを構成し
たことを特徴とするゼロインサーション型コネクタ。 ２、前記半導体装置は、不揮発性記憶装置であることを
特徴とする特許請求の範囲第１項記載のゼロインサーシ
ョン型コネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161895A JPS6318280A (ja) | 1986-07-11 | 1986-07-11 | ゼロインサ−シヨン型コネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161895A JPS6318280A (ja) | 1986-07-11 | 1986-07-11 | ゼロインサ−シヨン型コネクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6318280A true JPS6318280A (ja) | 1988-01-26 |
Family
ID=15744046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161895A Pending JPS6318280A (ja) | 1986-07-11 | 1986-07-11 | ゼロインサ−シヨン型コネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6318280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2401254A (en) * | 2003-04-28 | 2004-11-03 | Hewlett Packard Development Co | Detecting operation of a ZIF socket lever |
-
1986
- 1986-07-11 JP JP61161895A patent/JPS6318280A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2401254A (en) * | 2003-04-28 | 2004-11-03 | Hewlett Packard Development Co | Detecting operation of a ZIF socket lever |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960039253A (ko) | 반도체 시험 장치 | |
| EP0856740A1 (en) | PCB testing system | |
| US7256594B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| JPS6318280A (ja) | ゼロインサ−シヨン型コネクタ | |
| JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
| JPH02130483A (ja) | プリント配線基板検査方法および検査装置 | |
| JP3610919B2 (ja) | 回路基板の検査用治具、検査方法、および製造方法 | |
| CN220855089U (zh) | 治具 | |
| KR20030016060A (ko) | 모듈 아이씨 테스트 핸들러용 픽커 | |
| KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
| JPH06267629A (ja) | Ｉｃテスト装置 | |
| JP3127588B2 (ja) | プリント配線板の検査治具 | |
| JP2560414Y2 (ja) | プリント基板接続装置 | |
| KR20030064024A (ko) | 반도체 메모리 테스트 장치 | |
| JPH03252572A (ja) | 回路基板テストフィクスチャ | |
| JP2724055B2 (ja) | システム開発支援装置 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPH074614Y2 (ja) | フラットパッケージ対応プローブ | |
| JPH0349248A (ja) | Ｌｓｉソケット | |
| JPH06294815A (ja) | 実装部品の検査方法 | |
| KR0129915Y1 (ko) | 소켓카드 | |
| KR20000008362U (ko) | 협소한 공간용 확장보드 | |
| JPS631250Y2 (ja) | ||
| JPS6286836A (ja) | プロ−ブカ−ド | |
| JPH05190619A (ja) | 半導体装置の端子接触機構 |