JPS63182809A - 結晶基材の製造方法 - Google Patents

結晶基材の製造方法

Info

Publication number
JPS63182809A
JPS63182809A JP1410287A JP1410287A JPS63182809A JP S63182809 A JPS63182809 A JP S63182809A JP 1410287 A JP1410287 A JP 1410287A JP 1410287 A JP1410287 A JP 1410287A JP S63182809 A JPS63182809 A JP S63182809A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
crystal
deposition
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1410287A
Other languages
English (en)
Other versions
JP2651144B2 (ja
Inventor
Hidemasa Mizutani
英正 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62014102A priority Critical patent/JP2651144B2/ja
Priority to DE19883856363 priority patent/DE3856363T2/de
Priority to EP88300572A priority patent/EP0276959B1/en
Publication of JPS63182809A publication Critical patent/JPS63182809A/ja
Priority to US08/022,834 priority patent/US5269876A/en
Application granted granted Critical
Publication of JP2651144B2 publication Critical patent/JP2651144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は結晶基材の製造方法に係り、特に堆積面の材料
よりも核形成密度が十分大きく、且つ堆植させる結晶材
料の単一の核だけが成長する程度に１−分微細な異種材
料を前記堆積面に形成し、この異種材料に形成された単
一の核を中心に成長させることによって結晶を形成する
結晶基材の製造方法に関する。
本発明は、例えばＳＯＩ技術に好適に用いられる。
［従来技術］ 従来、半導体電子素子や光素子等に用いられる単結晶薄
膜は、単結晶基板上にエピタキシャル成長させることで
形成されていた。しかしながら、単結晶基板上に単結晶
薄膜をエピタキシャル成長させるには、基板の単結晶材
料とエピタキシャル１ｉｔ、長居との間に、格子定数と
熱膨張係数との整合をとる必要があり、良質な素子が作
製可能な単結晶層を形成するには、基板材料の種類が極
めて狭い範囲に限定されるという問題点を有していた。
一方、近年、半導体素子を基板の法線方向に積層形成し
、高集積化および多機能化を達成する三次元集積回路の
研究開発が近年盛んに行われており、また安価なガラス
上に素子をアレー状に配列する太陽電池や液晶画素のス
イッチングトランジスタ等の大面積半導体装置の研究開
発も年々盛んになりつつある。
これらの研究開発に共通することは、半導体薄膜を非晶
質絶縁物上に形成し、そこにトランジスタ等の電子素子
を形成する技術を必要とすることである。その中でも特
に、非晶質絶縁物上に高品質の単結晶半導体を形成する
技術が望まれている。
しかしながら、一般的に、５ｉ０２等の非晶質絶縁物基
板上に薄膜を堆積させると、基板材料の長距離秩序の欠
如によって、堆積膜の結晶構造は非晶質又は多結晶とな
り、高品質の単結晶半導体を形成するは、きわめて困難
であった。ここで非晶質膜とは、最近接原子程度の近距
離秩序は保存されているが、それ以上の長距離秩序はな
い状態のものであり、多結晶膜とは、特定の結晶方位を
持たない単結晶粒が粒界で隔離されて集合したものであ
る。
以上述べたような、従来の問題点を解決するものとして
、特願昭８１−１５３２７３において、堆積面に、該堆
積面の材料より核形成密度が十分大きく、かつ単一の核
だけが成長する程度に十分微細な異種材料が設けられ、
該異種材料に成長した単一の核を中心として、結晶を成
長させることによって結晶を形成する形成方法が提案さ
れており、この方法を用いることにより、絶縁性非晶質
店体上にも単結晶形成が可能なことが示されている。な
お、この単結晶の形成方法については、実施例において
説明する。
［発明の目的］ 上記の発明は、堆積面に単結晶を形成する場合には、単
結晶特有のファセットを生じ、単結晶に回路素子を形成
するには、平坦化の必要があった。特に、基体に凹部を
形成してその凹部に単結晶を形成する場合には、Ｗ＆細
加工の精度を向上させるために、基体の上面に合わせて
単結晶を精度よく除去する必要があった。
本発明の目的は、凹部に形成された単結晶等の結晶を効
率的に、且つ高精度に除去することが可能な結晶基材の
製造方法を提供することにある。
［発明の概要］ 本発明の結晶基材の製造方法は、基体に凹部を形成する
工程と、 この凹部の堆積面の材料より核形成密度が十分大きく、
かつ単一の核だけが成長する程度に十分微細な異種材料
が設けられ、該異種材料に成長した単一の核によって、
結晶を成長し形成させる工程と、 前記基体の上面をこえて、形成された結晶を選択ポリシ
ングを用いて、除去する工程とを有することを特徴とす
る。
［作用］ 本発明は、基体の凹部上に、この凹部の堆積面の材料よ
り核形成密度が十分大きく、かつ単一の核だけが成長す
る程度に十分微細な異種材料が設けられ、該異種材料に
成長した単一の核によって成長し形成された結晶の、基
体の上面をこえて形成された部分を、メカニカルポリシ
ングとケミカルボリジングと組み合わせた選択ポリシン
グ法を用い、結晶のみを選択的に効率よくポリシングを
行わせ、且つ基体の上面と結晶面とを精度よく、平坦化
させるものである。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。
第１図（Ａ）〜（Ｃ）は、本発明による結晶基材の製造
方法の第一実施例を示す概略的製造工程図であり、第２
図は本発明の結晶基材の製造方法に用いる選択ポリシン
グ法を説明するためのポリシング装置の概略的斜視図で
ある。
まず、第１図（Ａ）に示すように、５ｉ０２（酸化シリ
コン）等の基板１にフォトエツチング等により、・側壁
部３を残して凹部４を形成する。その後、基板ｌの表面
に厚さ約３００人の５ｉ３Ｎ４（空化シリコン）膜を減
圧ＣＶＤ法等で堆積させる、そして、レジストパターニ
ング後プラズマエツチングにより、凹部４の中央部にＳ
ｉ３Ｎ４膜２を残して他を除去し、５ｉ０２面を露出さ
せる。
次に、第１図（Ｂ）に示すように、このＳｉ３Ｎ４膜２
を中心として、Ｓｉの単一の核を成長させ、この単一の
核を中心としてＳｔの単結晶５を堆積させる。この時、
単結晶５は特有のファセットが存在し、それに沿って結
晶成長が行われるため、凹部４を完全に埋めるまで成長
させた時には、一部分が基板１の上面を超えて堆積され
る。
最後に、第１図（Ｇ）に示すように、選択ボクシング法
を用いて基板の上面を超えた単結晶を除去して単結晶領
域６を形成する。
選択ボクシング法は、電気通信学会研究報告５ＳＤ８６
−６３に報告されているもので、メカニカルポリシング
とケミカルボリジングと組み合わせたボクシング法であ
り、大幅に加工速度を改善し、且つ高精度なポリシング
を可能としたものである。以下、この選択ボクシング法
について説明する。第２図に示すように、支持板７に基
体１をワックスで固定し１回転円盤８上に設けられたポ
リエステル製のポリシングパッド９に押圧して、ポリシ
ング液供給源１０から供給されるエチレンジアミン・ピ
ロカテコールを介して回転加工する。この時、Ｓｉはア
ミンと水とに反応し、Ｓ　ｉ　（ＯＨ）　６−２が形成
され、それがポリシングパッド９で除去されて、Ｓｔの
ポリシングが進む、ポリシングが進み、５ｉ０２の側壁
部３の上面までくると、５ｉ０２がストッパとなり、ポ
リシングが自動的に止まる。その結果、第１図（Ｃ）に
示すように、Ｓｔの単結晶領域６の表面と側壁部のＳ　
ｉ　０２の側壁部３の上面とは略同−面となるように高
精度に加工される。
本発明の結晶基材の製造方法によれば、簡易な製造方法
で、基板の上面を超えて堆積される単結晶を除去するこ
とができ、且つまた結晶基材の表面を平坦化して形成で
きるので、この結晶基材を用いて回路素子を形成する場
合のフォトリングラフィ等の微細加工を高精度に形成す
ることができ、集積化が容易となる。
なお、上記実施例においては、結晶として単結晶の場合
を示したが、多結晶膜等についても同様に用いることが
できる。
第３図は本発明による結晶基材を用いたＭＯ５型トラン
ジスタの概略的断面図である。
同図において、１１はＰ型半導体領域であり、第１図に
示した製造工程において、単結晶の形成時にＰ型不純物
を一緒にドープすることによって、形成することができ
る。１２及び１３はＮ型半導体領域であり、それぞれソ
ース、ドレインをなす、１５はＰ型半導体望城１１及び
Ｎ型半導体領域１２．１３上に形成されるゲート酸化膜
であり、１４はゲート酸化膜１５上に形成されたゲート
電極である。
本発明によって製造されたＭＯ９Ｏ９型トランジスタに
、側壁部の５ｉ０２層が形成されているために、各トラ
ンジスタの分離プロセスを導入する必要がなく、各トラ
ンジスタが絶縁層で完全に分離されているため、ラッチ
アップやα線障害がない等の長所を有する。
なお、ＭＯ３型トランジスタの製造工程は通常ノ半導体
プロセスで形成されるので、説明を略すものとする。
次に、ノ＾板ｌの凹部４に単結晶シリコンを成長させる
単結晶成長法について詳述する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる０選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第４図（Ａ）および（Ｂ）は選択堆積法の説明図である
。
まず同図（Ａ）に示すように、基板１６上に、基板１６
と上記因子の異なる材料から戊るＦｊＰＩＪ１７を所望
部分に形成する。そして、適当な堆積条件によって適当
な材料から成る薄膜の堆積を行うと、薄膜１８は薄膜１
７上にのみ成長し、基板１６上には成長しないという現
象を生じさせることができる、この現象を利用すること
で、自己整合的に成形されたｉ［ｌ１８を成長させるこ
とができ、従来のようなレジストを用いたリングラフィ
工程の省略が１３Ｔ鋤となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板１６としてＳｉ０２　、１Ｊ
ｉ１１５１１７としてＳｉ、　ＧａＡｓ、窒化シリコン
、そして堆積させる薄膜１８としてＳｉ、　Ｗ、ＧａＡ
ｓ、　ＩｎＰ等がある。
第５図は、５ｉ０２の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もな（Ｓｉ０
２上での核形成密度は１０３　ａｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
それに対して窒化シリコン（Ｊｉ３Ｎ　４　）上では、
〜４　Ｘ１０５　ｃｍ−２で一旦飽和し、それから１０
分はど変化しないが、それ以降は急激に増大する。
なお、この測定例では、５ｉＣＩ４ガスをＨ２ガスで希
釈し、圧力１７５　Ｔｏｒｒ、温度！０００℃の条件下
でＣＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、ＳｉＨ２Ｇ＋２　、５ｉＨＣ１３、ＳｉＦ　４等
を反応ガスとして用いて、圧力、温度等を調整すること
で同様の作用を得ることができる。また、真空蒸着でも
可能である。
この場合、Ｓｉ０２上の核形成はほとんど問題とならな
いが、反応ガス中にＨＣＩガスを添加することで、Ｓｉ
０２上での核形成を更に抑制し、５ｉ０２上でのＳｉの
堆積を皆無にすることができる。
このような現象は、　Ｓｉ０２および窒化シリコンの材
料表面のＳｉに対する吸着係数、脱離係数１表面拡散係
数等の差によるところが大きいが、Ｓｉ原子自身によっ
てＳｉ０２が反応し、蒸気圧が高い一酸化シリコンが生
成されることでＳｉ０２自身がエツチングされ、窒化シ
リコン上ではこのようなエツチング現象は生じないとい
うことも選択堆積を生じさせる原因となっていると考え
られる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ
、Ｓ、Ｎｉｙａｚａｗａ　Ｊｏｕｒｎａｌ　ｏｆＡｐｐ
ｌｉｅｄ　Ｐｈｙｓｉｃｓ　５３．８８３９．１９８２
）　。
このように堆積面の材料としてＳｉＯ２および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな抜形Ｊｌ＆、！度差
を得ることができる。なお、ここでは堆積面の材料とし
て５ｉ０２が望ましいが、これに限らずＳｉＯｘであっ
ても核形成密度差を得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で１０２倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては。
ＳｉＯｚ上に局所的にＳｉやＮ等をイオン注入して過剰
にＳｉやＮ等を有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だ□けに単結晶を選択的に成長さ
せることができる。
なお、単結晶の肩Ｍ？的膚旧士、堆精面夷面の電子状態
、特にダングリングボンドの状態によって決定されるた
めに、核形成密度の低い材料（たとえばＳｉ０２　）は
バルク材料である必要はなく、任、この材料や基板等の
表面のみに形成されて上記堆積面を成していればよい。
第６図（Ａ）〜（ロ）は、単結晶形成方法の一例を示す
形成工程図であり、第７図（Ａ）および（Ｂ）は、第６
図（Ａ）および（ロ）における基板の斜視図である。
まず、第６図（Ａ）および第７図（Ａ）に示すように、
基板１９上に、選択堆積を可能にする核形成密度の小さ
い９膜２０を形成し、その上に核形成密度の大きい異種
材料を薄く堆積させ、リソグラフィ等によってパターニ
ングすることで異種材料２１を十分微細に形成する。た
だし、基板１９の大きさ、結晶構造および組成は任意の
ものでよく、機能素子が形成された基板であってもよい
。
また、異種材料２１とは、上述したように、ＳｉやＮ′
：ｇを薄膜２０にイオン注入して形成される過剰にＳｉ
やＮ′８を有する変質領域も含めるものとする。
次に、退出な堆積条件によって異種材料２１だけに薄膜
材料の単一の核が形成される。すなわち、異種材料２１
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料２１の大きさは、材料の種類に
よって異なるが、数ミクロン以下であればよい、更に、
核は単結晶構造を保ちながら成長し、第６図（Ｂ）に示
すように島状の単結晶粒２２となる。島状の単結晶粒２
２が形成されるためには、すでに述べたように、薄膜２
０上で全く核形成が起こらないように条件を決めること
が必要である。
島状の単結晶粒２２は単結晶構造を保ちながら異種材料
２１を中心して更に成長し、同図（Ｃ）に示すように薄
１１！２０全体を蕾う。
続いて、エツチング又は研磨によって単結晶２３を平坦
化し、第６図（Ｄ）および第７図（Ｂ）に示すように、
所望の素子を形成することができる単結晶層２４が薄膜
２０上に形成される。
このように堆積面の材料であるｇ膜２０が基板１９上に
形成されているために、支持体となる基板１９は任、α
の材料を使用することができ、更にス（板１９に機１＠
素子等が形成されたものであっても、その上に容易に単
結晶層を形成することができる。
なお、上記実施例では、堆積面の材料を薄膜２０で形成
したが、選択堆積を可能にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶層を同様に形成
してもよい。
（具体例） 次に、上記例における単結晶層の具体的形成方法を説明
する。
５ｉ０２を薄膜２０の堆積面材料とする。勿論、石英基
板を用いてもよいし、全屈、半導体、磁性体、圧電体、
絶縁体等の任意の基板上に、スパッタ法、　ＣＶＯ法、
真空蒸着法等を用いて基板表面にＳｉ０２層を形成して
もよい、また、堆積面材料としてはＳｉｎ　２が望まし
いが、　ＳｉＯｘとしてＸの値を変化させたものでもよ
い。
こうして形成されたＳｉ０２層２０上に減圧気相成長法
によって窒化シリコン層（ここではＳｉ３　Ｎ　４層）
又は多結晶シリコン層を異種材料として堆積させ１通常
のリングラフィ技術又はＸ線、電子線若しくはイオン線
を用いたリングラフィ技術で窒化シリコン層又は多結晶
シリコン層をパターニングし、数ミクロン以下、望まし
くは〜ＩＩＬｍ以下の微小な異種材料２１を形成する。
続イテ、ＨＣＩ　とＨ２と、　ＳｉＨ２Ｃ１２、ＳｉＣ
＋４、ＳｉＨ０１３・、ＳｉＦ　４若しくはＳｉＨ４と
の混合ガスを用いて上記基板１９上にＳｉを選択的に成
長させる。その際の基板温度は７００°〜１１００℃、
圧力は約１００　Ｔｏｒｒである。
数十分程度の時間で、Ｓｉ０２上の窒化シリコン又は多
結晶シリコンの微細な異種材料２１を中心として、単結
晶のＳｉの粒２２が成長し、最適の成長条件とすること
で、その大きさは数十ＩＬｍ以上に成長する。
続いて、ＳｉとＳｉＯ２との間にエツチング速度差があ
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化することで、粒径制御された
多結晶シリコン層が形成され、更に粒界部分を除去して
島状の単結晶シリコン層２４が形成される。なお、単結
晶２３の表面の凹凸が大きい場合は、機械的研磨を行っ
た後にエツチングを行う。
このようにして形成された大きさ数＋ｇｍ以上で粒界を
含まない単結晶シリコン層２４に、電界効果トランジス
タを形成すると、単結晶シリコンウェハに形成したもの
に劣らない特性を示した。
また、隣接する単結晶シリコン層２４とは５ｉ０２によ
って電気的に分離されているために、相補型電界効果ト
ランジスタ（Ｃ−ＭＯＳ）を構成しても、相互の干渉が
ない、また、素子の活性層の厚さが、Ｓｉウェハを用い
た場合より薄いために、放射線を照射された時に発生す
るウェハ内の電荷による誤動作がなくなる。更に、寄生
容量が低下するために、素子の高速化が図れる。また、
任意の基板が使用できるために、Ｓｉウェハを用いるよ
りも、大面積基板上に単結晶層を低コストで形成するこ
とができる。更に、他の半導体、圧電体、誘電体等の基
板上にも単結晶層を形成できるために、多機能の三次元
集積回路を実現することができる。
（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、　Ｓｉ３　Ｎ　４に限定
されるものではなく、窒化シリコンの組成を変化させた
ものでもよい。
ＲＦプラズマ中でＳｉＨ４ガスとＮＨ３ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮＨ３ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のＳｉとＮの組成比
を大幅に変化させることができる。
第８図は、ＳｉＨ４とＮＨ３の流量比と形成された窒化
シリコン膜中のＳｉおよびＮの組成比との関係を示した
グラフである。
この時の堆積条件は、ＲＦ出力１７５Ｗ、基板温度３８
０℃であり、ＳｉＨ４ガス流量を３００ｃｃ／ｍｉｎに
固定し、ＮＨ３ガスの流量を変化させた。同グラフに示
すようにＮＨ３／ＳｉＨ４のガス流量比を４〜１０へ変
化させると、窒化シリコン膜中のＳ　ｉ　／　Ｎ比は１
．１〜０．５８に変化することがオージェ電子分光法に
よって明らかとなった。
マタ、減圧ＣＶＤ法テＳｉＨ２ＣＩ２ガスとＮＨ３ガス
とを導入し、０．３Ｔｏｒｒの減圧下、温度約８００℃
の条件で形成した窒化シリコン膜の組成は、はぼ化学量
論比であるＳｉ３　Ｎ　４　　（Ｓｉ／Ｎ　＝０．７５
）に近いものであった。
また、ＳｉをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（熱窒化法）で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをＳｉの
核形成密度がＳ　ｉ　０２より高い堆積面材料として用
いて上記Ｓｉの核を成長させると、その組成比により核
形成密度に差が生じる。
第９図は、Ｓｉ／Ｎ組成比と核形成密度との関係を示す
グラフである。
同グラフに示すように、窒化シリコン膜の組成を変化さ
せることで、その上に成長するＳｉの核形成密度は大幅
に変化する。この時の核形成条件は、ＳｉＣ＋４ガスを
１７５　Ｔｏｒｒに減圧し。
１０００℃でＨ２と反応させてＳｉを生成させる。
このように窒化シリコンめ組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに参
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜１０５ｃｍ”’２の核形成密度を得る堆積条件で
は、窒化シリコンの大きさは約４１Ｌｍ以下であれば単
一の核を選択できる。
（イオン注入による異種材料の形成） Ｓｉに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料である５ｉ０２の表面に局所的
にＳｉ　、Ｎ、Ｐ、Ｂ、Ｆ、Ａｒ。
Ｈｅ、Ｃ，Ａｓ、Ｇａ、Ｇｅ等をイオン注入して５ｉ０
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、Ｓ　ｉ　０２表面をレジストで多い、所望の箇
所を露光、現像、溶解させて５ｔｏ２表面を部分的に表
出させる。
続いて、Ｓ　ｉ　Ｆ４ガスをソースガスとして用い、Ｓ
ｉイオンを１０ｋｅＶで１Ｘ１０１６〜ｌＸ１０１８ｃ
ｍ−２の密度でＳｉＨ２表面に打込む、これによる投影
飛程は１１４人であり、Ｓｉ０２表面ではＳｉｌ：ｊ度
が〜１０２２ｃｍ−３に達する。
５ｉ０２はもともと非晶質であるために、Ｓｉイオンを
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンをＳｉ０２表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、Ｓ　ｉ　０２面にＳｉが過剰な変質領域が形成さ
れる。このような変質領域が形成されたＳｉ０２堆積面
にＳｉを気相成長させる。
第１Ｏ図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。
同グラフに示すように、Ｓｉ十十人入量多い程、核形成
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてＳｉの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
（ＣＶＤ以外のＳｉ堆積方法） Ｓｉの選択核形成によって単結晶を成長させるには、Ｃ
ＶＤ法だけではなく、Ｓｉを真空中（＜　Ｉ　０−６Ｔ
ｏｒｒ）で電子銃により蒸発させ、加熱した基板に堆積
させる方法も用いられる。特に、超高真空中（＜　１０
−９Ｔｏｒｒ）で蒸着を行うＭ　Ｂ　Ｅ　（Ｎｏｌｅｃ
ｕｌａｒ　Ｂｅａｓ＋　Ｅｐｉｔａｘｙ）法では、基板
温度９００℃以上でＳｔビームと５ｉ０２が反応を始め
、５ｉ０２上でのＳｉの核形成は皆無になることが知ら
れている（丁、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋ
ａ　ａｎｄＳ、Ｍｉ７ａｚａｗａ　　Ｊｏｕｒｎａｌ　
　ｏｆ　　Ａｐｐｌｉｅｄ　　Ｐｈｙｓｉｃｓ　　５３
゜１０、ｐ６８３９．１９８３）。
この現象を利用して５ｉ０２上に点在させた微小な窒化
シリコンに完全な選択性をもってＳｉの単一の核を形成
し、そこに単結晶Ｓｔをｒ＆長させることができた。こ
の時の堆積条件は、真空度１０−８Ｔｏｒｒ以下、Ｓｉ
ビーム強度９．７×１０１４ａｔｏｍｓ　／ａｍ２ｍ　
ｓｅｃ　、基板温度９００℃〜１０００℃であった。
この場合、５ｉ０２　＋Ｓｉ→２ＳｉＯ↑という反応に
より、ＳｉＯという蒸気圧の著しく高い反応生成物が形
成され、この蒸発による５ｉ０２自身のＳｉによるエツ
チングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、モして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物（Ｔａ　２０　ｓ　
）　、窒化シＩＪ　：Ｉ７酸化物（ＳｉＯＮ）等を使用
しても同様の効果を得ることができる。すなわち、これ
らの材料を微小形成して上記異種材料とすることで、同
様に単結晶を成長°させることができる。
以上詳細に説明した単結晶成長法によって、基板に単結
晶を形成することができる。
［発明の効果］ 以上詳細に説明したように、本発明の結晶基材の製造方
法によれば、簡易な製造方法で、基板の上面を超えて堆
積される結晶を除去することができ、且つ結晶基材の表
面を平坦化して形成できるので、この結晶基材を用いて
回路素子を形成する場合の微細加工を高精度に形成する
ことができ、集植化が容易となる。また、絶縁材料上に
結晶領域が形成できるので、互いに分離された複数の結
晶領域を形成し、電気的に完全に分離された回路素子を
形成することができる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は、本発明による結晶基材の製造
方法の第一実施例を示す概略的製造工程図である。 第２図は本発明の結晶基材の製造方法に用いる選択ボク
シング法を説明するための概略的斜視図である。 第３図は本発明による結晶基材を用いたＭＯ３型トラン
ジスタの概略的断面図である。 第４図（Ａ）および（Ｂ）は選択堆積法の説明図である
。 第５図は、Ｓｉ０２の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。 第６図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示す
形成工程図である。 第７図（Ａ）および（Ｂ）は、第６図（Ａ）および（Ｄ
）における基板の斜視図である。 第８図は、ＳｉＨ４とＮＨ３の流量比と形成された窒化
シリコン膜中のＳｉおよびＮの組成比との関係を示した
グラフである。 第９図は、Ｓ　ｉ　／　Ｎ組成比と核形成密度との関係
を示すグラフである。 第１θ図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。 １・・・・・基板 ２・・・・・Ｓｉ３Ｎ＋１９ ３・・・・・側壁部 ４・・・・・凹部 ５・・・・・単結晶 ６・・・・拳単結晶領域 ７・・・・・・支持板 ８・・・拳・回転円盤 ９・・・・・ポリシングパッド ｌＯ・Φ・・・ポリシング液供給源 代理人　　弁理士　山　下　穣　平 第１図 （Ａ） １日） 第４図 （Ａ） 第５図 １１々ＰＡ　（切 第６図 （Ｄ） （Ａ） 第８図 ＮＨ３／Ｓ　ｒ　Ｈ４Ｑｔ比 ０　　　　　　　　　　　０．５　　　　　　　　　　
　１．Ｏ５ｉ／Ｎ、子！Ｌ八へ 第１０図 １♂　　　１０１７１０

Claims (3)

    【特許請求の範囲】
  1. （１）基体に凹部を形成する工程と、 この凹部の堆積面の材料より核形成密度が十分大きく、
    かつ単一の核だけが成長する程度に十分微細な異種材料
    が設けられ、該異種材料に成長した単一の核によって、
    結晶を成長し形成させる工程と、 前記基体の上面をこえて、形成された結晶を選択ポリシ
    ングを用いて、除去する工程とを有する結晶基材の製造
    方法。
  2. （２）上記基体を所望の下地材料上に形成する特許請求
    の範囲第１項記載の結晶基材の製造方法。
  3. （３）上記基体の材料が非晶質材料である特許請求の範
    囲第１項又は第２項記載の結晶基材の製造方法。
JP62014102A 1987-01-26 1987-01-26 結晶基材の製造方法 Expired - Fee Related JP2651144B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62014102A JP2651144B2 (ja) 1987-01-26 1987-01-26 結晶基材の製造方法
DE19883856363 DE3856363T2 (de) 1987-01-26 1988-01-25 Verfahren zur Herstellung kristalliner Artikel
EP88300572A EP0276959B1 (en) 1987-01-26 1988-01-25 Process for producing crystal article
US08/022,834 US5269876A (en) 1987-01-26 1993-02-25 Process for producing crystal article

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014102A JP2651144B2 (ja) 1987-01-26 1987-01-26 結晶基材の製造方法

Publications (2)

Publication Number Publication Date
JPS63182809A true JPS63182809A (ja) 1988-07-28
JP2651144B2 JP2651144B2 (ja) 1997-09-10

Family

ID=11851756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014102A Expired - Fee Related JP2651144B2 (ja) 1987-01-26 1987-01-26 結晶基材の製造方法

Country Status (3)

Country Link
EP (1) EP0276959B1 (ja)
JP (1) JP2651144B2 (ja)
DE (1) DE3856363T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
JPH04165672A (ja) * 1990-10-29 1992-06-11 Mitsubishi Electric Corp 埋込み型光電子集積素子の製造方法
JP2900588B2 (ja) * 1990-11-16 1999-06-02 キヤノン株式会社 結晶物品の形成方法
JP2744350B2 (ja) * 1990-11-22 1998-04-28 キヤノン株式会社 半導体基板およびその製造方法
US5387538A (en) * 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114419A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd 半導体装置用基板の製造方法
JPS58185500A (ja) * 1982-04-21 1983-10-29 Nec Corp シリコン膜製造法
JPS5969495A (ja) * 1982-10-13 1984-04-19 Nippon Telegr & Teleph Corp <Ntt> シリコン単結晶膜の形成方法
JPS5969798A (ja) * 1982-10-14 1984-04-20 松下電器産業株式会社 ピツチ抽出方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2305188A1 (de) * 1973-02-02 1974-08-08 Wacker Chemitronic Verfahren zur herstellung von polierten halbleiteroberflaechen
US4239788A (en) * 1979-06-15 1980-12-16 Martin Marietta Corporation Method for the production of semiconductor devices using electron beam delineation
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
CA1337170C (en) * 1986-03-31 1995-10-03 Jinsho Matsuyama Method for forming crystalline deposited film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114419A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd 半導体装置用基板の製造方法
JPS58185500A (ja) * 1982-04-21 1983-10-29 Nec Corp シリコン膜製造法
JPS5969495A (ja) * 1982-10-13 1984-04-19 Nippon Telegr & Teleph Corp <Ntt> シリコン単結晶膜の形成方法
JPS5969798A (ja) * 1982-10-14 1984-04-20 松下電器産業株式会社 ピツチ抽出方法

Also Published As

Publication number Publication date
EP0276959A3 (en) 1988-10-19
DE3856363D1 (de) 1999-10-28
DE3856363T2 (de) 2000-04-20
EP0276959B1 (en) 1999-09-22
JP2651144B2 (ja) 1997-09-10
EP0276959A2 (en) 1988-08-03

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
US5269876A (en) Process for producing crystal article
US5236546A (en) Process for producing crystal article
US4800527A (en) Semiconductor memory device
US5422302A (en) Method for producing a three-dimensional semiconductor device
JPH0782996B2 (ja) 結晶の形成方法
JP2596547B2 (ja) 太陽電池及びその製造方法
JPS63119218A (ja) 半導体基材とその製造方法
JPH0812906B2 (ja) 光電変換装置の製造方法
JP2505754B2 (ja) 光電変換装置の製造方法
JPS6344717A (ja) 結晶の形成方法
JPH0812905B2 (ja) 光電変換装置及びその製造方法
US5155058A (en) Method of making semiconductor memory device
JP2695413B2 (ja) 結晶基材の製造方法
JPS63182809A (ja) 結晶基材の製造方法
JP2900588B2 (ja) 結晶物品の形成方法
JP2651145B2 (ja) 半導体基材の製造方法
JP2515301B2 (ja) 半導体装置の製造方法
JP2525773B2 (ja) 半導体装置及びその製造方法
JPH04373121A (ja) 結晶基材の製造方法
JP2651146B2 (ja) 結晶の製造方法
JPS63119254A (ja) 半導体メモリ装置
JP2561263B2 (ja) 電子放出素子の製造方法
JPH04162515A (ja) 結晶基材の製造方法
JPS63239979A (ja) フオトセンサ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees