JPS63181578A - 映像記憶装置 - Google Patents
映像記憶装置Info
- Publication number
- JPS63181578A JPS63181578A JP62012890A JP1289087A JPS63181578A JP S63181578 A JPS63181578 A JP S63181578A JP 62012890 A JP62012890 A JP 62012890A JP 1289087 A JP1289087 A JP 1289087A JP S63181578 A JPS63181578 A JP S63181578A
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- converter
- circuit
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号を記憶する映像記憶装置に関するも
のである。
のである。
従来の技術
近年、ＤＲＡＭ、ＳＲＡＭ等の記憶素子の低廉化とディ
ジタル技術の普及に伴い、テレビジョン信号やカメラ信
号等の映像信号を記憶し、それを一定時間保持し、任意
の時間に取出すことが盛んに行なわれている。
ジタル技術の普及に伴い、テレビジョン信号やカメラ信
号等の映像信号を記憶し、それを一定時間保持し、任意
の時間に取出すことが盛んに行なわれている。
例えば、玄関にテレビカメラを配置し、屋内に前記テレ
ビカメラの映像信号を玄関テレビホン装置において、玄
関に配置した呼出し釦の操作に連動して、前記映像信号
の１フイールド２ＤＲＡＭ等の記憶素子に順次記録して
おき、不在時における来客者の確認に使用することが行
なわれている。
ビカメラの映像信号を玄関テレビホン装置において、玄
関に配置した呼出し釦の操作に連動して、前記映像信号
の１フイールド２ＤＲＡＭ等の記憶素子に順次記録して
おき、不在時における来客者の確認に使用することが行
なわれている。
以下、図面を参照しながら、上述したような従来の映像
記憶装置の記憶素子への記憶方法について説明を行う。
記憶装置の記憶素子への記憶方法について説明を行う。
第２図は従来の映像記憶装置を示すものである。
第２図において、１は画像を映し映像信号を出力するカ
メラ、２はカメラ１の映像信号を記憶させるだめのスイ
ッチ、３はカメラ１の映像信号を受信する映像信号バッ
ファ回路、４は映像信号の周波数特性を調整し周波数帯
域を制限するフィルタ回路、６は映像信号のペデスタル
レベルを一定電位に固定するペデスタルクランプ回路、
６はペデスタルフラングされた映像信号の映像部分をア
ナログからディジタルに変換するＡ／Ｄ変換器、７は映
像信号を記憶するＤＲＡＭ等よりなる記憶素子、８は映
像信号バッファ回路３の出力より同期信号を抜出し、か
つ、その同期信号に位相同期した水平同期信号、垂直同
期信号およびクロック信号を発生する同期信号発生回路
、９は同期信号発生回路８の信号を計数するカウンタ回
路、１０はカウンタ回路９の計数値に応じて記憶素子７
へのアドレスを発生するアドレス設定回路、１１は各回
路を制御するマイクロコンピュータである。また、Ａｌ
ｄカメラブロック、Ｂは映像記憶ブロックである。
メラ、２はカメラ１の映像信号を記憶させるだめのスイ
ッチ、３はカメラ１の映像信号を受信する映像信号バッ
ファ回路、４は映像信号の周波数特性を調整し周波数帯
域を制限するフィルタ回路、６は映像信号のペデスタル
レベルを一定電位に固定するペデスタルクランプ回路、
６はペデスタルフラングされた映像信号の映像部分をア
ナログからディジタルに変換するＡ／Ｄ変換器、７は映
像信号を記憶するＤＲＡＭ等よりなる記憶素子、８は映
像信号バッファ回路３の出力より同期信号を抜出し、か
つ、その同期信号に位相同期した水平同期信号、垂直同
期信号およびクロック信号を発生する同期信号発生回路
、９は同期信号発生回路８の信号を計数するカウンタ回
路、１０はカウンタ回路９の計数値に応じて記憶素子７
へのアドレスを発生するアドレス設定回路、１１は各回
路を制御するマイクロコンピュータである。また、Ａｌ
ｄカメラブロック、Ｂは映像記憶ブロックである。
以上のように構成された映像記憶装置について、以下そ
の動作について説明する。
の動作について説明する。
カメラブロックＡのカメラ１が動作状態であると映像信
号がカメラ１から映像信号バッファ回路３に入力され、
フィルタ回路４と同期信号発生回路８へ出力される。フ
ィルタ回路４では映像信号の周波数特性を調整した後、
周波数帯域制限され、ペデスタルクランプ回路６に送ら
れる。ペデスタルクランプ回路５では、映像信号の同期
信号の特にペデスタル部が一定電位に固定されるよう映
像信号を処理し、その結果、Ａ／Ｄ変換器６への映像信
号の映像部分は一定の電位内に納めることができる。Ａ
／Ｄ変換器６では映像信号の映像部分をアナログからデ
ィジタルに変換し、記憶素子７ヘデータ入力する。一方
、同期信号発生回路８では映像信号から同期信号を分離
し、その同期信号に同期して新たな水平同期信号と垂直
同期信号を出力するとともに、クロック信号も発生して
いる。
号がカメラ１から映像信号バッファ回路３に入力され、
フィルタ回路４と同期信号発生回路８へ出力される。フ
ィルタ回路４では映像信号の周波数特性を調整した後、
周波数帯域制限され、ペデスタルクランプ回路６に送ら
れる。ペデスタルクランプ回路５では、映像信号の同期
信号の特にペデスタル部が一定電位に固定されるよう映
像信号を処理し、その結果、Ａ／Ｄ変換器６への映像信
号の映像部分は一定の電位内に納めることができる。Ａ
／Ｄ変換器６では映像信号の映像部分をアナログからデ
ィジタルに変換し、記憶素子７ヘデータ入力する。一方
、同期信号発生回路８では映像信号から同期信号を分離
し、その同期信号に同期して新たな水平同期信号と垂直
同期信号を出力するとともに、クロック信号も発生して
いる。
これらの信号は、Ａ／Ｄ変換器６のサンプリングクロッ
ク、カウンタ回路９のカラ／り入力、マイクロコンピュ
ータ１１の制御信号となる。
ク、カウンタ回路９のカラ／り入力、マイクロコンピュ
ータ１１の制御信号となる。
カウンタ回路９への水平同期信号、垂直同期信号はカウ
ンタ回路９の内部でリセット信号として使用され、その
カウンタ回路９の前記クロック信号の計数値に応じてア
ドレス設定回路１ｏで記憶素子７のアドレスを設定する
。
ンタ回路９の内部でリセット信号として使用され、その
カウンタ回路９の前記クロック信号の計数値に応じてア
ドレス設定回路１ｏで記憶素子７のアドレスを設定する
。
いま、カメラブロックＡのカメラ１が動作状態で、スイ
ッチ２がＯＮになると映像記憶ブロックＢのマイクロコ
ンピュータ１１にＯＮ信号が与えられ、また同期信号発
生回路８から同期信号およびクロック信号が入力されて
いる。その結果、マイクロコンピュータ１１から記憶素
子７に映像記憶開始信号（いわゆる書込み信号）を出力
し、Ａ／Ｄ変換器６からの映像信号のディジタルデータ
をアドレス設定回路１０のアドレスに従って記憶素子７
に、一定時間（例えば１フイールドの映像信号）、記憶
素子７に顆状記憶させるように働く。
ッチ２がＯＮになると映像記憶ブロックＢのマイクロコ
ンピュータ１１にＯＮ信号が与えられ、また同期信号発
生回路８から同期信号およびクロック信号が入力されて
いる。その結果、マイクロコンピュータ１１から記憶素
子７に映像記憶開始信号（いわゆる書込み信号）を出力
し、Ａ／Ｄ変換器６からの映像信号のディジタルデータ
をアドレス設定回路１０のアドレスに従って記憶素子７
に、一定時間（例えば１フイールドの映像信号）、記憶
素子７に顆状記憶させるように働く。
発明が解決しようとする問題点
しかしながら、上記のような装置では、カメラ１からの
映像信号の同期成分の検出と、スイッチ２のＯＮ状態の
検出のみを行っているため、カメラ１のレンズ部分がふ
さがっていたり、カメラ１がＯＮ状態になった直後のよ
うにカメラ１からの映像信号が同期信号部分のみで映像
部分がない場合にも映像記憶の動作が行なわれてしまい
、映像を記憶するという本来の目的が達せられないこと
があった。
映像信号の同期成分の検出と、スイッチ２のＯＮ状態の
検出のみを行っているため、カメラ１のレンズ部分がふ
さがっていたり、カメラ１がＯＮ状態になった直後のよ
うにカメラ１からの映像信号が同期信号部分のみで映像
部分がない場合にも映像記憶の動作が行なわれてしまい
、映像を記憶するという本来の目的が達せられないこと
があった。
上記の様なことは良くあることであり、例えばカメラの
内部素子保護用のシャッタ回路の遅延とか、カメラの内
部素子の経年劣化による時間遅れなどがある。
内部素子保護用のシャッタ回路の遅延とか、カメラの内
部素子の経年劣化による時間遅れなどがある。
本発明は上記問題点に鑑み、映像信号の映像部分がない
ときには映像記憶を行なわないようにすることができる
映像記憶装置を提供するものである。
ときには映像記憶を行なわないようにすることができる
映像記憶装置を提供するものである。
問題点を解決するための手段
るペデスタルクランプ回路と前記映像信号の映像部分を
Ａ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出
力を記憶する記憶素子を備え、映像を記憶する記憶素子
への映像記憶開始信号が、前記Ａ／Ｄ変換器の出力が予
じめ定められたレベル以上上の値を示した状態において
のみ発生されることを特徴とするものである。
Ａ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出
力を記憶する記憶素子を備え、映像を記憶する記憶素子
への映像記憶開始信号が、前記Ａ／Ｄ変換器の出力が予
じめ定められたレベル以上上の値を示した状態において
のみ発生されることを特徴とするものである。
作 用
この構成により、Ａ／Ｄ変換される映像信号は、ペデス
タルクランプ回路によりペデスタルレベルの電位が固定
されているため、映像部分のみに制限される。したがっ
て、Ａ／Ｄ変換器の出力は、映像信号が同期信号だけの
ときは、映像信号そのものがないときと同一となり、映
像信号の映像部分があるときにのみ変化する。このこと
により、Ａ／Ｄ変換器の出力端子の少なくとも一つ以上
をブイクロコンピユータにより検出し、予じめ定められ
たペデスタルレベル以上のレベルを示す場合、一定時間
その状態をマイクロコンピュータで保持し、あらかじめ
保持していた他の映像記憶のための条件（例えば、スイ
ッチ２の抑圧波所定の時間が経過した後である）との論
理積をとり、その結果、映像記憶開始信号を記憶素子に
出力することにより記憶素子は映像信号の映像部分があ
るときにのみ映像を記憶することとなる。
タルクランプ回路によりペデスタルレベルの電位が固定
されているため、映像部分のみに制限される。したがっ
て、Ａ／Ｄ変換器の出力は、映像信号が同期信号だけの
ときは、映像信号そのものがないときと同一となり、映
像信号の映像部分があるときにのみ変化する。このこと
により、Ａ／Ｄ変換器の出力端子の少なくとも一つ以上
をブイクロコンピユータにより検出し、予じめ定められ
たペデスタルレベル以上のレベルを示す場合、一定時間
その状態をマイクロコンピュータで保持し、あらかじめ
保持していた他の映像記憶のための条件（例えば、スイ
ッチ２の抑圧波所定の時間が経過した後である）との論
理積をとり、その結果、映像記憶開始信号を記憶素子に
出力することにより記憶素子は映像信号の映像部分があ
るときにのみ映像を記憶することとなる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。第１図は本発明の一実施例における映像記憶装
置を示すものである。第１図で、１はカメラ、２はスイ
ッチ、３は映像信号パックァ回路、４はフィルタ回路、
６はペデスタルクランプ回路、６はＡ／Ｄ変換器、７は
記憶素子、８は同期信号発生回路、９はカウンタ回路、
１０はアドレス設定回路、１１はマイクロコンピュータ
である。また、Ａはカメラブロック、Ｂは映像記憶ブロ
ックである。以上は第２図の構成と同じものであり、第
２図の構成と異なる点は、Ａ／Ｄ変換器６の出力の一部
がマイクロコンピュータ１１に印加されていることであ
る。
明する。第１図は本発明の一実施例における映像記憶装
置を示すものである。第１図で、１はカメラ、２はスイ
ッチ、３は映像信号パックァ回路、４はフィルタ回路、
６はペデスタルクランプ回路、６はＡ／Ｄ変換器、７は
記憶素子、８は同期信号発生回路、９はカウンタ回路、
１０はアドレス設定回路、１１はマイクロコンピュータ
である。また、Ａはカメラブロック、Ｂは映像記憶ブロ
ックである。以上は第２図の構成と同じものであり、第
２図の構成と異なる点は、Ａ／Ｄ変換器６の出力の一部
がマイクロコンピュータ１１に印加されていることであ
る。
以上のように構成された映像記憶装置について、以下そ
の動作について説明する。まず、カメラブロックＡのカ
メラ１が不動作の状態のとき、映像信号は、映像信号バ
ッフ１回路３に与えられないため、同期信号発生回路８
からマイクロコンピュータ１１に制御信号を出力せず、
スイッチ２を押すでもマイクロコンピュータは映像記憶
開始信号を記憶素子７に供給せず、記憶素子７は記憶動
作次に、カメラ１がＯＮ状態となっているが、例えばレ
ンズキャップが装着されたま＼である時には、映像信号
としては同期信号部分のみで映像部分がない。この場合
には、マイクロコンピュータ１１には、カメラ１からの
映像信号が同期信号発生回路８に与えられる結果、同期
信号発生回路８から制御信号が供給される。このとき、
スイッチ２をＯＮ状態にすると、この情報もマイクロコ
ンピュータ１１に与えられるが、Ａ／Ｄ変換器６の出力
は、映像信号の映像部分がないため、変化せず、シタ力
ってマイクロコンピュータ１１で上記同期信号発生回路
８の出力の有無とスイッチ２の操作の有無との論理積を
とる仁とにより、映像記憶開始信号は記憶素子７に与え
られないことになる。
の動作について説明する。まず、カメラブロックＡのカ
メラ１が不動作の状態のとき、映像信号は、映像信号バ
ッフ１回路３に与えられないため、同期信号発生回路８
からマイクロコンピュータ１１に制御信号を出力せず、
スイッチ２を押すでもマイクロコンピュータは映像記憶
開始信号を記憶素子７に供給せず、記憶素子７は記憶動
作次に、カメラ１がＯＮ状態となっているが、例えばレ
ンズキャップが装着されたま＼である時には、映像信号
としては同期信号部分のみで映像部分がない。この場合
には、マイクロコンピュータ１１には、カメラ１からの
映像信号が同期信号発生回路８に与えられる結果、同期
信号発生回路８から制御信号が供給される。このとき、
スイッチ２をＯＮ状態にすると、この情報もマイクロコ
ンピュータ１１に与えられるが、Ａ／Ｄ変換器６の出力
は、映像信号の映像部分がないため、変化せず、シタ力
ってマイクロコンピュータ１１で上記同期信号発生回路
８の出力の有無とスイッチ２の操作の有無との論理積を
とる仁とにより、映像記憶開始信号は記憶素子７に与え
られないことになる。
そして、カメラ１が十分安定した後にスイッチ２をＯＮ
状態とすると、映像信号に同期部分と映像部分ともにあ
るときは、Ａ／Ｄ変換器の各ピット出力端子の少なくと
も一つ以上が変化し、これをマイクロコンピュータ１１
で検知し、一定時同期信号とスイッチ２のＯＮ状態であ
ることを示す信号の入力があれば、それらの論理積によ
り、マイクロコンビエータ１１から記憶開始信号を記憶
素子７に与え、記憶素子７にその映像を記憶させること
ができる。
状態とすると、映像信号に同期部分と映像部分ともにあ
るときは、Ａ／Ｄ変換器の各ピット出力端子の少なくと
も一つ以上が変化し、これをマイクロコンピュータ１１
で検知し、一定時同期信号とスイッチ２のＯＮ状態であ
ることを示す信号の入力があれば、それらの論理積によ
り、マイクロコンビエータ１１から記憶開始信号を記憶
素子７に与え、記憶素子７にその映像を記憶させること
ができる。
発明の効果
以上のように本発明の映像記憶装置は、映像信号のペデ
スタルレベルを一定電位に固定するペデスタルクランプ
回路と、そのペデスタルクランプ回路の出力映像信号の
映像部分をＡ／Ｄ変換するＡ／Ｄ変換器と、映像記憶開
始信号により前記Ａ／Ｄ変換器の出力を記憶する記憶素
子とを備え、映像を記憶する記憶素子への映像記憶開始
信号が前記Ａ／Ｄ変換器の出力が予じめ定められた映像
レベルを示す状態においてのみ発生されるよう構成され
ているので、映像信号の映像部分がないときに記憶素子
に記憶されることがないようにすることができるため、
記憶素子を無駄に使用することがなく、その実用的効果
は大なるものがある。
スタルレベルを一定電位に固定するペデスタルクランプ
回路と、そのペデスタルクランプ回路の出力映像信号の
映像部分をＡ／Ｄ変換するＡ／Ｄ変換器と、映像記憶開
始信号により前記Ａ／Ｄ変換器の出力を記憶する記憶素
子とを備え、映像を記憶する記憶素子への映像記憶開始
信号が前記Ａ／Ｄ変換器の出力が予じめ定められた映像
レベルを示す状態においてのみ発生されるよう構成され
ているので、映像信号の映像部分がないときに記憶素子
に記憶されることがないようにすることができるため、
記憶素子を無駄に使用することがなく、その実用的効果
は大なるものがある。
第１図は本発明の一実施例の映像記憶装置のブロック図
、第２図は従来の映像記憶装置のブロック図である。
、第２図は従来の映像記憶装置のブロック図である。
Ａ・・・・・・カメラブロック、Ｂ・・・・・・映像記
憶ブロック、１・・・・・・カメラ、２・・・・・・ス
イッチ、３・・・・・・映像信号バッファ回路、４・・
・・・フィルタ回路、５・・・・・・ペデスタルクラン
プ回路、６・・・・・・Ａ／Ｄ変換器、７・・・・・・
記憶素子、８・・・・・・同期回路、９・・・・・・カ
ウンタ回路、１０・・・・・・アドレス設定回路、１１
・・・・・・マイクロコンピュータ。
憶ブロック、１・・・・・・カメラ、２・・・・・・ス
イッチ、３・・・・・・映像信号バッファ回路、４・・
・・・フィルタ回路、５・・・・・・ペデスタルクラン
プ回路、６・・・・・・Ａ／Ｄ変換器、７・・・・・・
記憶素子、８・・・・・・同期回路、９・・・・・・カ
ウンタ回路、１０・・・・・・アドレス設定回路、１１
・・・・・・マイクロコンピュータ。
Claims (1)
- 映像信号のペデスタルレベルを一定電位に固定するペデ
スタルクランプ回路と、そのペデスタルクランプ回路の
出力映像信号の映像部分をＡ／Ｄ変換するＡ／Ｄ変換器
と、映像記憶開始信号により前記Ａ／Ｄ変換器の出力を
記憶する記憶素子とを有し前記Ａ／Ｄ変換器の出力が予
じめ定められた映像信号レベルを示すことを前記映像記
憶開始信号の発生の条件とすることを特徴とする映像記
憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012890A JPS63181578A (ja) | 1987-01-22 | 1987-01-22 | 映像記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012890A JPS63181578A (ja) | 1987-01-22 | 1987-01-22 | 映像記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181578A true JPS63181578A (ja) | 1988-07-26 |
Family
ID=11817988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012890A Pending JPS63181578A (ja) | 1987-01-22 | 1987-01-22 | 映像記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3926481A1 (de) * | 1988-08-12 | 1990-02-15 | Sharp Kk | Standbild-aufzeichnungseinrichtung |
-
1987
- 1987-01-22 JP JP62012890A patent/JPS63181578A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3926481A1 (de) * | 1988-08-12 | 1990-02-15 | Sharp Kk | Standbild-aufzeichnungseinrichtung |
| US5249065A (en) * | 1988-08-12 | 1993-09-28 | Sharp Kabushiki Kaisha | Still picture recording apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5063440A (en) | Still/moving picture selection control circuit for video phone system | |
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| JPS63181578A (ja) | 映像記憶装置 | |
| JPH0233230B2 (ja) | ||
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| US5333015A (en) | Image signal processing apparatus having noise eliminating and special effect mode | |
| KR920015857A (ko) | 전자카메라의 비디오신호기록장치 | |
| JPH0257079A (ja) | 情報処理装置 | |
| JP2520836Y2 (ja) | 映像切換装置 | |
| KR970025086A (ko) | 투사형 화상표시 장치에 사용되는 픽셀 보정 데이타 로딩장치 | |
| JPS60261265A (ja) | 映像信号記録装置 | |
| JP2537250B2 (ja) | 情報信号処理装置 | |
| KR930004490Y1 (ko) | 모니터에 있어서의 동적화상과 정지화상의 전화회로 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPH0832872A (ja) | 表示装置及びメモリ装置 | |
| JP2943546B2 (ja) | 画像記憶回路及びこれを用いた映像処理装置 | |
| JPH07212701A (ja) | 画像メモリボード及び画像メモリシステム | |
| JPH0250218A (ja) | 画面上位置記憶装置 | |
| JPH05244600A (ja) | ドアホンｔｖシステムの録画方式 | |
| JPH0564129A (ja) | 画像信号処理装置 | |
| JPS61224681A (ja) | 画像記憶装置の制御回路 | |
| JPS61290871A (ja) | 画像メモリ装置 | |
| JPS62264782A (ja) | 磁気記録再生装置 | |
| JPH02105297A (ja) | 画像録画装置 | |
| JPH0771243B2 (ja) | アドレス信号発生回路 |