JPS63181578A - Video storage device - Google Patents

Video storage device

Info

Publication number
JPS63181578A
JPS63181578A JP62012890A JP1289087A JPS63181578A JP S63181578 A JPS63181578 A JP S63181578A JP 62012890 A JP62012890 A JP 62012890A JP 1289087 A JP1289087 A JP 1289087A JP S63181578 A JPS63181578 A JP S63181578A
Authority
JP
Japan
Prior art keywords
video
signal
converter
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62012890A
Other languages
Japanese (ja)
Inventor
Akio Kawada
川田 秋雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62012890A priority Critical patent/JPS63181578A/en
Publication of JPS63181578A publication Critical patent/JPS63181578A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To eliminate the wasteful use of a storing element by generating a video storage start signal to the storing element for storing a video only under a state in which the output of an A/D converter indicates a predetermined video level. CONSTITUTION:When a switch 2 is turned on after a camera 1 is completely stabilized, if these are synchronizing part and a video part in a video signal, at least more than one of the respective bit output terminals of the A/D converter 6 is changed. This is detected in a microcomputer 11 and held for a fixed time. Under this state, when a vertical synchronizing signal from a synchronizing circuit 8 and a signal indicating that the switch is turned on are inputted, the storage start signal from the microcomputer 11 is applied to the storing element 7 according to the AND thereof and the video can be stored in the storing element 7.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号を記憶する映像記憶装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a video storage device for storing video signals.

従来の技術 近年、DRAM、SRAM等の記憶素子の低廉化とディ
ジタル技術の普及に伴い、テレビジョン信号やカメラ信
号等の映像信号を記憶し、それを一定時間保持し、任意
の時間に取出すことが盛んに行なわれている。
BACKGROUND ART In recent years, with the decline in the cost of memory elements such as DRAM and SRAM and the spread of digital technology, it has become possible to store video signals such as television signals and camera signals, hold them for a certain period of time, and retrieve them at any time. is being actively carried out.

例えば、玄関にテレビカメラを配置し、屋内に前記テレ
ビカメラの映像信号を玄関テレビホン装置において、玄
関に配置した呼出し釦の操作に連動して、前記映像信号
の1フイールド2DRAM等の記憶素子に順次記録して
おき、不在時における来客者の確認に使用することが行
なわれている。
For example, a television camera is placed at the entrance, and a video signal from the television camera is transmitted indoors to a storage device such as a DRAM or the like in one field of the video signal in an entrance television phone device in conjunction with the operation of a call button located at the entrance. The information is recorded sequentially and used to confirm the presence of guests when the customer is absent.

以下、図面を参照しながら、上述したような従来の映像
記憶装置の記憶素子への記憶方法について説明を行う。
Hereinafter, with reference to the drawings, a method of storing data in the memory element of the conventional video storage device as described above will be explained.

第2図は従来の映像記憶装置を示すものである。FIG. 2 shows a conventional video storage device.

第2図において、1は画像を映し映像信号を出力するカ
メラ、2はカメラ1の映像信号を記憶させるだめのスイ
ッチ、3はカメラ1の映像信号を受信する映像信号バッ
ファ回路、4は映像信号の周波数特性を調整し周波数帯
域を制限するフィルタ回路、6は映像信号のペデスタル
レベルを一定電位に固定するペデスタルクランプ回路、
6はペデスタルフラングされた映像信号の映像部分をア
ナログからディジタルに変換するA/D変換器、7は映
像信号を記憶するDRAM等よりなる記憶素子、8は映
像信号バッファ回路3の出力より同期信号を抜出し、か
つ、その同期信号に位相同期した水平同期信号、垂直同
期信号およびクロック信号を発生する同期信号発生回路
、9は同期信号発生回路8の信号を計数するカウンタ回
路、10はカウンタ回路9の計数値に応じて記憶素子7
へのアドレスを発生するアドレス設定回路、11は各回
路を制御するマイクロコンピュータである。また、Al
dカメラブロック、Bは映像記憶ブロックである。
In Fig. 2, 1 is a camera that projects an image and outputs a video signal, 2 is a switch for storing the video signal of camera 1, 3 is a video signal buffer circuit that receives the video signal of camera 1, and 4 is a video signal 6 is a pedestal clamp circuit that fixes the pedestal level of the video signal to a constant potential;
6 is an A/D converter that converts the video part of the pedestal flagged video signal from analog to digital; 7 is a storage element such as DRAM that stores the video signal; and 8 is synchronized with the output of the video signal buffer circuit 3. A synchronization signal generation circuit extracts a signal and generates a horizontal synchronization signal, a vertical synchronization signal, and a clock signal phase-synchronized with the synchronization signal; 9 is a counter circuit that counts the signals of the synchronization signal generation circuit 8; 10 is a counter circuit Memory element 7 according to the count value of 9
11 is a microcomputer that controls each circuit. Also, Al
d camera block, B is an image storage block.

以上のように構成された映像記憶装置について、以下そ
の動作について説明する。
The operation of the video storage device configured as described above will be described below.

カメラブロックAのカメラ1が動作状態であると映像信
号がカメラ1から映像信号バッファ回路3に入力され、
フィルタ回路4と同期信号発生回路8へ出力される。フ
ィルタ回路4では映像信号の周波数特性を調整した後、
周波数帯域制限され、ペデスタルクランプ回路6に送ら
れる。ペデスタルクランプ回路5では、映像信号の同期
信号の特にペデスタル部が一定電位に固定されるよう映
像信号を処理し、その結果、A/D変換器6への映像信
号の映像部分は一定の電位内に納めることができる。A
/D変換器6では映像信号の映像部分をアナログからデ
ィジタルに変換し、記憶素子7ヘデータ入力する。一方
、同期信号発生回路8では映像信号から同期信号を分離
し、その同期信号に同期して新たな水平同期信号と垂直
同期信号を出力するとともに、クロック信号も発生して
いる。
When camera 1 of camera block A is in an operating state, a video signal is input from camera 1 to video signal buffer circuit 3,
It is output to the filter circuit 4 and the synchronization signal generation circuit 8. After adjusting the frequency characteristics of the video signal in the filter circuit 4,
The frequency band is limited and sent to the pedestal clamp circuit 6. The pedestal clamp circuit 5 processes the video signal so that the pedestal part of the synchronization signal of the video signal is fixed at a constant potential, and as a result, the video part of the video signal to the A/D converter 6 is within a constant potential. It can be paid to. A
The /D converter 6 converts the video portion of the video signal from analog to digital, and inputs the data to the storage element 7. On the other hand, the synchronization signal generation circuit 8 separates the synchronization signal from the video signal, outputs new horizontal synchronization signals and vertical synchronization signals in synchronization with the synchronization signal, and also generates a clock signal.

これらの信号は、A/D変換器6のサンプリングクロッ
ク、カウンタ回路9のカラ/り入力、マイクロコンピュ
ータ11の制御信号となる。
These signals serve as a sampling clock for the A/D converter 6, a color input for the counter circuit 9, and a control signal for the microcomputer 11.

カウンタ回路9への水平同期信号、垂直同期信号はカウ
ンタ回路9の内部でリセット信号として使用され、その
カウンタ回路9の前記クロック信号の計数値に応じてア
ドレス設定回路1oで記憶素子7のアドレスを設定する
The horizontal synchronization signal and vertical synchronization signal to the counter circuit 9 are used as reset signals within the counter circuit 9, and the address of the storage element 7 is set in the address setting circuit 1o according to the count value of the clock signal of the counter circuit 9. Set.

いま、カメラブロックAのカメラ1が動作状態で、スイ
ッチ2がONになると映像記憶ブロックBのマイクロコ
ンピュータ11にON信号が与えられ、また同期信号発
生回路8から同期信号およびクロック信号が入力されて
いる。その結果、マイクロコンピュータ11から記憶素
子7に映像記憶開始信号(いわゆる書込み信号)を出力
し、A/D変換器6からの映像信号のディジタルデータ
をアドレス設定回路10のアドレスに従って記憶素子7
に、一定時間(例えば1フイールドの映像信号)、記憶
素子7に顆状記憶させるように働く。
Now, when camera 1 of camera block A is in operation and switch 2 is turned on, an ON signal is given to microcomputer 11 of video storage block B, and a synchronization signal and a clock signal are input from synchronization signal generation circuit 8. There is. As a result, the microcomputer 11 outputs a video storage start signal (so-called write signal) to the storage element 7, and the digital data of the video signal from the A/D converter 6 is transferred to the storage element 7 according to the address of the address setting circuit 10.
Then, it functions to cause the memory element 7 to memorize the condyle for a certain period of time (for example, one field of video signal).

発明が解決しようとする問題点 しかしながら、上記のような装置では、カメラ1からの
映像信号の同期成分の検出と、スイッチ2のON状態の
検出のみを行っているため、カメラ1のレンズ部分がふ
さがっていたり、カメラ1がON状態になった直後のよ
うにカメラ1からの映像信号が同期信号部分のみで映像
部分がない場合にも映像記憶の動作が行なわれてしまい
、映像を記憶するという本来の目的が達せられないこと
があった。
Problems to be Solved by the Invention However, in the above-mentioned device, only the synchronous component of the video signal from the camera 1 and the ON state of the switch 2 are detected. Even if the video signal from camera 1 is only the synchronization signal part and there is no video part, such as when it is blocked or immediately after camera 1 is turned on, the video storage operation is performed and the video is stored. Sometimes the original purpose could not be achieved.

上記の様なことは良くあることであり、例えばカメラの
内部素子保護用のシャッタ回路の遅延とか、カメラの内
部素子の経年劣化による時間遅れなどがある。
The above-mentioned problems are common, and include, for example, delays in the shutter circuit for protecting the internal elements of the camera, and time delays due to aging of the internal elements of the camera.

本発明は上記問題点に鑑み、映像信号の映像部分がない
ときには映像記憶を行なわないようにすることができる
映像記憶装置を提供するものである。
In view of the above-mentioned problems, the present invention provides a video storage device that can prevent video storage when there is no video portion of a video signal.

問題点を解決するための手段 るペデスタルクランプ回路と前記映像信号の映像部分を
A/D変換するA/D変換器と、前記A/D変換器の出
力を記憶する記憶素子を備え、映像を記憶する記憶素子
への映像記憶開始信号が、前記A/D変換器の出力が予
じめ定められたレベル以上上の値を示した状態において
のみ発生されることを特徴とするものである。
Means for solving the problem includes a pedestal clamp circuit, an A/D converter for A/D converting the video portion of the video signal, and a storage element for storing the output of the A/D converter, The video storage start signal to the storage element for storage is generated only when the output of the A/D converter shows a value higher than a predetermined level.

作  用 この構成により、A/D変換される映像信号は、ペデス
タルクランプ回路によりペデスタルレベルの電位が固定
されているため、映像部分のみに制限される。したがっ
て、A/D変換器の出力は、映像信号が同期信号だけの
ときは、映像信号そのものがないときと同一となり、映
像信号の映像部分があるときにのみ変化する。このこと
により、A/D変換器の出力端子の少なくとも一つ以上
をブイクロコンピユータにより検出し、予じめ定められ
たペデスタルレベル以上のレベルを示す場合、一定時間
その状態をマイクロコンピュータで保持し、あらかじめ
保持していた他の映像記憶のための条件(例えば、スイ
ッチ2の抑圧波所定の時間が経過した後である)との論
理積をとり、その結果、映像記憶開始信号を記憶素子に
出力することにより記憶素子は映像信号の映像部分があ
るときにのみ映像を記憶することとなる。
Function: With this configuration, the video signal to be A/D converted is limited to only the video portion because the pedestal level potential is fixed by the pedestal clamp circuit. Therefore, when the video signal is only a synchronization signal, the output of the A/D converter is the same as when there is no video signal itself, and changes only when the video portion of the video signal is present. As a result, if at least one of the output terminals of the A/D converter is detected by the microcomputer and the level is higher than the predetermined pedestal level, the microcomputer maintains that state for a certain period of time. , performs a logical product with another pre-held condition for video storage (for example, after a predetermined period of time has elapsed for the suppression wave of switch 2), and as a result, sends a video storage start signal to the storage element. By outputting, the storage element stores video only when there is a video portion of the video signal.

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。第1図は本発明の一実施例における映像記憶装
置を示すものである。第1図で、1はカメラ、2はスイ
ッチ、3は映像信号パックァ回路、4はフィルタ回路、
6はペデスタルクランプ回路、6はA/D変換器、7は
記憶素子、8は同期信号発生回路、9はカウンタ回路、
10はアドレス設定回路、11はマイクロコンピュータ
である。また、Aはカメラブロック、Bは映像記憶ブロ
ックである。以上は第2図の構成と同じものであり、第
2図の構成と異なる点は、A/D変換器6の出力の一部
がマイクロコンピュータ11に印加されていることであ
る。
EXAMPLE An example of the present invention will be described below with reference to the drawings. FIG. 1 shows a video storage device in one embodiment of the present invention. In Figure 1, 1 is a camera, 2 is a switch, 3 is a video signal packer circuit, 4 is a filter circuit,
6 is a pedestal clamp circuit, 6 is an A/D converter, 7 is a storage element, 8 is a synchronization signal generation circuit, 9 is a counter circuit,
10 is an address setting circuit, and 11 is a microcomputer. Further, A is a camera block, and B is a video storage block. The above configuration is the same as the configuration shown in FIG. 2, and the difference from the configuration shown in FIG. 2 is that a part of the output of the A/D converter 6 is applied to the microcomputer 11.

以上のように構成された映像記憶装置について、以下そ
の動作について説明する。まず、カメラブロックAのカ
メラ1が不動作の状態のとき、映像信号は、映像信号バ
ッフ1回路3に与えられないため、同期信号発生回路8
からマイクロコンピュータ11に制御信号を出力せず、
スイッチ2を押すでもマイクロコンピュータは映像記憶
開始信号を記憶素子7に供給せず、記憶素子7は記憶動
作次に、カメラ1がON状態となっているが、例えばレ
ンズキャップが装着されたま\である時には、映像信号
としては同期信号部分のみで映像部分がない。この場合
には、マイクロコンピュータ11には、カメラ1からの
映像信号が同期信号発生回路8に与えられる結果、同期
信号発生回路8から制御信号が供給される。このとき、
スイッチ2をON状態にすると、この情報もマイクロコ
ンピュータ11に与えられるが、A/D変換器6の出力
は、映像信号の映像部分がないため、変化せず、シタ力
ってマイクロコンピュータ11で上記同期信号発生回路
8の出力の有無とスイッチ2の操作の有無との論理積を
とる仁とにより、映像記憶開始信号は記憶素子7に与え
られないことになる。
The operation of the video storage device configured as described above will be described below. First, when the camera 1 of the camera block A is in an inactive state, the video signal is not given to the video signal buffer 1 circuit 3, so the synchronization signal generation circuit 8
without outputting a control signal to the microcomputer 11 from
Even if the switch 2 is pressed, the microcomputer does not supply the video storage start signal to the storage element 7, and the storage element 7 does not perform the storage operation. At some times, the video signal includes only a synchronization signal portion and no video portion. In this case, the microcomputer 11 is supplied with a control signal from the synchronization signal generation circuit 8 as a result of the video signal from the camera 1 being supplied to the synchronization signal generation circuit 8 . At this time,
When the switch 2 is turned on, this information is also given to the microcomputer 11, but the output of the A/D converter 6 does not change because there is no video part of the video signal, and the output of the A/D converter 6 does not change. By calculating the logical product of the output of the synchronization signal generating circuit 8 and the operation of the switch 2, the video storage start signal is not applied to the storage element 7.

そして、カメラ1が十分安定した後にスイッチ2をON
状態とすると、映像信号に同期部分と映像部分ともにあ
るときは、A/D変換器の各ピット出力端子の少なくと
も一つ以上が変化し、これをマイクロコンピュータ11
で検知し、一定時同期信号とスイッチ2のON状態であ
ることを示す信号の入力があれば、それらの論理積によ
り、マイクロコンビエータ11から記憶開始信号を記憶
素子7に与え、記憶素子7にその映像を記憶させること
ができる。
Then, after camera 1 is sufficiently stable, turn on switch 2.
When the video signal has both a synchronization part and a video part, at least one of the pit output terminals of the A/D converter changes, and this is detected by the microcomputer 11.
If there is an input of the synchronization signal and a signal indicating that the switch 2 is in the ON state at a certain time, the micro combinator 11 gives a storage start signal to the storage element 7 by ANDing them, and the storage element 7 The image can be stored in the memory.

発明の効果 以上のように本発明の映像記憶装置は、映像信号のペデ
スタルレベルを一定電位に固定するペデスタルクランプ
回路と、そのペデスタルクランプ回路の出力映像信号の
映像部分をA/D変換するA/D変換器と、映像記憶開
始信号により前記A/D変換器の出力を記憶する記憶素
子とを備え、映像を記憶する記憶素子への映像記憶開始
信号が前記A/D変換器の出力が予じめ定められた映像
レベルを示す状態においてのみ発生されるよう構成され
ているので、映像信号の映像部分がないときに記憶素子
に記憶されることがないようにすることができるため、
記憶素子を無駄に使用することがなく、その実用的効果
は大なるものがある。
Effects of the Invention As described above, the video storage device of the present invention includes a pedestal clamp circuit that fixes the pedestal level of a video signal to a constant potential, and an A/D converter that A/D converts the video portion of the output video signal of the pedestal clamp circuit. a D converter, and a storage element that stores the output of the A/D converter in response to a video storage start signal, and the video storage start signal to the storage element that stores the video indicates that the output of the A/D converter is in advance. Since the signal is configured to be generated only in a state showing a predetermined video level, it is possible to prevent the video signal from being stored in the storage element when there is no video portion of the video signal.
The memory element is not wasted and the practical effect is great.

第1図は本発明の一実施例の映像記憶装置のブロック図
、第2図は従来の映像記憶装置のブロック図である。
FIG. 1 is a block diagram of a video storage device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional video storage device.

A・・・・・・カメラブロック、B・・・・・・映像記
憶ブロック、1・・・・・・カメラ、2・・・・・・ス
イッチ、3・・・・・・映像信号バッファ回路、4・・
・・・フィルタ回路、5・・・・・・ペデスタルクラン
プ回路、6・・・・・・A/D変換器、7・・・・・・
記憶素子、8・・・・・・同期回路、9・・・・・・カ
ウンタ回路、10・・・・・・アドレス設定回路、11
・・・・・・マイクロコンピュータ。
A...Camera block, B...Video storage block, 1...Camera, 2...Switch, 3...Video signal buffer circuit , 4...
...Filter circuit, 5...Pedestal clamp circuit, 6...A/D converter, 7...
Memory element, 8...Synchronization circuit, 9...Counter circuit, 10...Address setting circuit, 11
・・・・・・Microcomputer.

Claims (1)

【特許請求の範囲】[Claims] 映像信号のペデスタルレベルを一定電位に固定するペデ
スタルクランプ回路と、そのペデスタルクランプ回路の
出力映像信号の映像部分をA/D変換するA/D変換器
と、映像記憶開始信号により前記A/D変換器の出力を
記憶する記憶素子とを有し前記A/D変換器の出力が予
じめ定められた映像信号レベルを示すことを前記映像記
憶開始信号の発生の条件とすることを特徴とする映像記
憶装置。
A pedestal clamp circuit that fixes the pedestal level of the video signal to a constant potential, an A/D converter that A/D converts the video portion of the output video signal of the pedestal clamp circuit, and a video storage start signal that converts the A/D conversion. and a memory element for storing the output of the A/D converter, and a condition for generating the video storage start signal is that the output of the A/D converter indicates a predetermined video signal level. Video storage device.
JP62012890A 1987-01-22 1987-01-22 Video storage device Pending JPS63181578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62012890A JPS63181578A (en) 1987-01-22 1987-01-22 Video storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62012890A JPS63181578A (en) 1987-01-22 1987-01-22 Video storage device

Publications (1)

Publication Number Publication Date
JPS63181578A true JPS63181578A (en) 1988-07-26

Family

ID=11817988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62012890A Pending JPS63181578A (en) 1987-01-22 1987-01-22 Video storage device

Country Status (1)

Country Link
JP (1) JPS63181578A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3926481A1 (en) * 1988-08-12 1990-02-15 Sharp Kk STILL IMAGE RECORDING DEVICE

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3926481A1 (en) * 1988-08-12 1990-02-15 Sharp Kk STILL IMAGE RECORDING DEVICE
US5249065A (en) * 1988-08-12 1993-09-28 Sharp Kabushiki Kaisha Still picture recording apparatus

Similar Documents

Publication Publication Date Title
US5063440A (en) Still/moving picture selection control circuit for video phone system
US5452022A (en) Image signal storage device for a still video apparatus
JPS63181578A (en) Video storage device
US5887114A (en) Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal
KR920015857A (en) Video signal recording device of electronic camera
JPH0257079A (en) Information processing unit
JP2520836Y2 (en) Video switching device
KR970025086A (en) Pixel correction data loading device used in projection image display device
JPS60261265A (en) Video signal recorder
JP2537250B2 (en) Information signal processor
KR930004490Y1 (en) Picture selecting circuit at monitor
JPH0738806A (en) Signal switching device
KR910006031Y1 (en) Selecting circuit of frame & field memory in case of reproducing still mode for digital image processing system
JPH0832872A (en) Display device and memory device
JP2943546B2 (en) Image storage circuit and video processing device using the same
JPH07212701A (en) Picture storage board and picture storage system
JPH0250218A (en) On-screen position storage device
JPH05244600A (en) Video recording system for doorphone tv system
JPH0564129A (en) Picture signal processing unit
JPH04139979A (en) Video signal processing unit
JPS61224681A (en) Control circuit for picture memory device
JPH0771243B2 (en) Address signal generation circuit
JPH027684A (en) Video signal processing unit
JPS62175078A (en) Video signal processing circuit
JPS63302684A (en) Magnetic recording and reproducing device