KR930004490Y1

KR930004490Y1 - Picture selecting circuit at monitor

Info

Publication number: KR930004490Y1
Application number: KR2019880014459U
Authority: KR
Inventors: 최현종
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1993-07-16
Also published as: KR900005913U

Abstract

내용 없음.No content.

Description

Telephone circuits for dynamic and still images in monitors

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안 제어신호 발생부의 상세회로도.2 is a detailed circuit diagram of the control signal generator of the present invention.

제3도는 본 고안 제어신호 발생부의 각부에 나타나는 타이밍챠트이다.3 is a timing chart appearing in each part of the control signal generator of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : A/D 변환부 2 : 메모리부1: A / D converter 2: memory

3 : D/A 변환부 4 : 모니터3: D / A converter 4: Monitor

5 : 제어신호 발생부 6 : 어드레스 발생부5: control signal generator 6: address generator

IC1∼IC4 : 플립플롭 A1∼A3 : 앤드게이트IC1 to IC4 flip-flops A1 to A3 AND gate

N1, N2 : 낸드게이트 I1 : 인버어터N1, N2: NAND Gate I1: Inverter

R1, R2 : 저항 SW1 : 정지화상 선택 스위치R1, R2: resistor SW1: still picture selection switch

SW2 : 동화상 선택스위치SW2: Video selector switch

본 고안은 모니터에서 움직이는 화상을 시청하다가 원하는 화상을 정지시키고자 할때에 스위치의 전환 조작으로 정지 화상을 출력하는 정지 화상 모우드와, 일반적으로 모니터의 출력을 시청하는 일반 모우드로 전환되도록 하는 모니터에 있어서의 움직이는 화상과 정지화상의 전환회로에 관한 것이다 .The present invention provides a still image mode that outputs a still image by switching a switch when a desired image is to be stopped while watching a moving image on a monitor, and a monitor that is generally switched to a normal mode for viewing output of the monitor. It is related with the switching circuit of the moving image and the still image.

종래의 이와같은 종류의 장치로서는, VTR을 이용하여 움직이는 화상을 비디오 테이프에 녹화하고, 이를 재생시 비디오 테이프의 주행을 일시 정지시키므로서 정지 화상을 볼 수가 있었다.In the conventional apparatus of this kind, a still image can be viewed by recording a moving image on a video tape using a VTR, and temporarily stopping the running of the video tape during reproduction.

그러나, 이와같은 정지화상은, 시간에 따라 변환되는 상태의 움직이는 화상이 비디오 테이프에 녹화된 것을 보기 때문에 화상이 선명하지 못하게 되는 단점이 있을 뿐만 아니라, VTR을 이용하지 않고, TV 방송을 직접 수신하여 TV 영상만을 시청하는 경우에는 정지화상을 볼수가 없게 되는 결점이 있었다.However, such a still picture has a disadvantage in that the picture is not clear because the moving picture in the state converted with time is recorded on the video tape, and the TV picture is directly received without using the VTR. In the case of watching only TV images, there is a drawback of not being able to see still images.

본 고안은 이와 같은 문제점을 해결하기 위한 것으로, 본 고안의 목적은 모니터에 디스플레이 되기 위하여 입력되는 영상신호의 1필드분만큼 지연시켜 기억하도록 하므로서 사용자가 필요에 따라 정지화상 선택스위치를 누르면 선명한 정지화상을 손쉽게 볼 수 있도록 한 모니터에 있어서의 움직이는 화상과 정지화상의 전환회로를 제공하고자 하는 것이다.The present invention is to solve the above problems, and the object of the present invention is to delay and store as much as one field of the video signal input to be displayed on the monitor, so that when the user presses the still picture selection switch as needed, a clear still picture It is intended to provide a circuit for switching between moving and still images in a monitor so that it can be easily viewed.

이와 같은 목적을 달성하기 위한 본 고안은, 입력되는 영상신호를 디지탈 신호로 변환하는 A/D 변환부와, 상기 A/D 변환부의 디지탈 영상신호 출력을 제어신호 발생부의 제어출력에 따라 동화상처리를 위한 D/A 변환부로의 출력, 또는 정지화상처리를 위한 메모리부로의 출력을 선택하여 스위칭하는 동화상/정지화상 전환부와, 정지화상처리를 위해 제어신호 발생부의 제어에 따라 상기 동화상/정지화상전환부로부터 입력되는 영상신호를 메모리하고, 이들 D/A 변환부로 출력하는 메모리부와, 상기 메모리부의 영상신호데이타를 저장하는 주소를 발생하는 어드레스 발생부와, 상기 동화상/정지화상선택전환부 또는 메모리부로부터 디지탈 영상신호를 입력받아 아날로그변환하여 모니터로 출력하는 D/A 변환부와, 동화상/정지화상선택신호입력에 따라 상기 동화상/정지화상전환부 및 메모리부를 제어하기 위한 제어신호 발생부로 이루어진다.In order to achieve the above object, the present invention provides an A / D converter for converting an input video signal into a digital signal, and outputs a digital video signal output according to the control output of the control signal generator. A moving image / still image switching unit for selecting and switching an output to a D / A conversion unit for output or a memory unit for still image processing, and a control signal generation unit for still image processing A memory unit for storing a video signal inputted from the unit and outputting to the D / A converting unit, an address generator for generating an address for storing the image signal data of the memory unit, and the moving image / still image selection switching unit or memory A D / A converter for receiving a digital video signal from the digital converter and outputting the analog video signal to a monitor; and according to the video / still image selection signal input. And a control signal generator for controlling the moving / still image switching unit and the memory unit.

이하 본 고안의 실시예를 첨부한 도면에 따라 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 회로도로서 도시한 바와같이, 영상신호가 입력되는 A/D 변환부(1)의 출력측에 앤드게이트(A1),(A2)로 구성된 동화상/정지화상 전환부(7)가 연결된다. 상기 앤드게이트(A1),(A2)의 일측입력단자는 A/D 변환부(1)에 연결되며, 앤드게이트(A1),(A2)의 타측 입력단자는 제어신호 발생부(5)에 연결되어 있어 상기 앤드게이트(A1),(A2)는 서로 상이한 출력이 나타나게 구성되어 있다.1 is a circuit diagram of the present invention, the moving image / still image switching section 7 composed of the AND gates A1 and A2 is provided on the output side of the A / D conversion section 1 into which a video signal is input. Connected. One input terminal of the AND gates A1 and A2 is connected to the A / D converter 1, and the other input terminal of the AND gates A1 and A2 is connected to the control signal generator 5. The AND gates A1 and A2 are configured such that different outputs appear.

스위치로 선택되는 동화상 또는 정지화상의 입력에 따라 구동되는 제어신호 발생부(5)의 일측출력은 상기한 앤드게이트(A1),(A2)의 출력이 제어되고, 타측출력은 메모리부(2)가 제어되게 궝한다. 즉, 메모리부(2)의 제어신호 입력단(OE바),(WE바)에는 출력단자(C),(D)가 각각 접속되고, 메모리부(2)의 단자 (add)에는 어드레스발생부(6)가 연결되어 어드레스발생부(6)의 어드레스 신호에 따라 메모리부(2)에 화상정보를 저장하고, 저장된 화상신호는 어드레스신호에 따라 순차적으로 출력된다. 여기서 제어신호 입력단자(OE바)는 메모리 아우트 인에이블 신호가 인가되는 단자이고, 제어신호 입력단자(WE바)는 메모리라이트 인에이블 신호가 인가되는 단자이다.One side output of the control signal generator 5 driven in accordance with the input of the moving image or the still image selected by the switch is controlled by the outputs of the AND gates A1 and A2, and the other output is the memory unit 2. Will be controlled. That is, output terminals C and D are connected to the control signal input terminals OE bar and WE bar of the memory unit 2, respectively, and an address generator (add) to the terminal add of the memory unit 2, respectively. 6) is connected to store image information in the memory unit 2 in accordance with the address signal of the address generator 6, and the stored image signals are sequentially output in accordance with the address signal. Herein, the control signal input terminal OE bar is a terminal to which the memory outer enable signal is applied, and the control signal input terminal WE bar is a terminal to which the memory write enable signal is applied.

그리고 메모리부(2)의 출력과 앤드게이트(A2)의 출력은 D/A 변환부(3)에 인가되게 구성한 후 모니터(4)로 출력되게 구성한 것이다.The output of the memory unit 2 and the output of the AND gate A2 are configured to be applied to the D / A converter 3 and then output to the monitor 4.

여기서 D/A 변환부(3)에는 앤드게이트(A2)의 출력이나 메모리부(2)의 출력중 하나가 선택되어 출력된다.Here, the D / A converter 3 selects and outputs either the output of the AND gate A2 or the output of the memory 2.

제2도는, 본 고안 제어신호 발생부(5)의 상세회로도로서, 서로 역구동하는 플립플롭(IC1),(IC2)의 클록입력단자(CLK)에는 각각 저항(R1),(R2)를 통하여 정지화상 선택스위치(SW1) 및 동화상 스위치(SW2)에 연결된다. 그리고, 플립플롭(IC2)의 클리어단자(CLR)에는 플립플롭(IC1)의 클록 입력단자(CLK)가 연결되고, 플립플롭(IC1)의 클리어단자(CLR)에는 플립플롭(IC2)의 클럭 입력단자(CLK)가 연결된다.FIG. 2 is a detailed circuit diagram of the control signal generator 5 of the present invention. The clock input terminals CLK of the flip-flops IC1 and IC2 which are driven back to each other are connected via resistors R1 and R2, respectively. It is connected to the still picture selection switch SW1 and the moving picture switch SW2. The clock input terminal CLK of the flip-flop IC1 is connected to the clear terminal CLR of the flip-flop IC2, and the clock input of the flip-flop IC2 is connected to the clear terminal CLR of the flip-flop IC1. The terminal CLK is connected.

또한 플립플롭(IC1)의 출력단자(Q)에는, 타측 입력단자에 수직동기신호(VD)가 입력되고 출력단자가 플립플롭(IC3)의 클록 입력단자(CLK)에 접속된 앤드게이트(A3)의 일측 입력단자에 연결된후 플립플롭(IC3),(IC4)의 클리어단자(CLR) 및 낸드게이트(N2)의 타측 입력단자에 연결되게 접속하고, 상기 플립플롭(IC3)의 출력단자(Q)는 출력단자(Q)가 낸드게이트(N2)의 일측 입력단자에 접속됨과 동시에, 출력단자(Q바)가 낸드게이트(N1)의 타측 입력단자에 접속된 플립플롭(IC4)의 클록 입력단자(CLK)및 낸드게이트(N1)의 일측 입력단자에 접속하여 구성한다.In addition, the vertical synchronization signal VD is input to the other input terminal of the output terminal Q of the flip-flop IC1, and the output terminal Q of the AND gate A3 having the output terminal connected to the clock input terminal CLK of the flip-flop IC3. After being connected to one input terminal and connected to the clear terminal (CLR) of the flip-flop (IC3), (IC4) and the other input terminal of the NAND gate (N2), the output terminal (Q) of the flip-flop (IC3) The clock input terminal CLK of the flip-flop IC4 whose output terminal Q is connected to one input terminal of the NAND gate N2 and the output terminal Q bar is connected to the other input terminal of the NAND gate N1. ) And one input terminal of the NAND gate N1.

미설명부호 Vcc는 직류전원단자이다.Reference numeral Vcc is a DC power terminal.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

모니터(4)에 디스플레이하기 위하여, 입력되는 영상신호는 A/D 변환부(1)를 통하여 n 비트의 디지탈 신호로 변환된 후에, 제어신호 발생부(5)에서의 출력(A)신호에 의하여 메모리부(2)에로의 입력이 제어된다.For display on the monitor 4, the input video signal is converted into an n-bit digital signal by the A / D converter 1, and then by the output A signal from the control signal generator 5 Input to the memory unit 2 is controlled.

즉, 제어신호 발생부(5)에서의 출력(A)신호가 하이상태이면 앤드게이트(A1)가 게이트되어 디지탈 신호로 변환된 영상신호를 메모리부(2)에 인가하게 되지만, 상기 제어신호 발생부(5)에서의 출력(A) 신호가 로우상태이면, 앤드게이트(A1)가 게이트되지 못하게 되므로 디지탈신호로 변환된 영상신호는 메모리부(2)에 인가되지 못하게 된다.That is, when the output A signal from the control signal generator 5 is high, the AND gate A1 is gated to apply the image signal converted into the digital signal to the memory unit 2, but the control signal is generated. If the output A signal from the unit 5 is low, the AND gate A1 cannot be gated, so that the image signal converted into the digital signal cannot be applied to the memory unit 2.

또한, 상기에서와 같이 디지탈 신호로 변환된 영상신호는 제어신호 발생부(5)에서의 출력신호(B)에 의하여 D/A 변환부(3)에로의 출력이 제어된다.In addition, as described above, the video signal converted into the digital signal is controlled by the output signal B from the control signal generator 5 to the D / A converter 3.

이와같은 상태에서 시청자가 동적인 화상 즉, 움직이는 화상을 보고자하는 일반적인 모우드시에는 제2도에 도시한 동화상 선택스위치(SW2)를 온상태로 하면(푸시스위치로 온한후 오프됨), (제3도의 (a)참조) 플립플롭(IC1)의 클리어단자에 로우상태의 신호가 인가되어 상기 플립플롭(IC1)를 클리어 시키게 되므로, 그의 출력단자(Q)에는 로우상태의 신호가 출력(제3도의 (d)참조)됨과 동시에, 플립플롭(IC2)의 클록 입력단자(CLK)에는 로우 상태의 클록펄스가 입력됨에 따라 그의 출력단자(Q)에는 하이상태의 신호가 출력된다(제3도의 (c)참조).In this state, when the viewer wants to view a dynamic image, that is, a moving image, when the moving image selection switch SW2 shown in FIG. 2 is turned on (it is turned off after the push switch is turned on), (third Since a low signal is applied to the clear terminal of the flip-flop IC1 to clear the flip-flop IC1, a low-state signal is output to its output terminal Q (see FIG. 3). At the same time as the clock pulse in the low state is inputted to the clock input terminal CLK of the flip-flop IC2, a signal in the high state is outputted to the output terminal Q thereof ((c in FIG. 3C). )Reference).

즉, 제어신호 발생부(5)에서의 출력(A)는 로우상태의 신호가 출력되고, 출력(B)은 하이상태의 신호가 출력되어, 디지탈 신호로 변환된 영상신호가 메모리부(2)에 인가되는 것을 차단함과 동시에, 앤드게이트(A2)를 통하여 D/A 변환부(3)에 인가된다.That is, the output A of the control signal generator 5 outputs a low state signal, the output B outputs a high state signal, and the image signal converted into a digital signal is stored in the memory unit 2. The block is applied to the D / A converter 3 via the AND gate A2.

이때 D/A 변환부(3)에서는 디지탈 신호로 변환된 영상신호를 아날로그 신호로 다시 변환하여 모니터(4)에 인가하게 되므로, 모니터(4)의 화면에는 움직이는 화상이 그래로 나타나게 된다.At this time, since the D / A converter 3 converts the video signal converted into a digital signal to an analog signal and applies the same to the monitor 4, a moving image is displayed on the screen of the monitor 4 as it is.

한편, 시청자가 정지화상을 보고자 하는 정지화상 모우드인 경우에는 제2도에 도시한 정지화상 선택스위치(SW1)를 온상태로 하면(푸시스위치로 온된후 오프됨), 제3b도에 도시한 바와같은 펄스가 생성되어 플립플롭(IC2)을 클리어 시키게 되므로, 플립플롭(IC2)의 출력(Q)은 로우상태로 전환됨과 동시에 플립플롭(IC1)의 클록 입력단자(CLK)에는 클록 펄스가 인가되어, 상기 플립플롭(IC1)이 토글됨에 따라 출력단자(Q)에는 하이상태의 신호가 출력된다.On the other hand, in the case of the still picture mode in which the viewer wants to view a still picture, when the still picture selection switch SW1 shown in FIG. 2 is turned on (it is turned off after being turned on by the push switch), as shown in FIG. Since the same pulse is generated to clear the flip-flop IC2, the output Q of the flip-flop IC2 is turned low and a clock pulse is applied to the clock input terminal CLK of the flip-flop IC1. As the flip-flop IC1 is toggled, a signal having a high state is output to the output terminal Q.

이 하이상태의 신호는 앤드게이트(A3)의 타측 입력단자에 입력되어 수직동기신호(VD바)를 게이트 시키게 되므로 그의 출력단자에는 제3도의 (f)에 도시한 바와같은 신호를 출력하여 플립플롭(IC3)을 토글시키게 되므로, 플립플롭(IC3)의 출력단자(Q)에는 제3도의 (g)에 도시한 바와같은 신호가 출력된다.This high state signal is inputted to the other input terminal of the AND gate A3 to gate the vertical synchronization signal VD bar. Therefore, the output terminal outputs a signal as shown in (f) of FIG. 3 to flip-flop. Since IC3 is toggled, a signal as shown in Fig. 3G is output to the output terminal Q of the flip-flop IC3.

이와같이 출력된 플립플롭(IC3)의 출력신호는 플립플롭(IC4)을 통하게 되므로, 그의 출력단자(Q)에는 제3도의 (h)에 도시한 바와같은 신호를 출력하여 낸드게이트(N2)를 게이트 시키므로 (OE바) 신호를 생성하게 된다(제3도의 (k)참조).Since the output signal of the flip-flop IC3 output in this manner passes through the flip-flop IC4, a signal as shown in (h) of FIG. 3 is output to its output terminal Q to gate the NAND gate N2. (OE bar) produces a signal (see (k) in Figure 3).

한편, 출력단자(Q)에는 제3도의 (i)에 도시한 바와같은 신호가 출력되어 낸드게이트(N1)를 게이트시키게 되므로서 (WE바)신호를 출력하게 된다(제3도의 (j)참조).On the other hand, a signal as shown in (i) of FIG. 3 is output to the output terminal Q to gate the NAND gate N1, thereby outputting the (WE bar) signal (see (j) in FIG. 3). ).

즉, 정지화상을 보고자 할때에는, 영상신호의 1필드분만을 메모리부(2)에 기억시켜야 하므로 수직동기신호(VD바)에 동기한(WE바)신호(제3도의 (j)를 메모립(2)에 인가하여 1필드분의 영상신호를 저장시킨후, 아우트 인에이블단자 (OE바)에 제3도의 (k)에 도시한 바와같은 신호를 인가하므로서 메모리부(2)에 저장된 1필드분의 영상신호가 출력되어 정지된 영상신호를 디지탈 신호로서 출력하게 된다.That is, when viewing a still image, only one field of the video signal should be stored in the memory unit 2, so that the (WE bar) signal (j) of FIG. 3 synchronized with the vertical synchronization signal (VD bar) is memorized. One field stored in the memory unit 2 is applied to (2) to store a video signal for one field, and then the signal as shown in (k) of FIG. 3 is applied to the outer enable terminal (OE bar). The minute video signal is output, and the still video signal is output as a digital signal.

이와같이 출력된 신호는 D/A 변환부(3)에 인가되므로서 아날로그 신호로 다시 변환되어 모니터(4)에 인가되므로, 모니터(4)의 화면에서는 정지된 화상을 볼수가 있게 되는 것이다.The signal thus output is applied to the D / A converter 3 and converted back to an analog signal and applied to the monitor 4, so that the still image can be viewed on the screen of the monitor 4.

이상에서 설명한 바와 같이 동작되는 본 고안은 수직동기신호에 동기된 1필드분의 영상신호를 기억하게 하므로서 정지화상을 보다 선명하게 볼수 있는 효과를 제공하는 것이다.The present invention, which is operated as described above, provides an effect of viewing still images more clearly by storing one video signal synchronized with the vertical synchronization signal.

Claims

A / D converter 1 for converting an input video signal into a digital signal and digital video signal output of the A / D converter according to the control output of the control signal generator 5 for D / A conversion The moving image / still image switching unit 7 which selects and switches the output to the unit 3 or the output of the still image processing to the memory unit 2, and the control of the control signal generator 5 for the still image processing. The memory unit 2 stores the video signals inputted from the moving picture / still picture switching unit 7 and outputs them to the D / A converting unit 3, and the video signal data of the memory unit 2. An address generator 6 for generating an address to be stored, and a D / A converter for receiving a digital video signal from the moving image / still image selection switching unit 7 or the memory unit 2 and converting the analog image signal to a monitor; (8) and the moving picture / still picture in accordance with a moving picture / still picture selection signal input. Affected part 7 and the memory unit (2) the conversion of the dynamic image and a still image in the monitor characterized in that comprising a control signal generating section 5 for controlling the circuit.

The moving image / still image selection switching unit 7 inputs the output of the control signal generator 5 on one side, the output of the A / D conversion unit 1 on the other side, and the output thereof. It is connected to the memory unit 2 and the D / A converter 3, respectively, and serves to block output from the A / D converter 1 according to the control signal of the control signal generator 5. An AND gate (A1) and (A2), wherein the switching circuit for a dynamic image and a still image in a monitor.