JPS63181200A - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPS63181200A JPS63181200A JP62012692A JP1269287A JPS63181200A JP S63181200 A JPS63181200 A JP S63181200A JP 62012692 A JP62012692 A JP 62012692A JP 1269287 A JP1269287 A JP 1269287A JP S63181200 A JPS63181200 A JP S63181200A
- Authority
- JP
- Japan
- Prior art keywords
- diode bridge
- hold capacitor
- sample
- hold
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NRTLIYOWLVMQBO-UHFFFAOYSA-N 5-chloro-1,3-dimethyl-N-(1,1,3-trimethyl-1,3-dihydro-2-benzofuran-4-yl)pyrazole-4-carboxamide Chemical compound C=12C(C)OC(C)(C)C2=CC=CC=1NC(=O)C=1C(C)=NN(C)C=1Cl NRTLIYOWLVMQBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高速形のサンプルボールド回路に関するもの
であり、詳しくはホールド特性の改善に関するものであ
る。
であり、詳しくはホールド特性の改善に関するものであ
る。
（従来の技術）
サンプルホールド回路の一種に、被測定信号をダイオー
ドブリッジでサンプリングし、サンプリングされた被測
定倍りをホー、ルドコンデンサにホールドするように構
成されたものがある。
ドブリッジでサンプリングし、サンプリングされた被測
定倍りをホー、ルドコンデンサにホールドするように構
成されたものがある。
第５図は、従来のこのようなナンプルボールド回路の一
例を示す回路図である。第５図において。
例を示す回路図である。第５図において。
Ｄ、〜Ｄ４はダイオードブリッジを構成するダイオード
である。ＣＣ１，ＣＣ２は定電流源であり、定電流源Ｃ
Ｃ＋の一端はダイオードＤ、のアノードとり、のアノー
ドとの接続点に接続され、定電流源ＣＣ２の一端はダイ
オードＤ２のカソードとＤ４のカソードとの接続点に接
続されている。しは被測定信号が伝送される信号線であ
り、ダイオードＤ＋のカソードと０２のアノードとの接
続点に接続されている。Ｃｓはホールドコンデンサであ
り、一端はダイオードＤ３のカソードと０４のアノード
との接続点に接続され、他端は共通電位点に接続されて
いる。Ｖｐ＋は正極性のパルス発生器であり、一端は逆
方向に接続されたバイアス電源−Ｖａを介して共通電位
点に接続され、他端は逆方向に接続されたダイオードＤ
５を介してダイオードブリッジと定電流源ＣＣ＋ との
接続点に接続されている。ＶＦ２は負極性のパルス発生
器であり、一端は順方向に接続されたバイアス電源＋
Ｖ Ｂを介して共通電位点に接続され、他端は順方向に
接続されたダイオード０６を介してダイオードブリッジ
と定電流源ＣＣ２との接続点に接続されている。
である。ＣＣ１，ＣＣ２は定電流源であり、定電流源Ｃ
Ｃ＋の一端はダイオードＤ、のアノードとり、のアノー
ドとの接続点に接続され、定電流源ＣＣ２の一端はダイ
オードＤ２のカソードとＤ４のカソードとの接続点に接
続されている。しは被測定信号が伝送される信号線であ
り、ダイオードＤ＋のカソードと０２のアノードとの接
続点に接続されている。Ｃｓはホールドコンデンサであ
り、一端はダイオードＤ３のカソードと０４のアノード
との接続点に接続され、他端は共通電位点に接続されて
いる。Ｖｐ＋は正極性のパルス発生器であり、一端は逆
方向に接続されたバイアス電源−Ｖａを介して共通電位
点に接続され、他端は逆方向に接続されたダイオードＤ
５を介してダイオードブリッジと定電流源ＣＣ＋ との
接続点に接続されている。ＶＦ２は負極性のパルス発生
器であり、一端は順方向に接続されたバイアス電源＋
Ｖ Ｂを介して共通電位点に接続され、他端は順方向に
接続されたダイオード０６を介してダイオードブリッジ
と定電流源ＣＣ２との接続点に接続されている。
このような構成において、１３弓ｒＱＬの被測定信号ｖ
χをナンブリングするのにあたっては、バイアス電ｇ（
−ＶＢ、＋Ｖａの各出力にそれぞれパルス発生器Ｖ ｐ
＋ ＋ Ｖ １） ２の正負の出力パルス信号をｍ
ＷさせることによりダイオードＤｓ 、０６をオフにし
てダイオードブリッジをオンにする。これにより、その
時点での信号線りの被測定信号Ｖχの′電位がボールド
コンデンサＣｓにホールドさ゛れることになる。
χをナンブリングするのにあたっては、バイアス電ｇ（
−ＶＢ、＋Ｖａの各出力にそれぞれパルス発生器Ｖ ｐ
＋ ＋ Ｖ １） ２の正負の出力パルス信号をｍ
ＷさせることによりダイオードＤｓ 、０６をオフにし
てダイオードブリッジをオンにする。これにより、その
時点での信号線りの被測定信号Ｖχの′電位がボールド
コンデンサＣｓにホールドさ゛れることになる。
第６図は、ダイオードブリッジに加えられる駆動パルス
ρ＋、Ｖｐ２の波形図である。第６図において、時間Ｔ
４は駆動パルスＶＰ１．ＶＴＪ２がバイアス電圧−ＶＢ
、＋ＶＢよりも充分大きくダイオードＤ１〜Ｄ４で構成
されるダイオードブリッジのみがオンになる時間を表わ
している。ところが、信号Ｐ２Ｌの電１ηがＯｖ付近の
場合、時間Ｔ４経過後駆動パルスＶｐ＋、Ｖρ２の蛋幅
が徐々に小さくなってそれらの絶対値がバイアス電圧−
ＶＢ 、＋Ｖａを下回ろうとする時点ですべてのダイオ
ードＤ＋＝Ｄｓがオンになる時間Ｔ６が発生ずる。この
時間Ｔ６は全くの一瞬ではなく、ダイオードの特性に起
因して所定の時間幅を持っている。すなわち、これらダ
イオードＤ、〜Ｄ６は、第７図に示すように端子電圧Ｖ
Ｆが一定の範囲でオンになることから、駆動パルスＶｐ
ｒ、 Ｖｐ ２の変化に伴ってダイオードＤ、〜Ｄ４
のＶＦが小さくなりＤ５．Ｄ６のＶＦが大きくなってい
く一定の時間Ｔ６中は前述のようにすべてのダイオード
Ｄ１〜Ｄ６がオンになる。
ρ＋、Ｖｐ２の波形図である。第６図において、時間Ｔ
４は駆動パルスＶＰ１．ＶＴＪ２がバイアス電圧−ＶＢ
、＋ＶＢよりも充分大きくダイオードＤ１〜Ｄ４で構成
されるダイオードブリッジのみがオンになる時間を表わ
している。ところが、信号Ｐ２Ｌの電１ηがＯｖ付近の
場合、時間Ｔ４経過後駆動パルスＶｐ＋、Ｖρ２の蛋幅
が徐々に小さくなってそれらの絶対値がバイアス電圧−
ＶＢ 、＋Ｖａを下回ろうとする時点ですべてのダイオ
ードＤ＋＝Ｄｓがオンになる時間Ｔ６が発生ずる。この
時間Ｔ６は全くの一瞬ではなく、ダイオードの特性に起
因して所定の時間幅を持っている。すなわち、これらダ
イオードＤ、〜Ｄ６は、第７図に示すように端子電圧Ｖ
Ｆが一定の範囲でオンになることから、駆動パルスＶｐ
ｒ、 Ｖｐ ２の変化に伴ってダイオードＤ、〜Ｄ４
のＶＦが小さくなりＤ５．Ｄ６のＶＦが大きくなってい
く一定の時間Ｔ６中は前述のようにすべてのダイオード
Ｄ１〜Ｄ６がオンになる。
また、このよ・）な構成において、バイアス電圧−Ｖａ
、＋Ｖａの絶対値および駆動パルスＶρ１゜ＶＦ２の絶
対値が等しく、ダイオードブリッジの負荷に相当するホ
ールドコンデンサＣｓが接続されていないものとすると
、時間下４内におけるダイオードブリッジの出力点の電
圧Ｖｄは第８図に示すようにＶχになる。
、＋Ｖａの絶対値および駆動パルスＶρ１゜ＶＦ２の絶
対値が等しく、ダイオードブリッジの負荷に相当するホ
ールドコンデンサＣｓが接続されていないものとすると
、時間下４内におけるダイオードブリッジの出力点の電
圧Ｖｄは第８図に示すようにＶχになる。
ところで、このような時間Ｔ６において、ホールドコン
デンサＣｓから駆動パルス発生器側を見た場合のオン抵
抗とホールドコンデンサＣｓとの積で表わされる時定数
をＴＮとすると、丁Ｎ≦１６の場合にはホールドコンデ
ンサＯｓに充電された電荷は駆動パルス発生器側に逃げ
てしまうことになり、ホールドコンデンサＣｓの電圧Ｖ
ｃｓは第９図に示すようになり、ｖｄのピーク値よりも
小さな電圧しかホールドできなくなってしまう。
デンサＣｓから駆動パルス発生器側を見た場合のオン抵
抗とホールドコンデンサＣｓとの積で表わされる時定数
をＴＮとすると、丁Ｎ≦１６の場合にはホールドコンデ
ンサＯｓに充電された電荷は駆動パルス発生器側に逃げ
てしまうことになり、ホールドコンデンサＣｓの電圧Ｖ
ｃｓは第９図に示すようになり、ｖｄのピーク値よりも
小さな電圧しかホールドできなくなってしまう。
（発明が解決しようとする問題点）
このような電荷の逃げを防ぐためにホールドコンデンサ
Ｃｓの静電容量を大きくして時定数丁Ｎを大きくすると
電荷を失う率は小さくなるが、反面、ダイオードブリッ
ジがオンになっている時間Ｔ４内にホールドコンデンサ
Ｃ５に信号線りの電位Ｖχを充分ボールドできなくなっ
てしまう。これは、時間Ｔ４におけるダイオードのオン
抵抗をＲＯＭとしたとき、Ｒｏ Ｎ−Ｃｓ ＞Ｔａとな
ることによる。
Ｃｓの静電容量を大きくして時定数丁Ｎを大きくすると
電荷を失う率は小さくなるが、反面、ダイオードブリッ
ジがオンになっている時間Ｔ４内にホールドコンデンサ
Ｃ５に信号線りの電位Ｖχを充分ボールドできなくなっ
てしまう。これは、時間Ｔ４におけるダイオードのオン
抵抗をＲＯＭとしたとき、Ｒｏ Ｎ−Ｃｓ ＞Ｔａとな
ることによる。
また、時間Ｔ４を大きくすると、信号線［−で伝送され
る高い周波数の被測定信号Ｖχがサンプリングできなく
なってしまう。
る高い周波数の被測定信号Ｖχがサンプリングできなく
なってしまう。
本発明は、このような点に着目したものであって、その
目的は、高速信号を安定にリンブリングできるサンプル
ホールド回路を提供することにある。
目的は、高速信号を安定にリンブリングできるサンプル
ホールド回路を提供することにある。
（問題点を解決するための手段）
本発明のサンプルホールド回路は、
被測定信号をダイオードブリッジでナンブリングし、サ
ンプリングされた被測定信号をボールドコンデンサにホ
ールドするように構成された罎ノンプルホールド回路に
おいて、 ダイオードブリッジとホールドコンデンサとの間にイン
ダクタンスを直列に接続し、 これらホールドコンデンサ）とインダクタンスで形成さ
れる共振回路の１／２周期をダイオードブリッジのオン
時間と同程度またはそれよりもやや長く設定したことを
特徴とする。
ンプリングされた被測定信号をボールドコンデンサにホ
ールドするように構成された罎ノンプルホールド回路に
おいて、 ダイオードブリッジとホールドコンデンサとの間にイン
ダクタンスを直列に接続し、 これらホールドコンデンサ）とインダクタンスで形成さ
れる共振回路の１／２周期をダイオードブリッジのオン
時間と同程度またはそれよりもやや長く設定したことを
特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示ず回路図であり、第５図
と同一部分には同一符号を付けている。第１図において
、Ｌｒはインダクタンスであり、ダイオードブリフジと
ホールドコンデンサＣｓとの間に直列接続されている。
と同一部分には同一符号を付けている。第１図において
、Ｌｒはインダクタンスであり、ダイオードブリフジと
ホールドコンデンサＣｓとの間に直列接続されている。
ここで、ホールドコンデンサＯｓとインダクタンスＬｒ
とで構成される共振回路の１／２周期は、Ｔ４＋２Ｔ＋
ｓ程度に設定されている。
とで構成される共振回路の１／２周期は、Ｔ４＋２Ｔ＋
ｓ程度に設定されている。
このように構成することにより、ダイオードブリッジが
完全にオフになってしまった後のホールドコンデンサＣ
ｓに充電されている電圧Ｖｃｓは、第２図に示すように
ｖｄのピーク値よりも大きな値になる。
完全にオフになってしまった後のホールドコンデンサＣ
ｓに充電されている電圧Ｖｃｓは、第２図に示すように
ｖｄのピーク値よりも大きな値になる。
第３図は、第１図の要部の箸価回路図である。
第３図において、スイッチＳをある任意の時点からオン
に保持すると、第４図の実線で示寸ような電圧ＶＩ＋電
流Ｉになる。ただし、インダクタンスＬ１とコンデンサ
Ｃ１で偶成される共振回路の共振周波数をｆ、とすると
、 ｒ（２πｆ＋ Ｌ＋ とする。これに対し、スイッチＳをこの共ＪＩＨ回路の
１／２周期、つまり１／’（２ｆｌ）だけオンにした後
にオフにしたとする。この場合のインダクタンスＬ１に
流れる電流はちょうどＯになっているのでスイッチＳを
オフにすることによりコンデンサＣ１にホールドされた
電荷はそのままホールドされることになり、コンデンサ
Ｃ１の電圧Ｖ＋は第４図の破線で示すようにほぼ２Ｖｏ
の一定の値が保持されることになる。
に保持すると、第４図の実線で示寸ような電圧ＶＩ＋電
流Ｉになる。ただし、インダクタンスＬ１とコンデンサ
Ｃ１で偶成される共振回路の共振周波数をｆ、とすると
、 ｒ（２πｆ＋ Ｌ＋ とする。これに対し、スイッチＳをこの共ＪＩＨ回路の
１／２周期、つまり１／’（２ｆｌ）だけオンにした後
にオフにしたとする。この場合のインダクタンスＬ１に
流れる電流はちょうどＯになっているのでスイッチＳを
オフにすることによりコンデンサＣ１にホールドされた
電荷はそのままホールドされることになり、コンデンサ
Ｃ１の電圧Ｖ＋は第４図の破線で示すようにほぼ２Ｖｏ
の一定の値が保持されることになる。
（発明の効ｒＡ）
以上説明したように、本発明によれば、比較的簡単な構
成で、高速信号を安定にサンプリングできるサンプルホ
ールド回路が実現でき、実用上の効果は大きい。
成で、高速信号を安定にサンプリングできるサンプルホ
ールド回路が実現でき、実用上の効果は大きい。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作を説明するための波形図、１３図は第１図の要
部の等何回路面、第４図は第３図の動作を説明するため
の波形図、第５図は従来の回路の一例を示す回路図、第
６図ないし第８図は第５図の動作を説明するための波形
図、第９図はダイオードの特性図である。 Ｄ、〜Ｄ６・・・ダイオード、Ｃｓ・・・ホールドコン
デンサ、Ｌｒ・・・インダクタンス。 第１図 第 ２図 第３ 図■ 第６図 第７図
図の動作を説明するための波形図、１３図は第１図の要
部の等何回路面、第４図は第３図の動作を説明するため
の波形図、第５図は従来の回路の一例を示す回路図、第
６図ないし第８図は第５図の動作を説明するための波形
図、第９図はダイオードの特性図である。 Ｄ、〜Ｄ６・・・ダイオード、Ｃｓ・・・ホールドコン
デンサ、Ｌｒ・・・インダクタンス。 第１図 第 ２図 第３ 図■ 第６図 第７図
Claims (1)
- 【特許請求の範囲】 被測定信号をダイオードブリッジでサンプリングし、
サンプリングされた被測定信号をホールドコンデンサに
ホールドするように構成されたサンプルホールド回路に
おいて、 ダイオードブリッジとホールドコンデンサとの間にイン
ダクタンスを直列に接続し、 これらホールドコンデンサとインダクタンスで形成され
る共振回路の１／２周期をダイオードブリッジのオン時
間と同程度またはそれよりもやや長く設定したことを特
徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012692A JPH0775120B2 (ja) | 1987-01-22 | 1987-01-22 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012692A JPH0775120B2 (ja) | 1987-01-22 | 1987-01-22 | サンプルホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181200A true JPS63181200A (ja) | 1988-07-26 |
| JPH0775120B2 JPH0775120B2 (ja) | 1995-08-09 |
Family
ID=11812429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012692A Expired - Fee Related JPH0775120B2 (ja) | 1987-01-22 | 1987-01-22 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775120B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994006121A1 (en) * | 1992-09-08 | 1994-03-17 | The Regents Of The University Of California | High speed transient sampler |
-
1987
- 1987-01-22 JP JP62012692A patent/JPH0775120B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994006121A1 (en) * | 1992-09-08 | 1994-03-17 | The Regents Of The University Of California | High speed transient sampler |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0775120B2 (ja) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659945A (en) | Sampling bridge | |
| JPH10506258A (ja) | 変換器の制御のための回路装置 | |
| JPS63181200A (ja) | サンプルホ−ルド回路 | |
| JP3708345B2 (ja) | 発光素子駆動回路 | |
| KR19990077394A (ko) | 전원회로 | |
| CN112615619A (zh) | 三门限if转换电路 | |
| JPS59221113A (ja) | ２相信号発生回路 | |
| JP3073408B2 (ja) | 三角波信号のクランプ回路 | |
| JPH04114232U (ja) | 絶縁ゲート電圧駆動形半導体素子のゲート駆動回路 | |
| JPH0430814Y2 (ja) | ||
| JPH0212697A (ja) | サンプルホールド回路 | |
| JPH0755859A (ja) | 静電容量検出回路 | |
| SU450340A1 (ru) | Импульсный модул тор | |
| SU1531192A1 (ru) | Стабилизатор амплитуды импульсов напр жени | |
| JPH10319055A (ja) | 電圧比較回路 | |
| SU1411944A1 (ru) | Пиковый детектор | |
| JP2544257B2 (ja) | イメ−ジセンサ | |
| RU2004190C1 (ru) | Устройство дл измерени R - R-интервалов | |
| SU951676A1 (ru) | Устройство задержки | |
| SU902204A1 (ru) | Формирователь частотно-модулированных сигналов | |
| JP2774112B2 (ja) | インバータ装置 | |
| JPH0122273Y2 (ja) | ||
| JPH05119857A (ja) | 定電流発生回路 | |
| JPH0991987A (ja) | サンプルホールド回路 | |
| JPH0322705A (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |