JPH0212697A - サンプルホールド回路 - Google Patents

サンプルホールド回路

Info

Publication number
JPH0212697A
JPH0212697A JP63163262A JP16326288A JPH0212697A JP H0212697 A JPH0212697 A JP H0212697A JP 63163262 A JP63163262 A JP 63163262A JP 16326288 A JP16326288 A JP 16326288A JP H0212697 A JPH0212697 A JP H0212697A
Authority
JP
Japan
Prior art keywords
diode
potential
pulse
sample
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63163262A
Other languages
English (en)
Other versions
JPH073753B2 (ja
Inventor
Katsuhiko Yamanaka
山中 勉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP63163262A priority Critical patent/JPH073753B2/ja
Publication of JPH0212697A publication Critical patent/JPH0212697A/ja
Publication of JPH073753B2 publication Critical patent/JPH073753B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高速形のサンプルホールド回路に関するらの
であり、詳しくはサンプリングパルスの高速化に関する
ものである。
(従来の技術) サンプルホールド回路の一種に、被測定信号をダイオー
ドブリッジでサンプリングし、サンプリングされた被測
定信号をホールドコンデンサにホールドするように構成
されたものかある。
第6図は、従来のこのようなサンプルホールド回路の一
例を示す回路図である。第6図において、D、〜D4は
ダイオードブリッジDBを構成するダイオードである。
CC+ 、CC2は定電流源であり、定電流源CC+の
一端はタイオードD、のアノードとD3のアノードとの
接続点にオ妾続かれ、定電流源CC2の一端はダイオー
ドD2のカッドとり、lIのカソードとの接続点に接続
されている。
T tnは被測定信号V Aの入力端子であり、ダイオ
ードD1のカソードとD2のアノードとの接続点に接続
されるとともに抵抗器R11lを介して共通電位点に接
続されている。C9はホールドコンデンサであり、一端
はタイオードD、のカソードとDdのアノードとの接続
点に接続され、他端は共通電位点に接続されている。V
p、は正極性のパルス発生器であり、一端は共通を位点
に接続され、1t!!端はダイオードD5を介してダイ
オードブリッジDBと定電流源CC1との接続点に接続
されている。なお、ダイオードD5のアノードはダイオ
ードブリッジDBと定電流源CC1との接続点に接続さ
れ、カソードはパルス発生器Vplの出力端子に接続さ
れている。Vp2は負極性のパルス発生器であり、一端
は共通電位点に接続され、他端はダイオードD6を介し
てダイオードブリッジと定電流源CC2どの接続点に接
続されている。
なお、ダイオードD1!のカソードはダイオードブリッ
ジDBと定電流源CC2との接続点に接続され、アノー
ドはパルス発生器Vp2の出力端子に接続されている。
このような構成において、被測定信号V irLをサン
プリングするのにあたっては、ダイオードD5+D6を
オフにしてダイオードブリッジDBをオンにする。これ
により、その時点での被測定信号Vinの電位がホール
ドコンデンサCsにチャージされることになる。
ここで、説明を簡単にするなめに、ダイオードがオンに
なっているとき、そのIli方向の電圧降下は0とする
まず、ホールド時にはパルス発生器VpIはダイオード
D5を介してダイオードブリッジDBに対して−Vaの
バイアスを与え、パルス発生器Vp2はダイオードD6
を介してタイオードブリッジD Bに対して+vBのバ
イアスを与えている。
これにより、ダイオード1)5.D6はオンになってダ
イオードブリッジDBはオフになる。
サンプル時にはパルス発生器Vp、の出力信号は−vB
から正の方向にVpだけ変化し、パルス発生器Vp2の
出力信号は+VBから負の方向にVpだけ変化する。一
般にVBの値は、Vp =2Va になるように選定される。第7図は、ダイオードD5の
カソード側における電位V、の変化図である。なお、ダ
イオードDI5のアノード側の電位■2は■1と逆極性
で同様に変化する。
電位■1が被測定信号V rrLよりも高い電位になる
ことにより定電流源CCIからダイオードD5に流れて
いたバイアス電流がダイオードD、に流れ、電位■2が
被測定信号V illよりも低い電位になることにより
ダイオードD6から定電流源CC2に流れていたバイア
ス電流がダイオードD2から流れる。ここで、被測定信
号V LrLの絶対値がVGよりも充分小さいとすると
、ダイオードD!+L)6は同時にオフになってダイオ
ードブリッジDBはオンになり、前述のようにその時点
での被測定信号V irLの電位がダイオードブリッジ
DBを通してホールドコンデンサC6に充電されること
になる(トラック動作)、一方、電位V、、V2がパル
スの最大値から小さくなって′fj1.測定信号V i
nの電位よりも小さくなると、ダイオードD、 、 D
6は同時にオンになってダイオードブリッジDBはオフ
になり、ホールドコンデンサCsに充電された被測定信
号■己の電位はそのまま残ってホールドされる(ホール
ド動作)。
上記のサンプリングパルスの変化電圧vPは許容できる
被Jl定信号V il’、の電圧を決定するが、原理的
には被測定信号V irLのピークツーピーク値は駆動
パルスvPのピークツーピーク値まで許容され、それ以
上の被測定信号V、几が入力されても出力電圧V(Il
lの波形は歪んでしまう。また、マイクロ波までサンプ
リングする回路ではホールドコンデンサC9の容量は極
めて小さく選定されるので、そのサンプリング回路の帯
域は前述の電位V、の波形の立ち下がりの傾斜(電圧/
時間)によって決まることが多い。この傾斜を急峻にす
るに従って高い周波数の被測定信号V il’Lがサン
プリングできることになる。
従って、これら駆動パルスvPの値と傾斜の両方を望む
方向にするために、−殻内にはシリコンのステップリカ
バリダイオードが用いられている。
(発明が解決しようとする問題点) しかし、これらステップリカバリダイオードにも特性上
の限界かあり、入力電圧範囲や帯域は制限されることに
なる。
本発明は、このような点に着目したらのであつて、その
目的は、サンプリングパルスを高速化することにより、
広帯域特性を有し大きな入力電圧範囲を有するサンプル
ホールド回路を提供することにある。
(問題点を解決するための手段) 本発明のサンプルホールド回路は、 互いに同時に逆極性で変化する駆動パルスに従ってオン
、オフ駆動されるダイオードブリッジで被側定信号をサ
ンプリングし、サンプリングされた被測定信号をボール
ドコンデンサにホールドするように構成されたサンプル
ボールド回路において、 前記駆動パルス源とダイオードブリッジとの間に共振回
路を接続し、これらダイオードブリッジと共振回路の接
続点には一端が被測定信号ボールド動作時の駆動パルス
の電位とほぼ等しい電位点に接続されたダイオードを接
続したことを特徴とする。
(実施例) 以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示す回路図であり、第6図
と同一部分には同一符号を付けている。第1図において
、−vc 、+Vcはバイアス電源であり、それぞれの
出力電位は各パルス発生器VpVP2のパルス発生前の
出力電位−VB 、 +VBと一致させておく、バイア
ス電源−Vcの陰極側は共通電位点に接続されて陰4I
!側はダイオードD7を介してダイオードD5のカソー
ドに接続され、バイアス電源+Vcの陰極側は共通電位
点に接続されて陽極側はダイオードD11を介してダイ
オードD6のアノードに接続されている。なお、ダイオ
ードD7のアノードはバイアス電源−VBの陰&側に接
続されてカソードはダイオードD。
のカソードに接続され、ダイオードD日のカソードはバ
イアス電源子vBの陽極側に接続されてアノードはダイ
オードD6のアノードに接続されている。パルス発生器
VP+ とダイオードD5の間にはパルス発生器VP+
の内部抵抗R7と直列にコイルL、が接続されるととも
にコイルL1とダイオードD5.D7の接続点と共通電
位点との間にはコンデンサC7が接続されている。パル
ス発生器VP2とダイオードDBの間にはパルス発生器
VP2の内部抵抗R2と直列にコイルL2が接続される
とともにコイルL2とダイオードD6゜D、の接続点と
共通電位点との間にはコンデンサC2が1妾続されてい
る。ここで、コイルL1とコンデンサC7およびコイル
L2とコンデンサC2はそれぞれ共振回路を形成してい
る。
このように構成された回路の動作をパルス発生器VP+
の系統について説明する。
第1図において、仮にダイオードD、のカソードとタイ
オードI)7のカソードがコイルL 、 とコンデンサ
C5の接続点から切り離されていて、パルス発生器VP
+が第2図に示すようなステンプ状のパルスvPを出力
するものとすると、内部抵抗R1を無視した場合の出力
電圧V1は第2図の破線で示すように正弦波信号になる
。しかし、現実にはパルス発生器VPIの出力パルスv
Pには必ず立ち上がり時間が存在するので第3図(a)
に示すように単純化して考えると、出力電圧■。
は初期の変化が緩かな正弦波に近い波形で上昇する。こ
こで、共振回路を構成するコイルL1およびコンデンサ
C1の値を適切に選定することにより、出力電圧■、が
サンプリングパルスVpのピーク値+Vaを越えて上昇
し、サンプリングパルスVpがピーク値+Vaから下が
り始めて一定の時間が経過した時点で出力データV、が
最大値になるように設定できる。このときコイルL i
に流れるt、流11.に着目すると、この電流iL+は
コンデンサC7を充電するものでもあって出力電圧■1
が最大値に達した時点で0になり、出力電圧■1が下が
り始めると第3図(b)のように負になって第1図に示
す電流iし+の矢印とは逆の方向に流れることになる。
この時の電流iL+はコンデンサC1を供給源とする。
さらに出力電圧V1が下かり続けて−Vsよりも低い値
になるとダイオードD7がオンになってコンデンサC1
の電圧■、は変化しなくなるのでコンデンサC7からは
流れなくなる。しかし、インダクタンスはその電流iL
+が変化しないように作用するので電流iLIは主とし
てダイオードD711J!Iから流れることになり、そ
の電流経路はバイアス電源−■B→ダイオードD7→コ
イルL、→内部抵抗R1→パルス発生器VPIとなる。
これにより、電流iL、は、ダイオードD7のオン抵抗
をRDとすると、L + / < Ro +R+ )で
表される時定数を持った措数関数で最小値から変化する
ことになる。
なお、出力電圧V、はその後も多少は変化するのでコン
デンサC7からも少量の電流が流出するがその値は小さ
い。
−ffiには、第4図に示すような抵抗R,コイルLお
よびコンデンサCで形成されるローパスフィルタを経由
してパルスを供給すると波形が鈍って振動が長引くこと
から、サンプルホールド回路の駆動パルスなどのように
急峻な波形を必要とするパルス伝送系には不向きとされ
ていた。しかし、本発明では、このようなローパスフィ
ルタの共振現象に着目し、パルスの波高値を大きくする
とともに、そのことによってパルスの立ち下がり速度を
速くするようにした。実験例によれば、共振回路の素子
の値を適切に選定することにより、波高値を1.6倍に
でき、立ち下がり速度を2.7倍に改善できた。また、
振動が長引くことは、ダイオ−トD vにより1発のパ
ルスのみで減衰されることも確認できた。
なお、上記の動作は第1図の上半分について説明したが
、下半分については上半分と逆極性の電流7を圧で同時
に独立に動作することになる。
また、上記の動作説明ではダイオードブリッジDBは接
続されていないものとしたが、ダイオードブリッジDB
が接続されている場合には出力電位V1が被測定信号V
 inよりも低い時にバイアス電流がCC,からダイオ
ードD5を介して共振回路の接続点に流入することが異
なるだけであり、バイアスを流を前述のiL、よりも小
さく選定しておけば不都合を生じることはない。
また、バイアス電源−Vc 、 十vcの出力電圧は正
確に−V9 、+V3である必要はない。
また、バイアス電源として第5図のような構成を用いて
もよい、第5図において、ダイオードD7のアノードに
は定電流源CC3が接続されるとともにコンデンサC1
を介して共通電位点に接続されている。このような構成
おいて、パルス発生器VPIの出力パルスVpが到来す
るまでは定電流源CC3の出力電流はダイオードD7に
流れているが、出力パルスVpが到来して電圧■、が前
述第3図のように上昇するとダイオードD7がオフにな
って定電流源CC)の出力電流はコンデンサC1に流入
する。これにより、コンデンサCコの電位は上がろうと
するが、パルス幅は100t)S〜2001)Sと極め
て狭いのでコンデンサCコの静電容量が数ρF程度であ
ればコンデンサC3の電位はほとんど上昇せず、第1図
の電圧源−vBと同様の効果が得られる。
(発明の効果) 以上説明したように、本発明によれは、化成的簡単な構
成でサンプリングパルスを高速化することにより、広帯
域特性を有し大きな入力電圧範囲を有するサンプルホー
ルド回路が実現でき、実用上の効果は大きい。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図および
第3図は第1図の動作を説明するための波形図、第4図
はローパスフィルタの説明図、第5図は本発明の他の実
施例を示す回路図、第6図は従来の回路の一例を示す回
路図、第7図は第6図の動作を説明するための波形図で
ある。 D1〜D8・・・ダイオード、Cs・・・ボールドコン
デンサ、01〜C3・・・コンデンサ、L+、L2・・
・インダクタンス、VP + 、vp 2・・・パルス
発生器、弔 図 弔 ? 図 第3 図 V+ 、 Vp

Claims (1)

  1. 【特許請求の範囲】 互いに同時に逆極性で変化する駆動パルスに従つてオン
    、オフ駆動されるダイオードブリッジで被測定信号をサ
    ンプリングし、サンプリングされた被測定信号をホール
    ドコンデンサにホールドするように構成されたサンプル
    ホールド回路において、 前記駆動パルス源とダイオードブリッジとの間に共振回
    路を接続し、これらダイオードブリッジと共振回路の接
    続点には一端が被測定信号ホールド動作時の駆動パルス
    の電位とほぼ等しい電位点に接続されたダイオードを接
    続したことを特徴とするサンプルホールド回路。
JP63163262A 1988-06-30 1988-06-30 サンプルホールド回路 Expired - Lifetime JPH073753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63163262A JPH073753B2 (ja) 1988-06-30 1988-06-30 サンプルホールド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63163262A JPH073753B2 (ja) 1988-06-30 1988-06-30 サンプルホールド回路

Publications (2)

Publication Number Publication Date
JPH0212697A true JPH0212697A (ja) 1990-01-17
JPH073753B2 JPH073753B2 (ja) 1995-01-18

Family

ID=15770464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63163262A Expired - Lifetime JPH073753B2 (ja) 1988-06-30 1988-06-30 サンプルホールド回路

Country Status (1)

Country Link
JP (1) JPH073753B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534352A (en) * 1978-08-31 1980-03-10 Tdk Corp Sample hold circuit
JPS567298A (en) * 1979-06-29 1981-01-24 Nec Home Electronics Ltd Sample hold circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534352A (en) * 1978-08-31 1980-03-10 Tdk Corp Sample hold circuit
JPS567298A (en) * 1979-06-29 1981-01-24 Nec Home Electronics Ltd Sample hold circuit

Also Published As

Publication number Publication date
JPH073753B2 (ja) 1995-01-18

Similar Documents

Publication Publication Date Title
US5498985A (en) Dual comparator trigger circuit for glitch capture
KR100943865B1 (ko) 용량성 장벽을 갖는 분리 인터페이스 및 그 분리인터페이스에 의해 신호를 전송하기 위한 방법
EP0414773A1 (en) POWER SOURCE FOR AN ALTERNATING LOAD WITH AN INDUCTIVE LOAD.
US4942401A (en) Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset
KR100221758B1 (ko) 압전 변압기 구동 회로
TW202247704A (zh) 多模式調光電路和方法
US7042135B2 (en) Current detection circuit and current detection method
JPH0212697A (ja) サンプルホールド回路
JP4159862B2 (ja) パルス発生回路、及びサンプリング回路
US7084802B1 (en) Signal processing circuit
JPH06333328A (ja) タイミング信号発生回路
JPS62232216A (ja) パルス発生器
JPH09218225A (ja) ピーク検出回路
EP0084259B1 (en) Sample & hold circuit
JPH0743956B2 (ja) 信号サンプラ用ダイナミックバイアス回路
US6456216B2 (en) Method and apparatus for generating pulses from analog waveforms
JPS63181200A (ja) サンプルホ−ルド回路
JP2890537B2 (ja) 位相同期発振器
SU1229718A1 (ru) Устройство сравнени импульсных сигналов
US3586885A (en) Square wave generator
JPH08116244A (ja) サンプリング信号発生回路
JPH029727B2 (ja)
JPH0322705A (ja) パルス発生回路
SU1485426A1 (ru) Генератор тока развертки
JPH10112636A (ja) 高速サンプリング回路