JPS63177372A - 高速エラー検査システム用の波形変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は高速エラー検査システムに係り、特にＣＤ（コ
ンパクトディスク）等の検査の大幅な高速化、効率化及
び自動化を図った高速エラー検査システムの改良に関す
る。

（従来の技術） 従来からＣＤ等のディスクに各種情報信号が正しく記録
されているか否かを検査する場合には、上記ディスクを
一般に市販されているディスク再生装置（以下、プレー
ヤという）曾によって再生することにより、その検査を
行なっている。

ところで、上述の如くディスクを通常のプレーヤにて再
生して検査を行なうため、例えば６０分の情報が記録さ
れたディスクの全面を検査するには６０分の検査時間が
必要となり、甚だ効率が悪かった。

そこで、本出願人は、先に上記のディスクの検査の高速
化、効率化を図り得ると共に、検査の自動化を図り得る
高速エラー検査システムを提案し、昭和６１年９月３日
付で特許出願した（特願昭６１−２０６９９４号）。

この高速エラー検査システムは、第７図に示す如く、情
報信号が記録されたディスクＡを、通常再生時のｎ倍速
（ｎ＞１）で高速回転させて上記情報信号を再生する再
生手段Ｂと、この再生手段Ｂから通常のｎ倍の速度で再
生される上記情報信号に基づいてエラー検査を行なうデ
ータ処理手段Ｃと、上記再生手段Ｂ及びデータ処理手段
Ｃの動作制御を行なうとともに、上記エラー検査の結果
を集計してディスクＡの良否を判定する制御手段りとよ
り構成したものである。

そして、この高速エラー検査システムにより、ディスク
Ａを通常のｎ倍の速度で再生してエラー検査を行なうた
め、１枚のディスクＡの検査に要する時間を通常の１／
ｎに短縮することができ、よって、検査の高速化を図る
ことができる。

また、−の制御手段りに対して複数の再生手段Ｂ及びデ
ータ処理手段Ｃを接続してシステムを構成することがで
きるため、一度に複数枚のディスクＡを同時に検査する
ことができ、よって、検査の効率化を図ることができる
。

更に、上記データ処理手段Ｃにて行なわれるエラー検査
の結果を上記制御手段りにて直ちに集計してディスクＡ
の良否を電気的に判定することができ、よって、検査の
自動化を図ることができる。

また、ＣＤ（コンパクトディスク）の規格で定められて
いるエラーに関する項目は、 ■平均ブロックエラー率 ：３ｘ１０′２　［％コ　（但し、１０秒測定）■連続
したＣ１エラー ＝７ブロツク以下（但し、Ｃ１はＣＤの規格の誤り訂正
符号ＣＩ　ＲＣ（ＣｒｏｓｓＩｎｔｅｒｌｅａｖｅ　Ｒ
ｅｅｄ−３ｏｌｏｍｏｎ　Ｃｏｄｅ）を構成するリード
・ソロモン符号である。）となっており、エラー検査シ
ステムでは、ＣＤのプログラム領域を再生し、その検査
結果（エラーデータ）が規格内に入っているか否かを判
断（チェック）している。

（発明が解決しようとする問題点） ところが、上記のようにディスク（ＣＤ）の規格は規定
されているものの、このエラーデータを得るための標準
となるプレーヤは決まっているものではなく、検査者が
一般に市販されている多数のプレーヤの中から標準とな
るプレーヤ（機種）を選定し、この標準プレーヤによっ
て検査を行ない、ディスクが規格内に入っているか否か
を判断している。

従って、上記した本出願人の先の提案になる高速エラー
検査システムが、上記のように標準プレーヤとして選定
された等速プレーヤによって同・−のディスクを再生し
た検査結果と同様の検査結果（エラーデータ）を出力す
ることが必要となり、これがプレーヤ相互の゛互換性″
となるものである。

また一般に、上記ＣＤのエラーに関する規格■。

■の測定データは、各プレーヤの特性によってかなりの
差が出てくる。そして、この差として、まず、規格■に
関してはエラー発生率があり、これはプレーヤの光学系
、信号系での信号のＳ／Ｎ特性、信号伝達特性によるア
イパターンの開口率。

ＥＦＭ信号を矩形波に変換する波形変換回路、そのＤ　
Ｓ　Ｖ　（Ｄｉｏｉｔａｌ　Ｓｕｎ＋　Ｖａｒｕｅ　）
制御回路、ビットＰＬＬの特性９等々の各々の特性の差
によって大きく影響されるものである。

また、規格■に関してはバースト長エラーという区分に
よるものであり、これは、ディスク上の欠陥（ブラック
スポット、バブル、レーザドロップアウトによる信号後
は等）に対してプレーヤのサーボ系、信号系がどのよう
に応答し、復帰するかということが問題になる。

例えば、７ブロツク連続工ラー程度に対する応答は数ｋ
Ｈｚに対応し、信号系の応答特性の差が特に大きな影響
を持っている傾向があることがわかった。

更に、ＣＤのプレーヤではビデオ機器のように信号の欠
落に対するドロップアウト補償という構成を具備してい
ないのが一般的である。

また、特にＥＦＭ信号を矩形波信号に変換する波形変換
回路における応答特性が、ＰＬＬの応答特性よりもバー
スト長に一番に影響していることがわかった。更にまた
、一般に等速プレーヤはディスク上の物理的な欠陥より
も若干長目にエラー長を出力していることもわかった。

以上の規格■、■に対して、等速の標準プレーヤによる
エラーデータと高速のプレーヤによるエラーデータとの
傾向を一致させることが高速エラー検査システムで最も
重要なことである。しかし、あらゆる種類の欠陥要因に
よる検査結果（エラーデータ）を完全に一致させること
は非常に困難である。

第８図は従来の高速エラー検査システムの一例を構成す
る波形変換回路を示す図である。

同図において、入力端子１にはＣＤから再生されたＥＦ
Ｍ信号（第９図（ａ）に示す信号）が供給される。これ
は、抵抗Ｒ１及びコンデンサＣ１を介してコンパレータ
２に供給され、このコンパレータ２の出力は、抵抗Ｒ２
，コンデンサＣ２及びアンプ３で構成される積分器と抵
抗Ｒ３を介してコンパレータ２の入力に帰還される。な
お、抵抗Ｒ２とアンプ３は直列に接続され、アンプ３と
コンデンサＣ２は並列に接続される。第９図（ｂ）は積
分器の出力波形である。そして、コンパレータ２の出力
は出力端子４から出力される。第９図（Ｃ）はコンパレ
ータ２の出力波形である。

この回路は、ＥＦＭ信号の非対称にかかわらず、Ｄ　Ｓ
　Ｖ　（Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖａｒｕｅ　）制御
によッテＥＦＭ信号のスライスレベルをコントロールし
て、ＥＦＭ信号を矩形波に変換する波形変換回路である
。

この第８図の波形変換回路においては、第９図（ａ）に
示すＥＦＭ信号の各種の信号抜け■、■。

■によって、ＤＳＶ制御の積分器の出力（第９図（ｂ）
に示す信号）が大きなランプ電圧を出力し、更に、ＥＦ
Ｍ信号の抜け■、■、■の後でも、元のレベルに回復す
るのに、第９図（Ｃ）中に示すようにある一定の尾引き
時間Ａ、Ｂを要していた。

そして、これが従来の高速エラー検査システムにおける
バースト長データを長い方にシフトしていた原因であっ
た。（なお、上記のＥＦＭ信号の各種の信号抜け■、■
、■のうち、■は完全に信号が抜ける欠陥で、ブラック
スポット等によって反射光がなくなるものである。また
、■は信号が抜けているもの（レーザドロップアウト）
である。

また、■はキズ等によって信号のみ抜ける種類の欠陥で
ある。） このように、高速エラー検査システムではバースト長デ
ータが等速の標準プレーヤによるものより長目に出る傾
向があった。

その為、従来、これを対策するために、積分器の積分定
数を大にするとことにより、全く理論的なバースト長デ
ータとなった。ところが、等速の標準プレーヤでも上記
したような尾引き時間を幾分か有したデータを出力して
おり、これにより互換性がな（なってしまうという問題
点がある。

そこで、本発明は上記した従来の技術の問題点を解決し
て、等速の標準プレーヤによるエラー検査との顕著な互
換性を見る要因（すなわち、エラーデータエラー率及び
バースト長データ）に対して互換性の確保を図るように
した高速エラー検査システムを提供することを目的とす
る。

（問題点を解決するための手段） 本発明は上記の目的を達成するために、情報信号が記録
されたディスクを、通常再生時のｎ倍速（ｎ＞１）で高
速回転させて通常のｎ倍の速度で再生される上記情報信
号に基づいてエラー検査を行ない、この上記エラー検査
の結果を集計して上記ディスクの良否を判定し、上記再
生信号の非対称にかかわらずＤＳＶ制御によってスライ
スレベルをコントロールする波形変換回路を備えた高速
エラー検査システムにおいて、上記再生信号のスライス
レベルをコントロールするコントロール電圧の上、下限
を可変するリミッタと、上記再生信号を等化するための
可変振幅等化回路と、ビットクロックを作成するための
ＰＬＬ回路と、このＰＬＬ回路の出力ビットクロックと
上記波形変換回路で変換された信号との位相関係を調整
する調整回路とを設けたことを特徴とする高速エラー検
査システムを提供するものである。

（作　用） 上記した構成の高速エラー検査システムにおいては、再
生信号のスライスレベルをコントロールするコントロー
ル電圧の上、下限をリミッタによって可変すると共に、
上記再生信号を等化し、更に、ＰＬＬ回路によって作成
されたビットクロックと波形変換回路で変換された信号
との位相関係を調整する。

（実　施　例） 本発明になる高速エラー検査システムの一実施例につい
て、以下に図面と共に説明する。

第１図は本発明になる高速エラー検査システムの要部の
一実施例を示す図である。なお、同図において、前出の
第８図中の同一構成部分には同一符号を付す。

第１図において、入力端子１にはＣＤから再生されたＥ
ＦＭ信号（第２図（ａ）に示す信号）が供給される。こ
れは、抵抗Ｒ１及びコンデンサＣ１を介してコンパレー
タ２に供給され、このコンパレータ２の出力は、アンプ
５を介して抵抗Ｒ２，コンデンサＣ２及びアンプ３で構
成される積分器に供給され、この積分器の出力は抵抗Ｒ
３を介してコンパレータ２の入力に帰還される。なお、
抵抗Ｒ２とアンプ３は直列に接続され、アンプ３とコン
デンサＣ２は並列に接続される。更に、コンデンサＣ２
と並列に、直列接続されたダイオードＤ１．Ｄ２及びダ
イオードＤ３が接続される。

第２図（Ｃ）は積分器の出力波形である。そして、コン
パレータ２の出力は出力端子４から出力される。第２図
（ｄ）はコンパレータ２の出力波形である。

また、入力端子１からのＥＦＭ信号はレベル低下検出部
６に供給され、このレベル低下検出部６の出力はアンプ
５の制御端子に供給される。第２図（ｂ）はレベル低下
検出部６の出力波形である。

この回路は、ＥＦＭ信号の非対称にかかわらず、Ｄ　Ｓ
　Ｖ　（Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖａｒｕｅ　）制御
によってＥＦＭ信号のスライスレベルをコントロールし
て、ＥＦＭ信号を矩形波に変換する波形変換回路である
。

そして、コンデンサＣ２と並列に接続したダイオードＤ
１．Ｄ２及びダイオードＤコはリミッタを構成し、これ
によって積分器から出力されるコントロール電圧の上、
下限を可変するようにしている。

上記した構成の回路において、レベル低下検出部６は入
力端子１からのＥＦＭ信号のレベル低下を検出し、第２
図（ｂ）の波形を出力し、これをアンプ５の制御端子に
供給する。そして、第２図（ａ＞に示すＥＦＭ信号の信
号扱け■に対しては、アンプ５の利得を制御することに
より積分器の入力をオフする。

また、入力端子１からの第２図（ａ）に示すＥＦＭ信号
の信号抜け■、■に対しては、リミッタを構成するダイ
オードＤＩ、Ｄ２及びダイオードＤ３によって、第２図
（Ｃ）に示すように、ｅ側。

ｅ側のレベルを制限して積分電圧（コントロール電圧）
の変化範囲を制限し、その後の尾引ぎ時間Ａ’　、Ｂ’
が等速の標準プレーヤのものと互換性がとれるようにし
た。

以上のように、ＥＦＭ信号の各種の信号抜けに対して、
尾引き時間が等速の標準プレーヤのものと互換性がとれ
るようにした。

また、上記した波形変換回路には、再生信号を等化する
ための可変振幅等化回路と、ビットクロックを作成する
ためのＰＬＬ回路と、このＰＬＬ回路の出力ビットクロ
ックと上記波形変換回路で変換されたＥＦＭ信号との位
相関係を調整する調整回路とを設けた。そして、この調
整回路によりジッタによるデータミスを可変できるよう
にした。

次に、上記した各回路について説明する。

まず、可変振幅等化回路について説明する。変調度が低
いディスクでは隣りに記録されている信号による符号量
干渉やレベル変動による影響が大きく、ランダムエラー
が多くなる。

そこで、これを解消するために、遅延器を用いて、３Ｔ
信号（但し、Ｔはビック間隔）のレベルを大きくしてア
イパターンのアイを開かせ、ランダムエラーを減少させ
るために波形等化回路（可変振幅等化回路）を設けた。

これは、振幅特性のみ変化させ、位相特性は変えないも
のである。

第３図は可変振幅等化回路の一実施例を示すブロック系
統図である。

同図において、入力端子７にはＣＤから再生されたＥＦ
Ｍ信号が供給される。これは、遅延器８゜９を介してそ
れぞれの遅延器で遅延量τずつ（すなわち、２τ）遅延
された後、加算器１０に供給される。

ここで、遅延量τは、ナイキスト周波数ｆＮ＝１／（２
τ）となるようなτを用いる。

また、入力端子７からのＥＦＭ信号は、直接、加算器１
０に供給される。

加算器１０は、遅延器８，９で２τ遅延されたＥＦＭ信
号と入力端子７から直接供給されるＥＦＭ信号とを加算
し、この加算出力を可変部１１を介して、オペアンプ１
２の反転入力端子（−）に供給する。また、オペアンプ
１２の非反転入力端子（＋）には遅延器８の出力が供給
される。そして、出力端子１３に波形等化された信号が
得られる。

以上のような可変振幅等化回路によって、ランダムエラ
ーを減少させることができる。

次に、ＰＬＬ回路と調整回路について説明する。

再生したＥＦＭ信号（波形）に同期したビットクロック
をＰＬＬ回路で形成しているが、最終的にビットクロツ
タに同期したＥＦＭ信号に変換する過程で位相を調整し
て微妙な位相関係を与えないと誤ったデータの変換が行
なわれることがわかった。

そこで、これを解消するために、従来、位相を固定して
いた部分に調整回路を設けて、最適化できるようにした
。このように、ビットクロックとＥＦＭ信号（データ）
との間の位相関係によってエラーが大幅に変化する関係
がわかった。

第４図はＰＬＬ回路と調整回路の一実施例を示すブロッ
ク系統図である。

同図において、入力端子１４にはＣＤから再生されたＥ
ＦＭ信号（第５図（ａ）に示す信号）が供給される。こ
れは、エツジ検出回路１５に供給され、その信号のエツ
ジ（立上がり及び立下がり）が検出され、このエツジ検
出回路１５からは第５図（ｂ）に示すエツジ検出信号が
出力される。

この検出信号は、位相比較器１６及び電圧制御発振ａ（
ＶＣＯ）１７で構成されるＰＬＬ回路に供給され、この
ＰＬＬ回路から第５図（Ｃ）に示すビットクロックが出
力され、更に、このビットクロックはラッチ回路１８の
クロック端子ＣＬにに供給される。

一方、入力端子１４からのＥＦＭ信号（第６図（ａ）に
示す信号）は、可変遅延器１９を介してラッチ回路１８
のデータ端子りに供給される。この時、第６図（Ａ）に
示すＥＦＭ信号に対するクロックとしては第６図（Ｂ）
に示すような波形になる。

可変遅延器１９ではＥＦＭ信号の遅延器が可変されて、
ビットクロックとの間の位相関係が調整される。そして
、出力端子２０にビットクロックとの間の位相関係が調
整されたＥＦＭ信号（データ）（第６図（Ｃ）に示すよ
うな波形）が得られる。

以上のようなＰＬＬ回路と調整回路によって、誤ったデ
ータの変換を行なわないよう最適化できるようにした。

（発明の効果） 以上の如く、本発明になる高速エラー検査システムによ
れば、等速の標準プレーヤによるエラー検査との顕著な
互換性を見る要因（すなわち、エラーデータエラー率及
びバースト長データ）に対して互換性の確保を図ること
ができ、よって、等速の標準プレーヤによるデータとの
横比較が可能になるといった特長を有する。

【図面の簡単な説明】

第１図、第３図及び第４図は本発明になる高速エラー検
査システムの要部の一実施例を示す図、第２図（ａ）〜
（ｄ）は第１図の各部の信号波形図、第５図（ａ）〜（
Ｃ）及び第６図（Ａ）〜（Ｃ）は第４図の各部の信号波
形図、第７図は本出願人の先の提案になる高速エラー検
査システムの一例を示す図、第８図は従来の高速エラー
検査システムの一例を構成する波形変換回路を示す図、
第９図（ａ）〜（Ｃ）は第８図の各部の信号波形図であ
る。 １．７．１４・・・入力端子、２・・・コンパレータ、
３．５・・・アンプ、４．１３．２０・・・出力端子、
６・・・レベル低下検出部、８．９・・・遅延器、１０
・・・加算器、１１・・・可変部、１２・・・オペアン
プ、１５・・・エツジ検出回路、１６・・・位相比較器
、１７・・・電圧制御発振器（ＶＣＯ）　、１８・・・
ラッチ回路、１９・・・可変遅延器、 Ｃ１，Ｃ２・・・コンデンサ、 Ｄ１〜Ｄ３・・・ダイオード、Ｒ１−Ｒ３・・・抵抗。 り 齋１図 稟２図 ￥６図 ＣＤ 腑８図

Claims (1)

1. 【特許請求の範囲】 情報信号が記録されたディスクを、通常再生時のｎ倍速
   （ｎ＞１）で高速回転させて通常のｎ倍の速度で再生さ
   れる上記情報信号に基づいてエラー検査を行ない、この
   上記エラー検査の結果を集計して上記ディスクの良否を
   判定し、 上記再生信号の非対称にかかわらずＤＳＶ制御によって
   スライスレベルをコントロールする波形変換回路を備え
   た高速エラー検査システムにおいて、 上記再生信号のスライスレベルをコントロールするコン
   トロール電圧の上、下限を可変するリミッタと、 上記再生信号を等化するための可変振幅等化回路と、 ビットクロックを作成するためのＰＬＬ回路と、このＰ
   ＬＬ回路の出力ビットクロックと上記波形変換回路で変
   換された信号との位相関係を調整する調整回路とを設け
   たことを特徴とする高速エラー検査システム。