JPS63175125A - 練条機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は−ないし複数条のスライバーにされた繊維をギ
ル部に供給して揃え、これを引伸ばして新たな一条のス
ライバーを製造する線条機に関する。

（従来の技術） 線条機は、フィードローラ対によって−ないし複数条の
スライバーをギル部に供給し、ギル部において揃えられ
た繊維をフィードローラ対に対して予め定められた速度
比で駆動されるフロントローラ対によって引伸ばしなが
ら送出することにより、所望太さの新たな一条のスライ
バーを得るものである。そして、線条機のフロントロー
ラ対から送出されるスライバーの太さを一定にするため
に、従来では、フィードローラ対に供給されるスライバ
ーの太さ斑を検出してフロントローラ対の送出送度を加
減するようにしている。

而して、フィードローラ対に供給されるスライバーの太
さ斑を検出してフロントローラ対の送出速度を加減する
従来のものは、太さ斑を検出したら、その太さ斑の部分
がフロントローラ対の位置に達した時に該フロントロー
ラ対の送出速度を増速又は減速するように正確な時間遅
れをもってコントロールできる制御回路が必要で制御回
路の構成が複雑化するという事情がある。

これに対して、最近では、フロントローラ対から送出さ
れるスライバーの太さ斑を検出してそのフロントローラ
対の送出速度を加減するものが考えられており、これに
よれば、送出速度の加減は時間遅れをもってコントロー
ルする必要がなく直ちに行なえばよいから上述した従来
に比べて制御回路は比較的簡単なものになり、従って安
価に製作できる。

（発明が解決しようとする問題点） フロントローラ対から送出されるスライバーの太さ斑を
検出してそのフロントローラ対の送出送度を加減する方
式のものにおいて、例えば送出されるスライバーの太さ
が１０９６増加したことが検出器で検出された時にはフ
ロントローラ対の送出速度を直ちに１０％増加して運転
を続ければスライバーは当初設定された太さになる。し
かしながら、送出速度が１０％増加されると、得られる
スライバーの太さが設定値になるために太さを検出する
検出器からは差の出力がなくなってしまい、このためフ
ロントローラ対の送出送度はすぐに元の設定値に戻って
しまう。従って、送出されるスライバーの太さは再び１
０％増加することになり、要するに得られるスライバー
の太さ斑が収束せずにばらつく問題がある。

従って、本発明の目的は、フロントローラ対から送出さ
れるスライバーの太さ斑を検出してそのフロントローラ
対の送出速度を変化させるものにおいて、制御回路の構
成を複雑化することなく、得られるスライバーの太さが
当初設定された太さに収束するようにした線条機を提供
するにある。

（問題点を解決するための手段） 本発明はスライバーの繊維を揃えるギル部と、第１のモ
ータによって駆動されて前記スライバーを前記ギル部に
供給するフィードローラ対と、第２のモータによって駆
動されて前記ギル部によって揃えられた繊維を送出する
フロントローラ対とを備えたものにおいて、前記第１の
モータ及び第２のモータが予め定められた速度比を保っ
て起動。

運転及び停止するように制御するための制御信号を出力
するモータ制御回路を設け、前記フロントローラ対から
送出されるスライバーの太さ斑を検出する再検出部設け
、この再検出部の出力をＪ！準値と比較して比較結果信
号を出力する比較回路を設け、この比較回路の比較結果
信号が加算入力として与えられる第１の加算回路を設け
、この第１の加算回路の出力信号を周期的に読み出して
記憶しその記憶信号を該第１の加算回路に加算入力とし
て与える記憶回路を設け、この記憶回路の記憶信号を前
記モータ制御回路からの制御信号に加算して前記第１及
び第２のモータの速度比を加減する第２の加算回路を設
けたことを特徴とするものである。

（作用） 上記した手段によれば、再検出部の出力と基準値とを比
較して得られた比較結果信号を第１の加算回路に与える
とともに第１の加算回路の出力信号を周期的に読み出し
て記憶回路に記憶しその記憶信号を第１の加算回路に与
え、前記記憶信号を第２の加算回路によりモータ制御回
路の制御信号に加算して第１及び第２のモータの速度比
を加減するから、送度比の加減によってスライバーの太
さ斑がなくなって比較結果信号がなくなっても記憶回路
に記憶された記憶信号が引き続き第２の加算回路におい
てモータ制御回路からの制御信号に加算され、これによ
り第１及び第２のモータの速度比は加減された後の速度
比に維持され、得られるスライバーの太さが当用設定さ
れた太さに収束する。

（実施例） 以下本発明の一実施例について図面を参照しながら説明
する。１は上下３対の櫛歯状の回転体２を設けたギル部
たるロータリーギルで、これに加工しようとするーない
し複数条のスライバー３がフィードローラ対４及びガイ
ドローラ対５を介して供給される。フィードローラ対４
とロータリーギル１は第１のモータ６によって等速度で
回転駆動される。ロータリーギル１の出口側にロータリ
ーギル１によって繊維が揃えられたスライバー３を伸長
しながら送出するためのフロントローラ対７が設けられ
、このフロントローラ対７は第２のモータ８によって回
転駆動される。９はフロントローラ対７から送出される
スライバー１０の太さ斑を検出するための斑検出部とし
てのセンサで、これの出力がレベルアンプ１１に供給さ
れる。１２はモータ制御回路で、これからは第１のモー
タ６及び第２のモータ８の起動、運転及び停止を所謂ソ
フトカーブに沿って行なうための制御信号たる制御電圧
ｖｌ及びＶ２が出力される。制御電圧Ｖ１は第１のイン
バータ装置１５に与えられ、その第１のインバータ装置
１５によって第１のモータ６の回転速度が制御される。

制御電圧Ｖ２はレベルアンプ１１に供給され、そのレベ
ルアンプ１１の出力たる後述する制御電圧Ｖ２　＋が第
２のインバータ装置１７に与えられ、第２のモータ８の
回転速度は第２のインバータ装置１７によって制御され
る。１８及び１９は第１のモータ６及び第２のモータ８
を制御するための制御装置で、これらはモータ制御回路
１２からの信号によって制御される。

第２図はレベルアンプ１１の詳細を示すもので、以下こ
れについて説明する。２０は比較回路で、センサ９の検
出電圧Ｖ９が非反転入力端子に与えられ、基準値を設定
するための可変抵抗器２１からの基窄電圧Ｖ２１が反転
入力端子に与えられる。

比較回路２０の比較結果信号たる比較結果電圧Ｖ２ｏは
第１の加算回路２２の非反転入力端子に加算人力として
与えられる。第１の加算回路２２の加算結果信号たる加
算結果電圧Ｖ２２はリレー２３の常閉側接点すを介して
サンプリング回路２４に与えられる。２５は発振回路で
、これは周期的にセット信号Ｓ　２５ａとリセット信号
Ｓ　２５ｂとを出力するもので、これらセット信号Ｓ　
２５ａ及びリセット信号Ｓ　２５ｂがサンプリング回路
２４に与えられており、サンプリング回路２４はセット
信号５２５ａが与えられた時にその入力端子に与えられ
た加算結果電圧Ｖ２２を出力端子に出力し、リセット信
号Ｓ　２５ｂが与えられた時に出力端子がハイインピー
ダンスになる。サンプリング回路２４からの加算結果電
圧Ｖ２２は抵抗２６．２７及びコンデンサ２８からなる
充放電回路２９を介してバッファ３０に与えられる。そ
して、以上のサンプリング回路２４９発振回路２５．充
放電回路２９及びバッファ３０によって記憶回路３１が
構成されている。この記憶回路３１の記憶信号たる記憶
７１圧Ｖ３１は第１の加算回路２２の非反転入力端子に
加算人力として与えられる。３２は第２の加算回路で、
これの非反転入力端子にモータ制御回路１２からの制御
電圧Ｖ２と記憶回路３１からの記憶電圧Ｖ３１とが与え
られ、この第２の加算回路３２の出力がレベルアンプ１
１からの制御電圧Ｖ２　′として第２のインバータ装置
１７に与えられる。

次に上記した構成の作用について述べる。第１のモータ
６の回転数とフィードローラ対４の回転数との変速比が
、第２のモータ８の回転数とフロントローラ対７の回転
数との変速比と等しく設定されている場合において、例
えばフィードローラ対４に供給されるスライバー３の太
さに対してフロントローラ対７から送出されるスライバ
ー１０の太さを１１５にしたい場合には、第１のモータ
６の回転数に対して第２のモータ８の回転数を５倍に設
定すればよく、この場合、第１のインバータ装置１５に
与えられる制御電圧（制御信号）■□に対して第２のイ
ンバータ装置１７に与えられる基本の制御電圧Ｖ２は５
倍になるように設定されている。即ち、このような条件
で運転を開始する場合に、第１および第２のインバータ
装置１５及び１７に第３図に示すように電圧が１：５の
比率で変化する制御電圧Ｖ１及びＶ２　　（＝Ｖ２−）
が与えられ、時刻１．に制御電圧ＶｌがＶｌａとなりＶ
２がＶ２　ａ−５Ｖｔ　ａとなった時にモータ制御回路
１２からの信号により制動装置１８及び１９が解除され
て第１及び第２のモータ６及び８が起動され、その後時
刻ｔ２に該第１及び第２のモータ６及び８が定常回転と
なる。

次にレベルアンプ１１の作用について述べる。

先ず電源を投入すると、その電源投入後一定時間はリレ
ー２３の常閉側接点ａがオンしてサンプリング回路２４
の入力端子をアースし、電源電圧確立迄の間の不安定な
電圧値がサンプリング回路２４に人力されないようにし
ている。従って、充放電回路２９は放電した状態にあり
、記憶電圧■。

ｌは零（０）である。

而して、可変抵抗器２１は、フロントローラ対４から送
出されるスライバー１０の太さが基準値であるａ、νに
、センサ９が出力する検出電圧Ｖ、と等しいＭ’Ｓ電圧
Ｖ２１を出力するように調節され、この場合のレベルア
ンプ１１の出力即ち第２の加算回路３２からの制御電圧
はＶ２−　　（−ｖ２）となる。このような定常状態か
ら仮りに、スライバー３の太さが変化してフロントロー
ラ対４から送出されるスライバー４の太さが基準値より
も１０９６減少したとすると、センサ９の検出電圧Ｖ、
が１０％減少する。この結果、比較回路２０の比較結果
電圧Ｖ２ｏはＶｚｏ−（Ｖ２１−Ｖ９）（以下これを電
圧ＶＺＯ−と称す）の７：、電圧が出力され、これが第
１の加算回路２２において記憶回路３１の記憶電圧Ｖ３
１に加算（減算）されるから、この第１の加算回路２２
の加算結果電圧Ｖ２２はＶ２２”Ｖ２Ｏ−＋ｖ３ｔとな
る。コノ場合、前述したように記憶電圧Ｖ３１はＯであ
るので、電圧Ｖ２２はＶ２２”Ｖ２Ｏ−となる。この電
圧Ｖ２２はサンプリング回路２４に発振回路２５からセ
ット信号Ｓ２５が印加された時に出力端子から出力され
、充放電回路２９が負方向に充電され、バッファ３０の
出力電圧即ち記ｉａ回路３１の記憶電圧Ｖ３１が電圧ｖ
２２に等しく変化する。

このようにして記憶回路３１の記憶電圧ｖ３１が第２の
加算回路３２において制御電圧ｖ２に加算されるので、
レベルアンプ１１からの制御電圧Ｖ２　′が制御電圧■
２よりも例えば１０％減少することになり、第２のモー
タ８の回転数が１０％減少される。この結果としてスラ
イバー１０の太さが設定された基■値に戻り、センサ９
の検出電圧Ｖ、が可変抵抗器２１の基弗電圧Ｖ２１に等
しくなる。従って、比較回路２０の比較結果電圧ｖ２゜
はＯとなり、第１の加算回路２２の加算結果信号Ｖ２２
はそのまま前述の電圧Ｖ２Ｏ−に保たれ、サンプリング
回路２４に発振回路２５から次にセット信号Ｓ　２５ａ
が印加された時に出力端子から出力される電圧Ｖ２２は
Ｖ２Ｏ−に保たれ、記憶回路３１の記憶電圧Ｖ３１　も
Ｖ２Ｏ−に保たれ、これによりレベルアンプ１１からの
制御電圧Ｖ２−は制御電圧ｖ２より１０％減少した値に
保たれ、第２のモータ８は１０％減少した回転数で引続
き運転される。フロントローラ対７から送出されるスラ
イバー１０の太さが１０％上昇した時には上記と逆の作
用により第２のモータ８の回転数が例えば１０％上昇し
、第２のモータ８の回転数が上昇した事によってスライ
バー１０の太さが設定された値に戻って比較回路２０の
出力端子の電圧が０に戻ると、第２のモータ８の回転数
は１０％上昇した回転数で引続き運転される。

上記構成では、スライバー１０の太さ斑がセンサ９によ
って検出されて比較回路２０から比較結果電圧Ｖ２Ｇが
出力されると、これを第１の加算回路２２によって記憶
回路３１からの記憶電圧Ｖ３１に加算して、加算値をそ
の記憶回路に記憶し、記憶電圧Ｖ３１をモータ制御回路
１２の制御電圧■２に加算してその加算結果の制御信号
Ｖ２　＋により第２のモータ８の回転数を加減するよう
にしているから、第２のモータ８の回転数を加減するこ
とによってスライバー１０の太さ斑がなくなって比較回
路２０の出力がなくなっても、第１の加算回路２２には
記憶された加算値が与えられて記憶回路３１の記憶電圧
Ｖ３１が元に戻らず変化後の記憶電圧Ｖ３１を記憶して
おり、従って第２のモータ８の回転数は元に戻らず変化
後の回転数にて回転してスライバー１０の送出を行なう
ことになり、スライバー１０の太さ斑が直ちに収束され
る。

尚、可変抵抗器２１の代りに基準電圧発生装置を設け、
フロントローラ対４から送出されるスライバ１０の太さ
が基窄値である時にセットボタンを操作すると、その基
準電圧発生装置１ｔの出力電圧がその時にセンサ９が出
力する検出電圧ｖ９と等しい電圧に記憶保持されるよう
な構成にしてもよい。

［発明の効果コ 本発明は以上説明した実施例から明らかなように、フロ
ントローラ対から送出されるスライバーの太さ斑を検出
する炎検出部を設け、この炎検出部の出力を基り値と比
較して比較結果、信号を出力する比較回路を設け、この
比較回路の比較結果信号が加算人力として与えられる第
１の加算回路を設け、この第１の加算回路の出力信号を
周期的に読み出して記憶しその記憶信号をモータ制御回
路からの制御信号に加算して第１及び第２のモータの速
度比を加減する第２の加算回路を設けたことを特徴とす
るものであるから、制御回路の構成を慢雑化することな
く得られるスライバーの太さが当初設定された太さに収
束するという優れた効果を奏する。

【図面の簡単な説明】

図面は本発明の一実施例を示すものであり、第１図は装
置の全体を示す概略的構成図、第２図はレベルアンプの
電気的構成図、第３図は第１及び第２のインバータ装置
にり、えられる制御電圧の変化を示す特性図である。 図面中、１はロータリギル（ギル部）、３及び１０はス
ライバー、４はフィードローラ対、６は第１のモータ、
７はフロントローラ対、８は第２のモータ、９はセンサ
（炎検出部）、１１はレベルアンプ、１２はモータ制御
回路、１５は第１のインバータ装置、１７は第２のイン
バータ装置１ｔ１２０は比較回路、２２は第１の加算回
路、２４はサンプリング回路、２５は発振回路、２９は
充放電回路、３１は記憶回路、３２は第２の加算回路で
ある。

Claims (1)

【特許請求の範囲】
1. １、スライバーの繊維を揃えるギル部と、第１のモータ
   によって駆動されて前記スライバーを前記ギル部に供給
   するフィードローラ対と、第２のモータによって駆動さ
   れて前記ギル部によって揃えられた繊維を送出するフロ
   ントローラ対とを備えたものにおいて、前記第１のモー
   タ及び第２のモータが予め定められた速度比を保って起
   動、運転及び停止するように制御するための制御信号を
   出力するモータ制御回路と、前記フロントローラ対から
   送出されるスライバーの太さ斑を検出する斑検出部と、
   この斑検出部の出力を基準値と比較して比較結果信号を
   出力する比較回路と、この比較回路の比較結果信号が加
   算入力として与えられる第１の加算回路と、この第１の
   加算回路の出力信号を周期的に読み出して記憶しその記
   憶信号を該第１の加算回路に加算入力として与える記憶
   回路と、この記憶回路の記憶信号を前記モータ制御回路
   からの制御信号に加算して前記第１及び第２のモータの
   速度比を加減する第２の加算回路とを具備してなる練条
   機。