JPS63174185A - 部分画像デ−タ入出力タイミング発生回路 - Google Patents

部分画像デ−タ入出力タイミング発生回路

Info

Publication number
JPS63174185A
JPS63174185A JP62006710A JP671087A JPS63174185A JP S63174185 A JPS63174185 A JP S63174185A JP 62006710 A JP62006710 A JP 62006710A JP 671087 A JP671087 A JP 671087A JP S63174185 A JPS63174185 A JP S63174185A
Authority
JP
Japan
Prior art keywords
input
input terminal
sub
horizontal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62006710A
Other languages
English (en)
Inventor
Ichiro Tamiya
一郎 民谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62006710A priority Critical patent/JPS63174185A/ja
Publication of JPS63174185A publication Critical patent/JPS63174185A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビ信号のディジタル信号処理用プロセッ
サの部分画像データ入出力タイミング発生回路に関する
〔従来の技術〕
一般に、画像信号処理は、大量のデータを扱うため多く
の計算時間を必要とする。このため、1台のプロセッサ
で実時間動画処理を行なう場合は、フィルタリング処理
に代表される全画面に一様な、単純な処理に限られてい
るのが現状である。従って、より複雑な実時間画像処理
を行うには、多数のプロセッサを効率良く並列動作させ
るマルチプロセッサが必要となる。このようなマルチプ
ロセッサの例としては、1986年アイ・トリプルイー
・インターナショナル・コンファレンス・オン・アコー
スティックス・スピーチ・アンド・シグナルプロセッシ
ング(1,E、E、E、 Inter−nationa
l Conference on Acoustics
 5peech andSignal Process
iB )のプロシーディング797頁より800頁記載
の方法がある。
この例では、一画面を複数個の部分画面に分割し、各プ
ロセッサは割当てられた部分画面の処理を実行する。こ
の場合、各プロセッサで処理され出力される部分画面は
、他プロセツサの出力部分画面と重なることも空きが生
ずることもない様過不足なく割当てられ、このため処理
画像は各プロセッサからの出力サブ画面信号を合わせる
ことによって得られる。一方、各プロセッサにおける画
面の取り込みは、割当てられた部分画面領域より広く取
ることにより、各プロセッサ間の通信をほとんど皆無に
できる。つまり、取り込むべき部分画面は出力部分画面
より大きい。
つまり、この様なマルチプロセッサ方式では、画面上の
部分画像入力領域9部分画像出力領域をプロセッサに対
して指示するタイミング発生器が個々のプロセッサに必
要となる。
第3図は1画面分の画像信号と、あるプロセッサに割当
てられた入力部分画面、出力部分画面の一例を示す図で
、入力部分画面31の入力部分画面I (X、Y)は、 1 (x、y)=  ((x、y)  l  i ≦y
<o、j≦x<−p)また、32の出力部分画面○(x
、y)は、○(x、y) = Nx、y)  l k≦
y<m、l≦x<n)となる。
画面30の1画面分の画像信号は、左上隅の画素から右
方向へ順に1行分のデータが走査され、次に、下の行の
左隅の画素から右方向へ順に読み出される。このような
走査方式によって、2次元の画像が1次元の信号に変換
される。このとき、各行の走査が終わるたびに、水平同
期信号が、また、1画面分の走査が終わるたびに垂直同
期信号が発生される。以下、このような走査方式を前提
として説明する。
第4図はこの様なマルチプロセッサの単位プロセッサで
用いられる入力タイミング制御部の一実施例であり、垂
直同期信号入力端子11、水平同期信号入力端子12、
クロック信号入力端子13、入力指令信号出力端子14
、水平位置カウンタ34、垂直位置カウンタ33、読出
専用メモリ7゜8、アンドゲート回i17からなってい
る。
尚、垂直位置カウンタ33.水平位置カウンタ34を含
む部分をアドレスカウンタ部53と総称し、読出専用メ
モリ7.8、ゲート17を含む部分をウィンドウ発生部
52と呼ぶ。
読出専用メモリ7は、1ビツト出力で、入力アドレスの
値が取込画面の行番号と一致するものには1を、他はO
を出力する様にプログラムされている。
また、読出専用メモリ8は同様に1ビツト出力で、入力
アドレスの値が取込画面の列番号と一致するものには1
を、他はOを出力する様にプログラムされる。
入力信号が加わる毎に第4図のクロック信号入力端子1
3に画像の標本化パルスが加わり、水平位置カウンタ3
4を歩進し、水平同期信号が水平同期入力端子12に加
わる毎にゼロクリアされる。垂直位置カウンタ33は画
面の一列分終了すると、水平同期信号により一歩進し、
垂直同期信号が垂直同期信号入力端子11に加わるとゼ
ロにもどる。
このようにして、垂直位置カウンタ33の出力値yと水
平位置カウンタ34の出力値Xとから、現在走査されて
いる画素の画面上の座標(X、!/)を知ることができ
る。このとき、画面の左上隅が原点(0,0)であり、
画面の右方向がXの増加する方向であり、画面の下方向
がyの増加する方向となっている。
従って、読出専用メモリ8,7の出力ビットは入力画面
に属する列及び行を各々の水平位置カウンタ34.垂直
位置カウンタ33が示している限り°“1″を出力し、
ゲート17によって入力部分画面に属する標本位置に対
して1″、を端子14へ出力する。 尚、ここでは、入
力タイミング発生回路としての動作を説明したが、出力
タイミング発生も同じ回路を用いて、読み出し専用メモ
リを出力部分領域の設定に合わせてプログラムすれば良
い。
〔発明が解決しようとする問題点〕
ところが、前述したようなマルチプロセッサでは、各単
位プロセッサが担当する領域が異なるために、従来の方
法では各単位プロセッサ毎に読み出し専用メモリ7.8
に異なるデータをプログラムしておかなければならない
という問題がある。
さらに、前述した単位プロセッサの様に、入力画面内の
部分領域のみを取り込んで処理するプロセッサが、入力
画面内に占める割合が比較的小さな物体に対して信号処
理を施す場合を考える。このとき、先ず、サブサンプル
によって空間解像度を落とした全画面から、対象とする
物体の位置を検出し、その後に、解像度を上げ、対象物
体を含む部分領域のみを単位プロセッサ内に取り込み、
より高度の信号処理を施すという手法が考えられる。こ
の手段によると、複雑な信号処理を全画面に施す場合に
比べ、不要な領域に信号処理を施さないので、処理効率
が良くなるだけでなく、単位プロセッサ一台の入力バッ
ファメモリ容量も小さくできるという利点がある。とこ
ろが従来の方法では、サンプル間隔の変更や、入力画像
に依存した取り込み位置の変更ができないという問題が
ある。仮に、第4図の読み出し専用メモリ7.8をラン
ダムアクセスメモリとし、内容の書き換゛を可能とした
場合でも画面の大きさに対応するデータの更新には時間
がかかり、高速処理を主眼とする実時間信号処理には適
さないという問題がある。
本発明の目的は、上記欠点を除去し部分領域画像データ
を高速に入出力することのできる部分画像データ入出力
タイミング発生回路を提供することにある。
〔問題点を解決するための手段〕
従って、本発明は、画像信号の標本化信号で歩進し前記
画像信号の水平同期信号で初期化される水平位置カウン
タと、前記水平同期信号で歩進し前記画像信号の垂直同
期信号で初期化される垂直位置カウンタと、外部からの
指定により前記画像信号の標本化パルスを一様に間引い
てサブ標本化パルスを発生するサブ標本化パルス発生手
段と、前記水平位置カウンタの値と外部から指定される
水平開始位置が一致する時点から前記サブ標本化パルス
の発生回数が所定の値となるまで前記サブ標本化パルス
を有効とする水平マスク手段と、前記垂直位置カウンタ
の値と外部から指定される垂直位置が一致した時点から
前記水平マスク手段が有効としたサブ標本化パルスの発
生回数が所定の回数となるまで前記サブ標本化パルスを
有効にする垂直マスク手段とからなり、1画面分の画像
信号のうちの部分領域から所定の数の画像データを入力
あるいは出力する画像データ入出力タイミング発生回路
を有している。
〔作用〕
前述したように、従来の方式では、入出力部分画面の移
動とサンプル間隔の変更は、いずれも第4図のウィンド
ウ発生部52のメモリ内容を書換えなければならず、容
易には変更できないという点に問題があった。本発明で
は、入出力部分領域の開始位置とサンプル間隔の指定を
別個にすることによってパラメータの変更を容易に実現
している。すなわち、入出力部分領域の水平方向の開始
時点と垂直方向の開始時点は、垂直位置カウンタと水平
位置カウンタの値を、各々対応するパラメータと比較し
、一致を検出して定めている。従って、水平方向のパラ
メータを増加させることは、画面上では右に部分画面の
位置が平行移動することを意味し、水平方向のパラメー
タを減少させることは、画面上では左に部分画面の位置
が平行移動することを意味する。
また、垂直方向のパラメータを増加させることは、画面
上では下方に部分画面位置が平行移動することを意味し
、垂直方向のパラメータを減少させることは、画面上で
は上方に部分画面位置が平行移動することを意味してい
る。更に、サンプル間隔のみ大きくすると、1台のプロ
セッサが入出力するデータは、画面上では、より広い領
域から解像度を落とした画像を取り込んだり、出力する
ことを意味し、サンプル間隔のみ小さくすると、1台の
プロセッサが入出力するデータは、画面上では、より狭
い領域から解像度を上げた画像を取り込んだり、出力す
ることと等価となる。
〔実施例〕
第1図は、本発明に基づく入力タイミング発生回路の一
実施例のブロック図である。第1図において、11,1
2.13は、各々、入力動画信号の垂直同期信号、水平
同期信号、標本化パルスが供給される入力端子であり、
14は入力タイミングパルスの発生端子である。53は
アドレスカウンタ部であり、水平位置カウンタ34と垂
直位置カウンタ33から成る。1は外部から入力端子6
1に供給されるパラメータで定まるサブ標本化信号を生
成するサブ標本化信号発生回路で、シンクロナスカウン
タ35とゲート36から構成される。
2は水平方向マスク回路であり、サブ標本化信号発生回
路1の出力パルス、即ち、ゲート36の出力パルスを入
力し、入力端子62と入力端子63に供給されるパラメ
ータで定まる期間だけサブ標本化信号発生回路1の出力
パルスを、後述する垂直マスク回路3に出力する。3は
垂直方向マスク回路であり、水平方向マスク回路2の出
力パルスを入力し、入力端子64と入力端子65に供給
されるパラメータで定まる期間だけ水平方向マスク回路
2の出力パルスを端子14に出力する。本実施例では、
後述するように、水平方向マスク回路2と垂直方向マス
ク回路3の回路構成は同じ−である。
アドレスカウンタ部53の構成と動作は、第4図のアド
レスカウンタ部53と同じであり、現在スキャンされて
いる画像データの垂直、水平位置アドレスが生成される
サブ標本化信号発生回路1内のカウンタ35は、入力端
子13に供給される標本化パルスで歩進し、カウンタ3
5のキャリイが出力されると次の標本化パルスで入力端
子61に供給されている値に設定される。入力端子13
に供給される標本化パルスとカウンタ35のキャリイ出
力は、アンドゲート36に入力される。従って、カウン
タ35のキャリイ出力が出ている時のみ前記標本化パル
スは、アンドゲート36の出力に現われ、カウンタ35
のキャリイが出力されていない期間は、アンドゲート3
6の出力は” o ”となり前記標本化パルスは無効に
なる。従って、アンドゲート36の出力には、入力端子
61に供給される値によって定まる周期で間引かれた標
本化パルスが出力される。
例えば、カウンタ35が4ビツトカウンタで、入力端子
61に“1101”が供給されている場合を考える。カ
ウンタの値が’till”のときにキャリイ土力が“1
″となるのて゛、“”1101” 、  ’“1110
”。
1111’“、1101” 、  “”1110′′、
  ’“1111” 、  ’“1101”、・・・の
ように周期3で動作する。このとき、アンドゲート36
の出力は1/3に間引かれたサブ標本化パルスとなる。
このようにして、サブ標本化信号発生回路1は、サブ標
本化パルスを発生し、水平マスク回路2に供給する。
水平マスク回路2は、後述する方法により、画像データ
の水平位置が入力端子62に供給される値と等しくなっ
た時点から入力端子63に供給される回数だけ、サブ標
本化信号発生回路1の発生したサブ標本化パルスを出力
する。さらに、垂直マスク回路3は、後述する方法によ
り、画像データの垂直位置が入力端子64に供給される
値となった時点から入力端子65に供給される回数だけ
、水平マスク回路2が有効としたサブ標本化信号を有効
にし、出力端子14に出力する。従って、第1図の入力
端子63.65に部分画像の水平−垂直方向の画素数を
設定し、入力端子62.64に第3図の取込開始位置(
j、i)を設定し、入力端子61にサブ標本化信号の制
御パラメータを設定すると、入力部分領域の大きさ2画
面内の位置。
画像の解像度を任意に設定できる。
第2図は水平マスク回路2.垂直マスク回路3の回路構
成を示している。第2図において、21は比較回路、2
2は計数器、23は3人力のアンドゲートである。まず
、水平マスク回路2として使用される場合の動作を説明
する。比較回路21は、水平位置カウンタ34の値をP
入力とし、入力端子62に供給される値をC入力として
両者を比較し、水平位置カウンタ34の値が、入力端子
62に供給される値以上であるときに“1”を、そうで
ないときは“0″をアンドゲート23のB入力に出力す
る。また、計数器22は、入力端子12に水平同期信号
が加わると°“O″に初期化され、入力端子63に供給
される値となるまでアンドゲート23から出力されるパ
ルスによって歩進する。計数器22は、計数値が入力端
子63に供給される値より小さい間は、°゛1”をアン
ドゲート23のA入力に出力し、計数器22の計数値が
入力端子63に供給される値と等しくなると” o ”
をアンドゲート23のA入力に出力する。
従って、サブ標本化信号発生回路1からアンドゲート2
3のC入力に供給されるサブ標本化パルスは、スキャン
されている画素データの水平位置が入力端子62から指
定された値以上であり、しかも、その水平走査期間内に
発生するパルスの発生回数が入力端子63から指定され
る回数以内であるときに限り、アンドゲート23の出力
として現われる。
第2図に示す回路が、垂直マスク回路3として用いる場
合を以下に示す。尚、図中に記された番号は括弧内の番
号を参照する。比較回路21は、垂直位置カウンタ33
の値をP入力とし、入力端子64に供給される値をC入
力として両者を比較し、垂直位置カウンタ33の値が入
力端子64に供給される値以上であるときに1″を、そ
うでないときは“O″をアトゲート23のB入力゛に出
力する。また、計数器22は入力端子11に垂直同期信
号が加わると“0″に初期化され、入力端子65に供給
される値となるまでアンドゲート23から出力されるパ
ルスによって歩進する。計数器22は、計数値が入力端
子65に供給される値より小さい間、パ1”をアントゲ
−1へ23のへ入力に出力し、計数器22の計数値が入
力端子65に供給される値と等しくなると0′′をアン
ドゲート23のA入力に出力する。従って、水平マスク
回路2を有効にし、アンドゲート23のC入力に供給さ
れたサブ標本化パルスは、スキャンされている画素デー
タの垂直位置が入力端子64から指定された値以上であ
り、しかも、その垂直走査期間内に、発生回数が入力端
子65から指定された回数以内となるようにマスクされ
ることになる。
以上の様にして、必要な部分領域の大きさと、入力開始
位置、サブ標本化の制御パラメータの合計3種類のパラ
メータを更進するだけで作用の項で述べた入力部分領域
の平行移動と解像度の変更か容易に実現できる。尚、本
実施例では、入力タイミングの発生として説明したが、
出力タイミングの発生も、入力タイミングの発生と全く
同じ回路を用いれば良い。
〔発明の効果〕
以上のように、本発明によれば、画面の分割により定ま
った部分領域のデータ数を固定したままで、サンプル間
隔と入出力位置指定の更新を、高速、かつ、容易に実行
できるので部分領域画像データを高速に入出力すること
ができるようになる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は本実
施例の一部を詳細に説明する図、第3図は従来技術を示
す図、第4図は本実施例の効果を説明するための図であ
る。 1・・・サブ標本化信号発生回路、2・・・水平マスク
回路、3・・・垂直マスク回路、33・・・垂直位ヱカ
ウンタ、34・・・垂直位置カウンタ。       
7.;−こ・、゛  ′を 代理人 弁理士 内 原  晋、八1/、1、′・−2

Claims (1)

    【特許請求の範囲】
  1.  画像信号のうち部分領域の画像データのみを入出力す
    るのに必要なタイミング発生回路であつて、前記画像信
    号の標本化信号で歩進し前記画像信号の水平同期信号で
    初期化される水平位置カウンタと、前記水平同期信号で
    歩進し前記画像信号の垂直同期信号で初期化される垂直
    位置カウンタと、外部からの指定により前記画像信号の
    標本化パルスを一様に間引いてサブ標本化パルスを発生
    するサブ標本化パルス発生手段と、前記水平位置カウン
    タの値と外部から指定される水平開始位置が一致する時
    点から前記サブ標本化パルスの発生回数が所定の値とな
    るまで前記サブ標本化パルスを有効とする水平マスク手
    段と、前記垂直位置カウンタの値と外部から指定される
    垂直位置が一致した時点から前記水平マスク手段が有効
    としたサブ標本化パルスの発生回数が所定の回数となる
    まで前記サブ標本化パルスを有効にする垂直マスク手段
    とからなり、1画面分の画像信号のうちの部分領域から
    所定の数の画像データを入力あるいは出力する部分画像
    データ入出力タイミング発生回路。
JP62006710A 1987-01-13 1987-01-13 部分画像デ−タ入出力タイミング発生回路 Pending JPS63174185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62006710A JPS63174185A (ja) 1987-01-13 1987-01-13 部分画像デ−タ入出力タイミング発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62006710A JPS63174185A (ja) 1987-01-13 1987-01-13 部分画像デ−タ入出力タイミング発生回路

Publications (1)

Publication Number Publication Date
JPS63174185A true JPS63174185A (ja) 1988-07-18

Family

ID=11645845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62006710A Pending JPS63174185A (ja) 1987-01-13 1987-01-13 部分画像デ−タ入出力タイミング発生回路

Country Status (1)

Country Link
JP (1) JPS63174185A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253095A (ja) * 1991-01-30 1992-09-08 Matsushita Electric Ind Co Ltd ワークステーションの動画対応フレームバッファ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253095A (ja) * 1991-01-30 1992-09-08 Matsushita Electric Ind Co Ltd ワークステーションの動画対応フレームバッファ

Similar Documents

Publication Publication Date Title
US10554882B2 (en) Panoramic camera and photographing method thereof
JPH03227179A (ja) 画像データ処理装置
JPH0468986A (ja) 動画像差検出装置
US4647971A (en) Moving video special effects system
JPS63174185A (ja) 部分画像デ−タ入出力タイミング発生回路
JPS6280785A (ja) 画像記憶装置
JPS6316199Y2 (ja)
JP2001197479A (ja) 差分画像処理方法および差分画像処理装置
JP3096756B2 (ja) 画像変換装置
JP2938217B2 (ja) 画像処理装置
JPH04349496A (ja) 画像処理装置及びその方式
JPH0421188A (ja) 画像情報の処理方法
JPS63313967A (ja) ドット密度変換装置
JP2555134B2 (ja) ビデオレート投影算出回路
JPH0614349B2 (ja) 実時間動画プロセッサ
JP2641432B2 (ja) インタフエース装置
JP2002056391A (ja) 画像解析機能を持つビデオ機器
JPS60203086A (ja) 部分画像の拡大表示方式
JPS5994164A (ja) Tv画像デ−タ入力装置
JPH0119790B2 (ja)
WO2002041246A2 (en) Video signal processing computer, cellular chip and method
JPH06274607A (ja) 並列信号処理装置
JP2001243905A (ja) 複数検出器電子顕微鏡装置のリアルタイム処理方式
JPH0385681A (ja) 画像処理装置
JP2001189906A (ja) 画像処理装置