JPS63172367A - ベクトルデ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はベクトルレジスタの出力と演算器の入力とが一
対一に対応したベクトルデータ処理装置に関し、特にベ
クトルレジスタと演算器とが固定的に結合されたベクト
ルデータ処理装置におけるベクトルデータの移送に関す
る。

（従来の技術） 従来のベクトルデータ処理装置は、第４図に示てブロッ
ク図のように構成されている。

ベクトルレジスタ１１〜１８伏複数個のベクトルデータ
を保持するレジスタで、ベクトルレジスタ１１．１２の
出力ｔｄ演算器２１１Ｃ供給され、同様にベクトルレジ
スタ１３．１４の出方は演算器２２に供給され、ベクト
ルレジスタ１５゜１６の出力は演算器２３に供給され、
ベクトルレジスタ１７．１８の出方は演算器２４に供給
サレル。ｍ算ｉ２１〜２４から出力される演算結果は、
それぞれレジスタ３１〜３４で保持され、その後、選択
回路４１〜４８へ分配さｎろ。

選択回路４１〜４８はそれぞれベクトルレジスタ１１−
１８に対応して設けられるもので、命令によって指示さ
れた演算結果番選択して対応するベクトルレジスタに供
給する。

演算器２１を加算器とし、演算器２２を乗算器として使
用し、第５図に示すような命令を処理するタイミングを
第６図に示す。

第５図の命令■はベクトルレジスタＶ１１７）ベクトル
データとベクトルレジスタｖ２のベクトルデータを加算
器２１によって加算し、結果をベクトルレジスタｖ５に
格納するように指示する命令である。ここで、ベクトル
レジスタ１１ｋＶ１、ベクトルレジスタｌ　２！ｅ−Ｖ
２．ベクトルレジスタ１３？Ｖ３、ベクトルレジスタ１
４ｙＶ４、ベクトルレジスタ１５’ｉＶ５．ベクトルレ
ジスタ１６を■６とする。

命令■はベクトルレジスタ１１のベクトルデータをベク
トルレジスタ１３へ移送する命令であり、続く命令■は
命令■によってベクトルレジスタ１３へ移送されたベク
トルデータとベクトルレジスタ１４のベクトルデータと
ヲ乗算器にて乗算し、結果をベクトルレジスタ１６へ格
納するように指示する命令である。命令■の開始に先立
って、ベクトルレジスタ１１−１２＊１４には丁でにベ
クトルデータが格納されているものとする。

第６図を参照する際、命令■に開始にともなってベクト
ルレジスタ１１．１２のベクトルデータが胱出され、加
算器２１へ入力される。加算器２１で加算されたベクト
ルデータはレジスタ３１にて保持されろ。ここで１選択
回路４５ではレジスタ３１の出力はベクトルレジスタ１
５へ入力するように指示され、選択されたレジスタ３１
の出力はベクトルレジスタ１５へ書込まｎる。この動作
は、ベクトル長２０分だけ繰返されろ。

命令■によりベクトルレジスタ１１のベクトルデータは
加算器２１．　　レジスタ３１．および選択回路４３を
経てベクトルレジスタ１３へ移送される。命令■の実行
では、ベクトルレジスタ１１のベクトルデータを変化さ
せないために零が加算されろ。ここで命令■の実行は、
命令■によるベクトルレジスタ１１の読出し動作が終了
するまで開始されることはな込。

命令■によるベクトルレジスタ１３へのベクトルデータ
の書込みが開始されると、命令■の処理が開始されたベ
クトルレジスタ１３．１４のベクトルデータに対する胱
出し動作が開始される。ベクトルレジスタ１３．１４か
ら読出されたベクトルデータは乗算器２２へ入力され、
乗算結果はレジスタ３２へ出力される。レジスタ３２に
保持された乗算結果は、レジスタ３２の出力をベクトル
レジスタ１６へ入力丁６よう指示されている選択回路４
６によって選択され、ベクトルレジスタ１６へ書込まれ
る。この動作も、ベクトル長りの分だけ繰返される。

（発明が解決しようとする問題点） 上述した従来のベクトルデータ処理装置では。

同一のベクトルデータを異徨の演算で共用する場合、命
令■によるベクトルデータ読出し開始から命令■による
ベクトルデータ読出し開始までには、演算時間ｍとベク
トル長りとを加えた時間が必要であり、ベクトルデータ
を高速に移送することかできないという欠点があった。

本発明の目的は、ベクトルデータを複数個のベクトルレ
ジスタに保持しておき、さらに各オペランド入力がベク
トルレジスタの出方と一対一に対応し、固定的に結合さ
れて命令に従った演算を複数個の演算器によって実施す
ることかできるようにしておき、命令によって演算器の
出力、またはベクトルレジスタから読出されたベクトル
データを選択してベクトルレジスタに供給すること罠よ
って上記欠点を除去し、ベクトルデータを高速に移送で
きるように構成したベクトルデータ処理装置を提供する
ことにある。

（問題点を解決するための手段） 本発明によるベクトルデータ処理装置は複数個のベクト
ルレジスタと、複数個の演算器と、選択器とを具備して
構成したものである。

複数個のベクトルレジスタは、そｎぞれがベクトルデー
タを保持するためのものである。

置数の演算器は、各オペランド入力がベクトルレジスタ
の出力と一対一に対応し、且つ、固定的に結合さ几て命
令に従った演算を行うためのものである。

選択回ｗＩは、命令に従って演算器の出力またはベクト
ルレジスタから読出されたベクトルデータをベクトルレ
ジスタに選択して供給するためのものである。

（実　流側） 次に、図面を参照して本発明の詳細な説明する。

第１図は、本発明によるベクトルデータ処理ｖ装置の一
実施例を示すブロック図である。

第１図を参照すると本発明はベクトルレジスタ１１−１
８と、演算器２１〜２４と、レジスタ３１〜３４．５１
〜５８と１選択回路４１〜４８とを備えて構成されてい
る。

ベクトルレジスタ１１〜１８は複数個のベクトルデータ
を保持するレジスタであり、ベクトルレジスタ１１．１
２の出力は演算器２１に供給サレ、ベクトルレジスタ１
３．１４の出力は演算器２２に供給され、ベクトルレジ
スタ１５゜１６の出力は演算器２３に供給され、ベクト
ルレジスタ１７．１８の出力は演算器２４に供給される
。演算器２１〜２４はそれぞれ異種の演算を処理するパ
イプライン方式の演算器であり、ベクトルレジスタから
続出され念ベクトルデータをクロックごとに取込んで次
々に処理し、演算結果をクロックごとに出力するもので
ある。

演算器２１は７１Ｄ算、演算器２２は乗算、演算器２３
は論理、演算器２４はシフトの演算をそｎぞｎ行うもの
である。演算器２１〜２４からクロックごとに出力され
る演算結果は、それぞれレジスタ３１〜３４に保持され
、その後、選択回路４１〜４８へ分配される。選択回路
４１〜４８ではそれぞれベクトルレジスタ１１〜１８に
対応して設けられるもので、命令によって指示された演
算結果を対応するベクトルレジスタに選択して供給する
。

いっぽつ、ベクトルレジスタ１１〜１８から読出された
ベクトルデータは演算器２１〜２４に供給され、同時に
レジスタ５１〜５８にも供給される。

レジスタ５１〜５８はそれぞれベクトルレジスタ１１−
１８の出力に対応して設けられ、命令によって指示され
たベクトルレジスタから読出されたベクトルデータを保
持するものである。

レジスタ５１〜５８のＷ力はレジスタ３１〜３４に分配
され、同様に選択回路４１〜４８に分配される。

第２図に示す命令はＤＯ算に引続き乗算を実行する命令
で、加算で使用されろオペランドを乗算でも使用する場
合を示すものである。

主記憶からロードされてくろベクトルデータをベクトル
レジスタに格納するパスは説明の繁雑さを避けるため記
述していないが、ベクトルレジスタ１１．１２に加算器
べきベクトルデータが主記憶から既にロードされている
ものとし、ベクトルレジスタ１４に乗算丁ヘキヘクトル
テータが主記憶から既にロードされているものとして％
第２図に示すような命令処理を説明する。

オペランドを異なる演算で共用する場合には。

従来の技術において説明したように、先行する加算命令
でオペランドを使用したあと、乗算命令で使用されるベ
クトルレジスタへオペランドを移送して乗算を行う方式
か、または加算で使用されるベクトルレジスタと乗算で
使用されるベクトルレジスタとへ、それぞれロード命令
によってオペランドｆａ−ドしておく方式が公知である
が、どちらの方式も演算器の遊びを少なくして、有効に
使用することかできない。そこで、第２図に示す命令の
実行が有効である。

第２図の命令のはベクトルレジスタ■１のベクトルデー
タとベクトルレジスタｖ２のベクトルデータとを加算器
２１によって加算し、結果をベクトルレジスタＶ５に格
納するとともに、ベクトルレジスタｖｌのベクトルデー
タをベクトルレジスタＶ３へ移送して指示する命令であ
る。ここで、ベクトルレジスタ１ｌｔｖ１．ベクトルレ
ジスタ１２をｖ２１ベクトルレジスタ１３ｉＶ３．ベク
トルレジスタ１４＊Ｖ４．　ベクトルレジスタ１５’ｉ
Ｖ５．ベクトルレジスタ１６會Ｖ６とする。命令■はベ
クトルレジスタ１３のベクトルデータとベクトルレジス
タ１４のベクトルデータとを乗算器２２−によって乗算
し、結果をベクトルレジスタ１６へ格納するよ５に指示
する命令である。

第３図は、命令■および命令■の動作タイミングを示す
説明図である。

命令■の開始に伴ってベクトルレジスタ１１゜１２のベ
クトルデータが読出され、加算器２１へ入力される。こ
の動作に並行してベクトルレジスタ１１から絖出された
ベクトルデータは、レジスタ５１に保持される。加算器
２１に入力されたベクトルデータは加算処理され、結果
はレジスタ３１へ出力される。レジスタ３１ｆ保持され
ている演算結果は、命令■に従って選択回路４５によっ
て選択され、ベクトルレジスタ１５へ書込まれろ。ここ
で、命令のはレジスタ３１の出力をベクトルレジスタ１
５へ入力するよう指示している。

いっぽう、レジスタ５１に保持されている移透丁べきベ
クトルデータは、命令■に従って選択回路−４３によっ
て選択され、ベクトルレジメタ１３へ書込まれる。ここ
で、命令■はレジスタ５１の出力をベクトルレジスタ１
３へ入力するよう指示している。

命令■によってベクトルレジスタ１１からベクトルレジ
スタ１３ヘベクトルデータの移送が開始されると、命令
■の実行も開始され、ベクトルレジスタ１３．１４の胱
出し動作が開始される。ベクトルレジスタ１３．１４か
らｇ出されたベクトルデータは乗算器２２へ入力さｎ１
乗算されて、結果はレジスタ３２へ出力される。

レジスタ３２に保持されている乗算結果は、命令■によ
ってレジスタ３２の出力をベクトルレジスタ１６へ入力
するよう指示されている選択回路４６によって選択さｆ
’Ｌ、ベクトルレジスタ１６へ書込まれる。

命令■、■の実行動作Ｆｉ、ベクトル長２の分だけ繰返
し実行されろ。従って、命令■によるベクトルデータの
絖出し開始から命令■によるベクトルデータの絖出し開
始までは、ベクトルデータ移送開始時間ｎだけでよいこ
とになる。

以上は本発明の一実施例を示したものであるが、本発明
はこれに限定されるものではない。

例えば、本実施例においては演算器２１〜２４の数を４
個とし、ベクトルレジスタ１１〜１８の数を８個とした
が、これは−例にすぎず、要求される動作環境に応じて
演算器やベクトルレジスタの個数、または演算器の種類
を適当に設定することかできる。また１本実施例に示し
た加算命令と移送動作との同時処理は、これに限定され
るものではなく１乗算命令、論理命令。

およびシフト命令にも適用できる。

（発明の効果） 以上説明し念ように本発明は、ベクトルレジスタの出力
を丁べてのベクトルレジスタの入力へ分配することによ
って、同一の演算オペランドを共有する異なる演算を実
行する場合には。

先行する演算の開始と同時に後続する演算に必要なオペ
ランドを移送することかできるため。

主記憶のアクセス回数を減することができるとともに、
ベクトルレジスタ間のデータ移送のために演算器を使用
することなく、高速にデータを移送することかできると
云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるベクトルデータ処理装置の一実
施例を示すブロック図である。 第２図は、第１図に示す本実施例の命令列を示す説明図
である。 第３図は、第１図に示す本実施例の命令処理を示すタイ
ミング図である。 第４図は、従来技術によるベクトルデータ処理装置の実
例を説明するためのブロック図である。 第５図は、第４図のベクトルデータ処理装置のＳ合判を
示す説明図である。 第６図は第５図で示すような命令を処理するタイミング
を示す図である。 １１〜ｌ　８　・・・ベクトルレジスタ２１〜２４・・
・演算器 ３１〜３４．５１〜５８・・・レジスタ４１〜４８・・
・選択回路 才２図 ■ＶＡＤＭ　　　　Ｖ５／Ｖ３１　（Ｖｌ）、ＶＺ■Ｖ
ＭＰＹ　　’！６　、　Ｖ３．　Ｖ４才３ｒＡ 才４図 ′！′５図 ■ＶＡＤＩ）　　ｖｉ　、　ｖｉ　、　ｖＺ■ＶＭＶ　
　　Ｖ３．　、ＩＩ ＠ｖｒ、ＰＹｖ；、ｙ３．ｖ４

Claims (1)

【特許請求の範囲】
1. それぞれがベクトルデータを保持するための複数個のベ
   クトルレジスタと、各オペランド入力が前記ベクトルレ
   ジスタの出力と一対一に対応し、且つ、固定的に結合さ
   れて前記命令に従った演算を行うための複数個の演算器
   と、前記命令に従って前記演算器の出力または前記ベク
   トルレジスタから読出されたベクトルデータを前記ベク
   トルレジスタに選択して供給するための選択回路とを具
   備して構成したことを特徴とするベクトルデータ処理装
   置。