JPS63171842U - - Google Patents

Info

Publication number
JPS63171842U
JPS63171842U JP466988U JP466988U JPS63171842U JP S63171842 U JPS63171842 U JP S63171842U JP 466988 U JP466988 U JP 466988U JP 466988 U JP466988 U JP 466988U JP S63171842 U JPS63171842 U JP S63171842U
Authority
JP
Japan
Prior art keywords
bits
addition
output
subtraction
operation result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP466988U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP466988U priority Critical patent/JPS63171842U/ja
Publication of JPS63171842U publication Critical patent/JPS63171842U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【図面の簡単な説明】
第１図はアナログ信号のＰＣＭ信号への変換を
示すブロツク図、第２図は非線形量子化の説明図
、第３図は従来の２入力ＰＣＭ信号加算器のブロ
ツク図、第４図は本考案によるＡ法則ＰＣＭ信号
の絶対値部の減算回路のブロツク図、第４Ａ図は
Ａ法則ＰＣＭ信号の加算回路の主要部、第５図は
第４図をＡ法則ＰＣＭ信号に適用する為に変形し
た回路のブロツク図、第６図は本考案によるＡ法
則ＰＣＭ信号の加算回路のブロツク図、第７図は
第４図の回路にメモリを導入した回路のブロツク
図である。 １０，１１：ＰＣＭ信号入力端子、２０：絶対
値部出力端子、２１：極性ビツト出力端子。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 極性ビツトをふくむ２つの入力ＰＣＭ信号
    を加算及び減算するＰＣＭ信号の加減算装置にお
    いて、加算に対しては、極性ビツトを除いた入力
    ＰＣＭ信号の加減算を行う第１の手段と、各入力
    信号の極性ビツトの一致・不一致を検出する第２
    の手段を有し、第２の手段で一致が検出されたと
    きは、第１の手段で加算を行い、第２の手段で不
    一致が検出されたときは、第１の手段で減算を行
    い、第１の手段の出力から演算結果の極性ビツト
    を除いたＰＣＭ信号を出力し、第２の手段の出力
    と、第１の手段の極性出力から演算結果の極性ビ
    ツトを出力し、減算に対しては、減数のＰＣＭ信
    号の極性ビツトを反転した後被減数と減数を加算
    することにより演算結果の出力を提供することを
    特徴とするＰＣＭ信号の加減算装置。 (2) 第１の手段が、非線形量子化されたセグメ
    ントビツトとステツプビツトとから成るＰＣＭ信
    号の減算を行うに際し、入力ＰＣＭ信号のセグメ
    ント値の差に従つてステツプビツトの桁合せをす
    る手段と、該手段により桁合せされた２つのステ
    ツプビツトを減算する第１の減算手段と、２つの
    入力ＰＣＭ信号のセグメント値の内小さくない方
    の値から該減算の桁落ちビツト数を減算する第２
    の減算手段とを有し、第１の減算手段の出力から
    演算結果のステツプビツトを得、第２の減算手段
    の出力から演算結果のセグメントビツトを得、 またＰＣＭ信号の加算を行うに際し、入力ＰＣ
    Ｍ信号のセグメント値の差に従つてステツプビツ
    トの桁合せをする手段と、該手段により桁合せさ
    れた２つのステツプビツトを加算する第１の加算
    手段と、２つの入力ＰＣＭ信号のセグメント値の
    内小さくない方の値に該加算の桁あふれビツト数
    を加算する第２の加算手段とを有し、第１の加算
    手段の出力から演算結果のステツプビツトを得、
    第２の加算手段の出力から演算結果のセグメント
    ビツトを得ることを特徴とする実用新案登録請求
    の範囲第１項に記載のＰＣＭ信号の加減算装置。
JP466988U 1988-01-20 1988-01-20 Pending JPS63171842U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP466988U JPS63171842U (ja) 1988-01-20 1988-01-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP466988U JPS63171842U (ja) 1988-01-20 1988-01-20

Publications (1)

Publication Number Publication Date
JPS63171842U true JPS63171842U (ja) 1988-11-08

Family

ID=30785544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP466988U Pending JPS63171842U (ja) 1988-01-20 1988-01-20

Country Status (1)

Country Link
JP (1) JPS63171842U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158830A (en) * 1978-06-06 1979-12-15 Fujitsu Ltd High-speed arithmetic processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158830A (en) * 1978-06-06 1979-12-15 Fujitsu Ltd High-speed arithmetic processing system

Similar Documents

Publication Publication Date Title
JPS6159914A (ja) デイジタル圧縮装置
JPS5660358A (en) Spectrum analyzer
JPS63171842U (ja)
JPH0715281A (ja) ノイズシェーピング装置
JPS5535581A (en) Waveform shaping circuit
JPS6151543U (ja)
JP2890412B2 (ja) 符号変換回路
JP2792302B2 (ja) Ｐｃｍ信号／ｓｂ−ａｄｐｃｍ信号識別回路
JPS6353138U (ja)
SU583431A1 (ru) Устройство дл вычислени разности
JPS61274425A (ja) デイジタル圧縮回路
JPS62289006A (ja) デイジタル補間フイルタ
CA2051583A1 (en) Interpolator Increasing the Output Word Rate of a Digital Signal
JPH0181580U (ja)
JPS5828433U (ja) Ｄｐｃｍ方式アナログ・デイジタル変換器
JPS6353139U (ja)
JPH0797747B2 (ja) パルス幅変調装置
JPS6232533A (ja) １０進加減算回路における１０進デ−タ例外検出方式
JPS56140782A (en) Processing system of digital video signal
JPS5940671Y2 (ja) 多値化回路装置
JPS59140535U (ja) 浮動小数点方式アナログ・デイジタル変換器
JPH01171024A (ja) 対数演算回路装置
JPS5884343A (ja) シリアル加算回路
JPS62178300A (ja) 音声信号変復調装置
JPH04195423A (ja) 乗算器