JPS63166979A - ガスエツチング方法 - Google Patents
ガスエツチング方法Info
- Publication number
- JPS63166979A JPS63166979A JP31507186A JP31507186A JPS63166979A JP S63166979 A JPS63166979 A JP S63166979A JP 31507186 A JP31507186 A JP 31507186A JP 31507186 A JP31507186 A JP 31507186A JP S63166979 A JPS63166979 A JP S63166979A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- reaction chamber
- gaseous
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 12
- 239000007789 gas Substances 0.000 claims abstract description 81
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000011261 inert gas Substances 0.000 claims abstract description 8
- 239000007787 solid Substances 0.000 claims abstract description 6
- 239000000356 contaminant Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 22
- 238000004140 cleaning Methods 0.000 abstract description 13
- 239000003344 environmental pollutant Substances 0.000 abstract description 4
- 231100000719 pollutant Toxicity 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000000354 decomposition reaction Methods 0.000 description 9
- 108091008695 photoreceptors Proteins 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910004074 SiF6 Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアモルファス半導体膜の生成に伴って発生する
不要な固体状汚染物質をガス化して取り除くためのガス
エツチング方法に関するものである。
不要な固体状汚染物質をガス化して取り除くためのガス
エツチング方法に関するものである。
近時、アモルファスシリコン膜などのアモルファス半導
体膜を光電変換部材に用いる技術分野は目覚ましい発展
を遂げており、その−例として電子写真感光体があり、
アモルファスシリコン（以下、ａ−Ｓｔと略す）を光キ
ヤリア発生層とし、その成膜にグロー放電分解装置を用
いて高品質な感光体が得られている。
体膜を光電変換部材に用いる技術分野は目覚ましい発展
を遂げており、その−例として電子写真感光体があり、
アモルファスシリコン（以下、ａ−Ｓｔと略す）を光キ
ヤリア発生層とし、その成膜にグロー放電分解装置を用
いて高品質な感光体が得られている。
しかしながら、その成膜用原料であるシランガスなどを
グロー放電分解すると放電用電極板やその他の反応室内
部を粉体等により汚染する。この汚染物質は粒径がサブ
ミクロン程度のシリコン重合体と考えられ、ａ−Ｓｉ感
光体を一度製造すると反応室の内部には汚染物質が肉眼
ではっきりと確認できる程度に付着しており、成膜終了
後、感光体ドラムを取り出すとこの粉体が舞い上がって
しまう。そのために続けて同じ装置を用いて次のａ−Ｓ
ｉ感光体を製造しようとすると成膜中に粉体が取り込ま
れて成膜欠陥を引き起こし、その欠陥部で電子写真特性
が低下し、この感光体を用いて画像を形成すると白抜け
などが発生していた。
グロー放電分解すると放電用電極板やその他の反応室内
部を粉体等により汚染する。この汚染物質は粒径がサブ
ミクロン程度のシリコン重合体と考えられ、ａ−Ｓｉ感
光体を一度製造すると反応室の内部には汚染物質が肉眼
ではっきりと確認できる程度に付着しており、成膜終了
後、感光体ドラムを取り出すとこの粉体が舞い上がって
しまう。そのために続けて同じ装置を用いて次のａ−Ｓ
ｉ感光体を製造しようとすると成膜中に粉体が取り込ま
れて成膜欠陥を引き起こし、その欠陥部で電子写真特性
が低下し、この感光体を用いて画像を形成すると白抜け
などが発生していた。
かかる問題を解決するために、ａ−３ｉ悪感光を製造し
たグロー放電分解装置の反応室内部へＣＦ、ガスを導入
してグロー放電を発生させ、これに伴うエツチングによ
り汚染物質をガス化して除去するガスエツチング洗浄が
行われている。
たグロー放電分解装置の反応室内部へＣＦ、ガスを導入
してグロー放電を発生させ、これに伴うエツチングによ
り汚染物質をガス化して除去するガスエツチング洗浄が
行われている。
しかしながら、このＣＦ４ガスを用いたガスエツチング
洗浄によれば、その洗浄に著しく長い時間を要し、例え
ば上記のようなａ−５ｔ悪感光を成膜形成する場合であ
れば、その成膜に要した時間と同じ位の時間をガスエツ
チング洗浄に費さなくてはならず、これにより、製造効
率が低下し、製造コストを高めている。
洗浄によれば、その洗浄に著しく長い時間を要し、例え
ば上記のようなａ−５ｔ悪感光を成膜形成する場合であ
れば、その成膜に要した時間と同じ位の時間をガスエツ
チング洗浄に費さなくてはならず、これにより、製造効
率が低下し、製造コストを高めている。
そこで本願出願人は、既にＳＦｈガスをエツチングガス
として用いた場合、そのエツチング速度がＣＦ４ガスに
比べて格段に大きくすることができることを提案した。
として用いた場合、そのエツチング速度がＣＦ４ガスに
比べて格段に大きくすることができることを提案した。
しかしながら、本発明者等はかかるＳＦ、ガスをエツチ
ングガスとして用いる場合、そのガス自体が高絶縁性で
あるためにエツチング条件によっては完全にエツチング
されない場合があることが判った。
ングガスとして用いる場合、そのガス自体が高絶縁性で
あるためにエツチング条件によっては完全にエツチング
されない場合があることが判った。
即ち、放電領域内にある被エツチング部材に対しては十
分にエツチングができるが、高絶縁性ＳＦ、ガスを用い
ているためにその放電領域が広がらず、反応室内部に非
放電領域ができ、その領域内の被エツチング部材がエツ
チングされないという問題がある。
分にエツチングができるが、高絶縁性ＳＦ、ガスを用い
ているためにその放電領域が広がらず、反応室内部に非
放電領域ができ、その領域内の被エツチング部材がエツ
チングされないという問題がある。
更にこのようなガスエツチング洗浄の場合、反応室の内
部容積が大きくなるに伴ってエツチングガスのガス圧力
が小さくなる傾向にあり、これにより、反応室の内部全
域に亘って一様な放電が生成されず、非放電領域が随所
にできるという問題がある。
部容積が大きくなるに伴ってエツチングガスのガス圧力
が小さくなる傾向にあり、これにより、反応室の内部全
域に亘って一様な放電が生成されず、非放電領域が随所
にできるという問題がある。
従って本発明の目的は反応室内部の隅々にまでエツチン
グ作用を施し且つその所要時間を短縮することができた
ガスエツチング方法を提供することにある。
グ作用を施し且つその所要時間を短縮することができた
ガスエツチング方法を提供することにある。
本発明の他の目的は一個の反応室より複数個のアモルフ
ァス半導体部材を製作することができるような内部容量
の大きいグロー放電用反応室に好適なガスエツチング方
法を提供することにある。
ァス半導体部材を製作することができるような内部容量
の大きいグロー放電用反応室に好適なガスエツチング方
法を提供することにある。
本発明によれば、アモルファス半導体生成用ガスが導入
される反応室の内部にグロー放電を発生させてアモルフ
ァス半導体膜を生成し、このアモルファス半導体膜の生
成に伴って発生する固体状汚染物質をエツチングガスの
放電によりガス化するガスエツチング方法において、前
記エツチングガスがＳＦ、ガス及び不活性ガスから成る
と共にこれらのガスのモル比率が９：１乃至２：８の範
囲内にあることを特徴とするガスエツチング方法が提供
される。
される反応室の内部にグロー放電を発生させてアモルフ
ァス半導体膜を生成し、このアモルファス半導体膜の生
成に伴って発生する固体状汚染物質をエツチングガスの
放電によりガス化するガスエツチング方法において、前
記エツチングガスがＳＦ、ガス及び不活性ガスから成る
と共にこれらのガスのモル比率が９：１乃至２：８の範
囲内にあることを特徴とするガスエツチング方法が提供
される。
以下、本発明をａ−５ｉ悪感光をグロー放電分解法によ
り製作する場合を例にとって説明する。
り製作する場合を例にとって説明する。
本発明によれば、ａ−３ｔ悪感光をグロー放電分解装置
によって製作した場合、その反応室内部には前述したよ
うな固体状汚染物質が放電用電極板や反応室内面などに
付着しており、これをガスエツチングによってガス化す
るに際して、このエツチングガスにＳｉＦ６ガスと不活
性ガスを所定の範囲内のモル比率で混合したガスを用い
ており、このガスをグロー放電分解するに伴って汚染物
質をガス化するというものであり、これにより、絶縁性
ＳＦ、ガスをそれによりも導電性が大きい不活性ガスで
もって補完し、エツチングガス自体の導電性を大きくし
、その結果、グロー放電領域をより広範囲にしてガスエ
ツチング領域を広げたことが特徴である。
によって製作した場合、その反応室内部には前述したよ
うな固体状汚染物質が放電用電極板や反応室内面などに
付着しており、これをガスエツチングによってガス化す
るに際して、このエツチングガスにＳｉＦ６ガスと不活
性ガスを所定の範囲内のモル比率で混合したガスを用い
ており、このガスをグロー放電分解するに伴って汚染物
質をガス化するというものであり、これにより、絶縁性
ＳＦ、ガスをそれによりも導電性が大きい不活性ガスで
もって補完し、エツチングガス自体の導電性を大きくし
、その結果、グロー放電領域をより広範囲にしてガスエ
ツチング領域を広げたことが特徴である。
このようなエツチングガスはＳｉＦ６ガスと不活性ガス
から成り、そのガス比率はモル比で９：１乃至２：８の
範囲内に、好適には７：３乃至４：６の範囲内に設定す
るのがよく、この比率が９：１から外れた場合には非放
電領域が顕著となって汚染物質が残存し易（なり、２：
８から外れた場合にはエツチング速度の低下が顕著とな
る。
から成り、そのガス比率はモル比で９：１乃至２：８の
範囲内に、好適には７：３乃至４：６の範囲内に設定す
るのがよく、この比率が９：１から外れた場合には非放
電領域が顕著となって汚染物質が残存し易（なり、２：
８から外れた場合にはエツチング速度の低下が顕著とな
る。
上記不活性ガスにはＨｅ、 Ｎｅ＋ Ａｒ、 Ｋｒ、
Ｘｅなどがあり、いずれのガスでもよいが、就中、Ａｒ
が低コストガスという点で望ましい。
Ｘｅなどがあり、いずれのガスでもよいが、就中、Ａｒ
が低コストガスという点で望ましい。
次に本発明の実施例を述べる。
（グロー放電分解装置）
第１図はグロー放電分解装置であり、図中、１は円筒形
状の反応室、２は感光体ドラム装着用の円筒形状の導電
性基板支持体、３は基板加熱用ヒータ、４はａ−Ｓｉの
成膜に用いられる円筒形状のグロー放電用電極板であり
、この電極板４にはガス噴出口５が形成されており、そ
して、６は反応室内部へガスを導入するガス導入口、７
はグロー放電に晒されたガスの残余ガスを排気するため
のガス排出口であり、８は基板支持体２とグロー放電用
電極板４の間でグロー放電を発生させる高周波電源であ
る。
状の反応室、２は感光体ドラム装着用の円筒形状の導電
性基板支持体、３は基板加熱用ヒータ、４はａ−Ｓｉの
成膜に用いられる円筒形状のグロー放電用電極板であり
、この電極板４にはガス噴出口５が形成されており、そ
して、６は反応室内部へガスを導入するガス導入口、７
はグロー放電に晒されたガスの残余ガスを排気するため
のガス排出口であり、８は基板支持体２とグロー放電用
電極板４の間でグロー放電を発生させる高周波電源であ
る。
このグロー放電分解装置を用いてａ−５ｔ悪感光を製作
する場合には、ａ−Ｓｉ成膜用のドラム状基板９を基板
支持体２に装着し、ａ−Ｓｔ生成用ガスをガス導入口６
より反応室内部へ導入し、このガスをガス噴出口５を介
して基板面へ噴出し、更にヒータ３によって基板を所要
の温度に設定すると共に基板支持体２と電極板４の間で
グロー放電を発生させ、これにより、基板９の周面にａ
−Ｓｉが成膜した電子写真感光体ができる。
する場合には、ａ−Ｓｉ成膜用のドラム状基板９を基板
支持体２に装着し、ａ−Ｓｔ生成用ガスをガス導入口６
より反応室内部へ導入し、このガスをガス噴出口５を介
して基板面へ噴出し、更にヒータ３によって基板を所要
の温度に設定すると共に基板支持体２と電極板４の間で
グロー放電を発生させ、これにより、基板９の周面にａ
−Ｓｉが成膜した電子写真感光体ができる。
（ガスエツチング方法）
このようにしてａ−５ｔ悪感光を製作した場合、電極板
４や反応室内面には汚染物質が付着している。
４や反応室内面には汚染物質が付着している。
そこで、基板９と概ね同形状の導電性ダミー基板を基板
支持体２に装着し、次いで、ＳＦ、ガスと計ガスの混合
ガスをガス導入口６より反応室内部へ導入し、ガス噴出
口５を介してダミー基板へ向けて噴出し、更に基板支持
体２と電極板４の間でグロー放電を発生させ、これによ
ってＳＦ、ガスが分解してその分解に伴って前記汚染物
質をガス化する。
支持体２に装着し、次いで、ＳＦ、ガスと計ガスの混合
ガスをガス導入口６より反応室内部へ導入し、ガス噴出
口５を介してダミー基板へ向けて噴出し、更に基板支持
体２と電極板４の間でグロー放電を発生させ、これによ
ってＳＦ、ガスが分解してその分解に伴って前記汚染物
質をガス化する。
（実施例）
上述したガスエツチング方法に基いてＳＦ、ガスとＡｒ
ガスの混合ガスを第１表に示したガス流量により反応室
内部へ導入し、前述した通りにガスエツチング洗浄を行
い、これにより、エツチングの状況を◎印、Ｏ印、及び
×印の３通りに区分した０◎印はすべての汚染物質が完
全にガス化し且つそのエツチング速度が著しく大きい場
合であり、Ｏ印はすべての汚染物質が完全にガス化した
が、それに要する時間が比較的長（なった場合であり、
Ｘ印は反応室の内部全域に亘って一様な放電が生成され
ず、非放電領域が顕著となり、電極板の一部にも汚染物
質が付着した状態であり、次のａ−Ｓｉ感光体の製作に
当たって成膜中に汚染物質が取り込まれて成膜欠陥を引
き起こし易い場合を表わす。
ガスの混合ガスを第１表に示したガス流量により反応室
内部へ導入し、前述した通りにガスエツチング洗浄を行
い、これにより、エツチングの状況を◎印、Ｏ印、及び
×印の３通りに区分した０◎印はすべての汚染物質が完
全にガス化し且つそのエツチング速度が著しく大きい場
合であり、Ｏ印はすべての汚染物質が完全にガス化した
が、それに要する時間が比較的長（なった場合であり、
Ｘ印は反応室の内部全域に亘って一様な放電が生成され
ず、非放電領域が顕著となり、電極板の一部にも汚染物
質が付着した状態であり、次のａ−Ｓｉ感光体の製作に
当たって成膜中に汚染物質が取り込まれて成膜欠陥を引
き起こし易い場合を表わす。
第１表
＊印の試験階は本発明の範囲外のものである。
第１表より明らかな通り、試験磁３乃至患７については
ガスエツチング洗浄が完全に行われており、特に試験隘
３乃至１１ｈ５によればそれの所要時間が短くできた。
ガスエツチング洗浄が完全に行われており、特に試験隘
３乃至１１ｈ５によればそれの所要時間が短くできた。
然るに試験阻７によれば、ＳＦ、ガスを用いて洗浄時間
を短縮化するという所期の目的が達成されず、また、試
験阻１と隘２についてはガスエツチング洗浄が十分に行
われなかった。
を短縮化するという所期の目的が達成されず、また、試
験阻１と隘２についてはガスエツチング洗浄が十分に行
われなかった。
以上の通り、本発明のガスエツチング方法によれば、Ｓ
Ｆ、ガスと不活性ガスの混合ガスをエツチングガスに用
いたことによって反応室内部の隅々にまでガスエツチン
グ洗浄を行うことができ且つその洗浄時間を短縮するこ
とができ、これにより、製造効率を高めて製造コストを
低減化することができる。
Ｆ、ガスと不活性ガスの混合ガスをエツチングガスに用
いたことによって反応室内部の隅々にまでガスエツチン
グ洗浄を行うことができ且つその洗浄時間を短縮するこ
とができ、これにより、製造効率を高めて製造コストを
低減化することができる。
また本発明のガスエツチング方法によれば、内部容積の
大きいグロー放電用反応室に対する洗浄にも適しており
、これによって量産化を有利に進めることができる。
大きいグロー放電用反応室に対する洗浄にも適しており
、これによって量産化を有利に進めることができる。
尚、本発明は上記の実施例に何等限定されるものではな
（、ａ−５ｉ以外のアモルファス半導体を成膜した場合
、或いは電子写真感光体以外の種々の光電変換部材にも
適用し得る。
（、ａ−５ｉ以外のアモルファス半導体を成膜した場合
、或いは電子写真感光体以外の種々の光電変換部材にも
適用し得る。
第１図は本発明の実施例に用いられるグロー放電分解装
置の概略図である。 １・・・反応室 ２・・・基板支持体３・・・ヒー
タ ４・・・グロー放電用電極板９・・・ドラム状基
板 特許出願人 （６６３）京セラ株式会社代表者安城欽寿
置の概略図である。 １・・・反応室 ２・・・基板支持体３・・・ヒー
タ ４・・・グロー放電用電極板９・・・ドラム状基
板 特許出願人 （６６３）京セラ株式会社代表者安城欽寿
Claims (1)
- アモルファス半導体生成用ガスが導入される反応室の内
部にグロー放電を発生させてアモルファス半導体膜を生
成し、このアモルファス半導体膜の生成に伴って発生す
る固体状汚染物質をエッチングガスの放電によりガス化
するガスエッチング方法において、前記エッチングガス
がＳＦ＿６ガス及び不活性ガスから成り且つこれらのガ
スのモル比率が９：１乃至２：８の範囲内にあることを
特徴とするガスエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31507186A JPS63166979A (ja) | 1986-12-26 | 1986-12-26 | ガスエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31507186A JPS63166979A (ja) | 1986-12-26 | 1986-12-26 | ガスエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63166979A true JPS63166979A (ja) | 1988-07-11 |
Family
ID=18061072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31507186A Pending JPS63166979A (ja) | 1986-12-26 | 1986-12-26 | ガスエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63166979A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354421A (en) * | 1991-01-22 | 1994-10-11 | Sony Corporation | Dry etching method |
| FR2777913A1 (fr) * | 1998-04-28 | 1999-10-29 | Balzers Hochvakuum Ag | Procede pour le decapage a sec et reacteur pour la mise en oeuvre de ce procede |
-
1986
- 1986-12-26 JP JP31507186A patent/JPS63166979A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354421A (en) * | 1991-01-22 | 1994-10-11 | Sony Corporation | Dry etching method |
| FR2777913A1 (fr) * | 1998-04-28 | 1999-10-29 | Balzers Hochvakuum Ag | Procede pour le decapage a sec et reacteur pour la mise en oeuvre de ce procede |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1118086C (zh) | 等离子体工艺设备及等离子体工艺设备的腔体腐蚀方法 | |
| CA1323528C (en) | Method for preparation of multi-layer structure film | |
| JPH02119134A (ja) | シリコン表面の処理方法 | |
| US4633812A (en) | Vacuum plasma treatment apparatus | |
| US5688410A (en) | Method of ashing resist and apparatus therefor | |
| TW533597B (en) | CVD system and substrate cleaning method | |
| JPS63166979A (ja) | ガスエツチング方法 | |
| JPS63160335A (ja) | ガスエツチング方法 | |
| JPH01200628A (ja) | ドライエッチング方法 | |
| JPS63128716A (ja) | ガスエツチング方法 | |
| JPH05243163A (ja) | 反応炉内部の残留ハロゲン除去方法 | |
| JPS5587435A (en) | Method of producing semiconductor device | |
| JPS63151025A (ja) | ガスエツチング方法 | |
| JPH09289198A (ja) | プラズマ処理装置及びプラズマ処理装置用保護部材 | |
| JPS63116428A (ja) | ドライエツチング方法 | |
| JPH073597B2 (ja) | 電子写真感光体の製造方法 | |
| US6626187B2 (en) | Method of reconditioning reaction chamber | |
| JPH01127685A (ja) | グロー放電分解装置のガスエッチング洗浄方法 | |
| JPS5897826A (ja) | 半導体製造装置およびその洗浄方法 | |
| JPH0418456B2 (ja) | ||
| JPH0514904B2 (ja) | ||
| JPS62180085A (ja) | グロ−放電分解装置 | |
| JPH02197572A (ja) | ガスエッチング方法 | |
| JPH0277579A (ja) | 堆積膜形成装置の洗浄方法 | |
| JPH0579940U (ja) | プラズマｃｖｄ装置 |