JPS5897826A - 半導体製造装置およびその洗浄方法 - Google Patents

半導体製造装置およびその洗浄方法

Info

Publication number
JPS5897826A
JPS5897826A JP56195640A JP19564081A JPS5897826A JP S5897826 A JPS5897826 A JP S5897826A JP 56195640 A JP56195640 A JP 56195640A JP 19564081 A JP19564081 A JP 19564081A JP S5897826 A JPS5897826 A JP S5897826A
Authority
JP
Japan
Prior art keywords
discharge
etching
glow discharge
semiconductor manufacturing
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56195640A
Other languages
English (en)
Inventor
Shinichiro Ishihara
伸一郎 石原
Masatoshi Kitagawa
雅俊 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56195640A priority Critical patent/JPS5897826A/ja
Publication of JPS5897826A publication Critical patent/JPS5897826A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、SiH4、SiF4等を原料ガスとしプラズ
マ反応によシ作成する非晶質ケイ素(以下a−8iと略
す)の製造装置およびその洗浄方法に関する。
本発明は、a−8tを材料とする光導電素子、光起電力
素子を再現よく生産することができる製造装置およびそ
の洗浄方法を提供することを目的とする。
従来a−8i・の製造装置はa−8t堆積後、装置内壁
に付着し九a−8tをふき取るか、特別な処置をせずに
再びa−8iを堆積させていた。同一反応管を複数回使
用していると反応管内壁に付着したa−8iが堆積中に
はかれ落ちることがしばしば起こる。基板上には上記a
−8i粉が乗るとその部分がピンホールとなシ、素子特
性に重大な影醤を与えていた。反応管を交換すれば良い
が反応管の交換にも、反応管の脱ガスにも時1間がかか
り生産には不向きである。
また、従来からプラズマ反応によって作るチッ化ケイ素
(以下Si3N4と略す)の洗浄にプラズマ反応による
エツチングを行なっている製品が販売されている。この
場合エツチングがスはフッ化炭°素化合一であり、Ar
7’ラズマ処理を除いて本発明と同一で方法も同じであ
る。しかし5isN4N*は半導体保護用に用いられる
絶縁膜として使用される場合が多く、そういう場合は絶
縁特性が要求される王な特性である。一方a−8t膜は
主に光導電素子または光起電力素子等に用いられるため
要求される生な特性は光導電特性、光起電力特性である
特に光起電力特性は炭素や酸素の汚染によって大きく劣
化する。フッ化炭素系ガスでエツチングを行なう場合は
炭素や酸素の汚染が大きく、このためa−8i製造装置
の洗浄は、フッ化炭素系ガスを用いていなかった。  
  ゛ 本発明は、製造装置をきれいに保つためフッ化炭素化合
物を用いたエツチングを行なうが、それに伴なう特性劣
化のない光導電素子、光起電力素子を得る製造装置およ
びその洗浄方法を提供する覗のである。
以下、図面に従って本発明による半導体製造装置の一実
施例を示す。
図はグロー放電による単導体製造装置に本発明を適用し
たものである。ベルジャ1中にグロー放電を発生させる
ため電源2から対向電極3へ電力を供給する。4は適当
なマスクでおおわれた基板てあシ、基板加熱用ヒータを
内蔵したサンプルホルダ5に取り付けられている。Si
H4,SiF4等a−8i−原料゛ガスは導入口6から
装置1に供給される。
a−81を堆積させ基板をとり出した後、導入ロアから
例えばフッ化炭素と酸素の混合ガス等を導入し、装置1
内部のa−8iをエツチングする0中分にエツチングし
た後さらに本発明であるArのグロー放電を発生させる
ため導入口8からArまたはH2を混合させたArを装
置1に導入しグロー放電する。
このグロー放電に、よシ、フッ化炭素と酸素の混合ガス
を導入してa −S’iをエツチングした際、装置内に
残る酸素や炭素の汚染物をさらにとり去ることができる
。グロー放電のノクワーはa−BS堆積の時よシも通常
は大きくエツチングのときとほぼ同じである。真空度は
a=si堆積時より通常良くする。時間はエツチング時
間にも関係するが、1分間から30分間であシ、放電停
止の目安は放電色および放電状態の変化である。すなわ
ち装置内が酸素や炭素で汚染されていると放電が白っぽ
くなり、放電が広がる。Arでグロー放電した後は広が
りも小さくなり、赤紫のArグロー放電になる◇Arの
グロー放電を行なうか、行なわないかによって光起電力
素子の特性の平均値がどれtなど改善されているかを示
したのが表1である。この表にはエツチングなしで反応
管内のa−8iをふき取っただけの場合の素子特性も示
した。この場合、ピンホールが多いため、すなわち短絡
している素子が多いため平均値は出し難いため、ピンホ
ールがなく正常に動作する素子のみについての平均値を
出しである。
表1  (97,3mW/cm2太陽光下での太陽電池
の主な特性)このようにArのグロー放電を行なうこと
により特性全体にわたってArグロー放電を行なわない
素子に比べ10%程度改善されることが゛わかる。さら
に装置をエツチングしなくて得た素子で、ピンホールの
ないものを選んだ素子特性の平均値とほぼ同じであるこ
とがわかる。装置をエツチングしなかった場合のピンホ
ールによる短絡の確率は条件によって大きく違うが10
〜50%程度であった0 以上のように、本発明によってピンホールによる短絡の
確率が小さく、シかも特性の良い光起電力素子等が得°
られる半導体製造装置およびその洗浄方法を提供できる
ため、工業的に極めて価値が大きい。
【図面の簡単な説明】
図は、本発明による一実施例を示した図である。 1・・・ベルジャ、2・・・電源、3・・・対向電極、
4・・・基板、5・・・サンプルホルダ、6・・・原料
ガス導入口、7・・・エツチングガス導入口、8・・・
Ar導入口。

Claims (1)

    【特許請求の範囲】
  1. (1)  気体状ケイ素化合物をプラズマ反応によって
    堆積させる手段、気体状フッ化炭素化合物によるプラズ
    マ反応によ゛って装置内壁および基板ホルダ等に付着し
    た上記堆積物をとり除く手段、およびAr等不活性ガス
    によるプラズマを発生させる手段を有する半導体製造装
    置。 ゛(2)  気体状ケイ素化合物をプラズマ反応によっ
    て分解させた後、装置内壁に付着した上記分解物を気体
    状フッ化炭素化合物による・プラズマ反応によってとり
    除き、さらにAr等不活性ガスによるプラズマを発生さ
    せることを特徴とする半導体製造装置の洗浄方法。
JP56195640A 1981-12-07 1981-12-07 半導体製造装置およびその洗浄方法 Pending JPS5897826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56195640A JPS5897826A (ja) 1981-12-07 1981-12-07 半導体製造装置およびその洗浄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56195640A JPS5897826A (ja) 1981-12-07 1981-12-07 半導体製造装置およびその洗浄方法

Publications (1)

Publication Number Publication Date
JPS5897826A true JPS5897826A (ja) 1983-06-10

Family

ID=16344524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195640A Pending JPS5897826A (ja) 1981-12-07 1981-12-07 半導体製造装置およびその洗浄方法

Country Status (1)

Country Link
JP (1) JPS5897826A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928156A (ja) * 1982-12-29 1984-02-14 Konishiroku Photo Ind Co Ltd 露光マスクの製造方法
JPH0250985A (ja) * 1988-08-11 1990-02-20 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とする被膜を形成する装置のクリーニング方法
JPH07254570A (ja) * 1995-03-02 1995-10-03 Tokyo Electron Tohoku Ltd 熱処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358490A (en) * 1976-11-05 1978-05-26 Mitsubishi Electric Corp Forming method for film
JPS5433668A (en) * 1977-08-22 1979-03-12 Hitachi Ltd Plasma deposition unit
JPS56121632A (en) * 1980-03-03 1981-09-24 Shunpei Yamazaki Film formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358490A (en) * 1976-11-05 1978-05-26 Mitsubishi Electric Corp Forming method for film
JPS5433668A (en) * 1977-08-22 1979-03-12 Hitachi Ltd Plasma deposition unit
JPS56121632A (en) * 1980-03-03 1981-09-24 Shunpei Yamazaki Film formation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928156A (ja) * 1982-12-29 1984-02-14 Konishiroku Photo Ind Co Ltd 露光マスクの製造方法
JPH0548464B2 (ja) * 1982-12-29 1993-07-21 Konishiroku Photo Ind
JPH0250985A (ja) * 1988-08-11 1990-02-20 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とする被膜を形成する装置のクリーニング方法
JPH07254570A (ja) * 1995-03-02 1995-10-03 Tokyo Electron Tohoku Ltd 熱処理方法

Similar Documents

Publication Publication Date Title
US5908319A (en) Cleaning and stripping of photoresist from surfaces of semiconductor wafers
US5405491A (en) Plasma etching process
CA1323528C (en) Method for preparation of multi-layer structure film
US5883060A (en) Cleaning compositions for wafers used in semiconductor devices
US20030143410A1 (en) Method for reduction of contaminants in amorphous-silicon film
KR20090125039A (ko) 사전 시즌된 샤워헤드를 갖는 플라즈마 반응 장치 및 그 제조 방법
CN101015042A (zh) 脱除衬底上光刻胶的方法
KR100242938B1 (ko) 예비적처리의 완료점 검출장치 및 완료점 검출방법
KR0181728B1 (ko) 화학 증착장치의 서셉터에서 적층물을 제거하기 위한 개선된 세정공정
KR100259220B1 (ko) 수소 플라즈마 다운 스트림 처리 장치 및 수소 플라즈마 다운스트림 처리 방법
KR20070068556A (ko) 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법
JPS5897826A (ja) 半導体製造装置およびその洗浄方法
JPS63267430A (ja) 反応室内の清浄方法
JPH02312229A (ja) プラズマエッチング方法
JPH07142400A (ja) プラズマ処理方法及び装置
JPS63215037A (ja) ケイ素系薄膜の製造方法
JPH01200628A (ja) ドライエッチング方法
JPH03170678A (ja) 反応容器のクリーニング方法
KR100362906B1 (ko) 고체 표면, 기판 및 반도체 제조 장치의 처리 방법 및이들을 이용한 반도체 장치의 제조 방법
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH04137525A (ja) シリコン薄膜剥離防止方法
JPH0251987B2 (ja)
JPH0294631A (ja) 薄膜形成方法及び薄膜形成装置
JPS6054428A (ja) 薄膜の製造方法
TW541358B (en) Method for dry cleaning metal etching chamber