JPS63166317A - Ｄａ変換装置 - Google Patents
Ｄａ変換装置Info
- Publication number
- JPS63166317A JPS63166317A JP31180886A JP31180886A JPS63166317A JP S63166317 A JPS63166317 A JP S63166317A JP 31180886 A JP31180886 A JP 31180886A JP 31180886 A JP31180886 A JP 31180886A JP S63166317 A JPS63166317 A JP S63166317A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- bit
- input
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本考案はデジタルデータからアナログデータへの変換を
高速に行なうＤＡ変換装置に関する。
高速に行なうＤＡ変換装置に関する。
［従来の技術］
近時、ハード装置をコンピュータコントロールするシス
テムが一般化しつつある。この様なシステムにおいては
、デジタル制御装置、即ちコンピュータからのデジタル
データをＤＡ変換器によりアナログデータに変換し、該
アナログデータをハード装置に供給して該ハード装置を
作動させている。
テムが一般化しつつある。この様なシステムにおいては
、デジタル制御装置、即ちコンピュータからのデジタル
データをＤＡ変換器によりアナログデータに変換し、該
アナログデータをハード装置に供給して該ハード装置を
作動させている。
例えば、第３図は電子ビーム描画装置の概略を示したも
のであるが、電子銃１からの電子ビームを集束レンズ２
，３により材料上に集束させると同時に、位置決め用の
偏向器４により材料５上の所定の位買にショットし、所
定のパターンを描画している。この場合、デジタル制御
装置６からショット位置のデジタルデータがレジスタ７
にセットされ、該セットされたショット位置のデジタル
データはＤＡ変換器８によりアナログデータに変換され
、該データはアンプ９を介して前記位置決め用偏向器４
に供給されている。
のであるが、電子銃１からの電子ビームを集束レンズ２
，３により材料上に集束させると同時に、位置決め用の
偏向器４により材料５上の所定の位買にショットし、所
定のパターンを描画している。この場合、デジタル制御
装置６からショット位置のデジタルデータがレジスタ７
にセットされ、該セットされたショット位置のデジタル
データはＤＡ変換器８によりアナログデータに変換され
、該データはアンプ９を介して前記位置決め用偏向器４
に供給されている。
さて、この様な描画装置において、描画技術の進歩につ
れ、ショット位置設定分解能を上げ、且つ描画領域（シ
ョット位置移動範囲）を大きくする事が要求されて来て
いる。そして、その要求の為（、シミツト位置データの
内、最大ビット（例えば１８ピツト）のショット位置デ
ータのビット数に対応したビット（１８ピツト）のＤＡ
変換器を用意し、ショット位置のデジタルデータを該Ｄ
Ａｔ換器によりアナ０グデータに変換して位置決め用偏
向器に供給している。
れ、ショット位置設定分解能を上げ、且つ描画領域（シ
ョット位置移動範囲）を大きくする事が要求されて来て
いる。そして、その要求の為（、シミツト位置データの
内、最大ビット（例えば１８ピツト）のショット位置デ
ータのビット数に対応したビット（１８ピツト）のＤＡ
変換器を用意し、ショット位置のデジタルデータを該Ｄ
Ａｔ換器によりアナ０グデータに変換して位置決め用偏
向器に供給している。
Ｃ発明が解決しようとする問題点］
しかし、第４図に示す様に、ＤＡ変換器のビット数とそ
の応答速度は反比例的な関係があるので、へビットのＤ
Ａ変換器を使用すると、アナログデータに変換する迄に
極めて多大な＆Ｖ間が掛ってしまう。その為、前記描画
装社においては、描画すべきパターンが著しく沢山ある
ので、ＩＩＡ画全体に１１）る時間は多大なものとなる
。
の応答速度は反比例的な関係があるので、へビットのＤ
Ａ変換器を使用すると、アナログデータに変換する迄に
極めて多大な＆Ｖ間が掛ってしまう。その為、前記描画
装社においては、描画すべきパターンが著しく沢山ある
ので、ＩＩＡ画全体に１１）る時間は多大なものとなる
。
本発明はこの様な問題に鑑み、デジタル入力をｙｎＦＲ
間にアナログ出力に変換するＯＡＡ換装置を！２９Ｉす
る事を目的とする。
間にアナログ出力に変換するＯＡＡ換装置を！２９Ｉす
る事を目的とする。
Ｃ問題点を解決するための手段］
そこで、本発明のＤＡＡ換ＨＡＭは、最大入力ビット数
より小さいビット数のＤＡ変換器を複数個、入力に対し
て夫々並列に配回し、最大ビットの入力をＩＤＡ変換器
の数に対応した数に分配して各ＤＡ変換器に入力し、該
入力に、最も低いピッｉ・の入力を受け持つＤＡ変換器
自体の設定誤差程度の設定誤差に収まる様な補正データ
を加算若しくは誠ｌ１１Ｊると共に、各ＤＡ９Ａ器の出
力を、該各ＤＡ変換器が受け持つビットの範囲に応じて
増幅する様に成した。
より小さいビット数のＤＡ変換器を複数個、入力に対し
て夫々並列に配回し、最大ビットの入力をＩＤＡ変換器
の数に対応した数に分配して各ＤＡ変換器に入力し、該
入力に、最も低いピッｉ・の入力を受け持つＤＡ変換器
自体の設定誤差程度の設定誤差に収まる様な補正データ
を加算若しくは誠ｌ１１Ｊると共に、各ＤＡ９Ａ器の出
力を、該各ＤＡ変換器が受け持つビットの範囲に応じて
増幅する様に成した。
〔実施ＩＭＩ
第１図は本発明のＤＡ変変装装置一実施例（図中１０＞
を使用した電子ビームｌｉ＋ＬＩｉｉＫｎの概略を示し
たものである。
を使用した電子ビームｌｉ＋ＬＩｉｉＫｎの概略を示し
たものである。
図中前記第３図で使用した番号と同一番号の付されたも
のは同一構成ｉｆｆ！素である。
のは同一構成ｉｆｆ！素である。
図中１１は補正データメモリ、１２は加減算器、１３は
第１ＤＡ′ｉｌ換器、１４は第２ＯＡ変換器、１５はア
ッテネータ、１６は加算回路である。
第１ＤＡ′ｉｌ換器、１４は第２ＯＡ変換器、１５はア
ッテネータ、１６は加算回路である。
前記第２ＤＡ変換１５１１４は、第２図（Ｃ）に示す積
に、１ビットからｎビット（例えば１２ビット）迄入力
可能で、Ｎビット（例えば１８ビット）のデータ（第２
図（ａ））の内、下位からｎビット（１２ビット）分入
力可能なｎビット（１２ビット）ＤＡｉＡ器であり、前
記第１０Ａ変換２１１３は第２図（ｂ）に示す様に、（
Ｎ−ｎ＋１）ビット（７ビット）からＮビット（１８ビ
ット）迄入力可能で、Ｎビット（１８ビット）のデータ
（第２図（ａ））の内、上位から（Ｎ−ｎ＋１）ビット
（７ビット）分を受持つｎビット（１２ビット）ＤＡ変
換器である。
に、１ビットからｎビット（例えば１２ビット）迄入力
可能で、Ｎビット（例えば１８ビット）のデータ（第２
図（ａ））の内、下位からｎビット（１２ビット）分入
力可能なｎビット（１２ビット）ＤＡｉＡ器であり、前
記第１０Ａ変換２１１３は第２図（ｂ）に示す様に、（
Ｎ−ｎ＋１）ビット（７ビット）からＮビット（１８ビ
ット）迄入力可能で、Ｎビット（１８ビット）のデータ
（第２図（ａ））の内、上位から（Ｎ−ｎ＋１）ビット
（７ビット）分を受持つｎビット（１２ビット）ＤＡ変
換器である。
又、該第１ＤＡ変換Ｖ！Ａ１３も第２ＤＡｆ換器１４も
それ自身の±１／２ＬＳＢの変換誤差（設定誤差）を持
ってデジタルデータをアナログデータに変換（設定）す
るので、第１ＤＡ変ｙＡ器１３は入力データーの（Ｎ−
ｎ ＋１ ）ビット（７ビット）がＬＳＢｔ’ｆ’＋す
、ｍ２ＤＡ！換ｆ５１４Ｌｔ １ ヒｙ トがＬＳＢで
ある。その為、これらのＤＡ変換器のアナログ出力を加
韓回路１６にて加算すると、その出力に変換誤差（設定
誤差）の遠いによる誤差２ＤＡ変換５１４自身の誤差程
度の精度となる球に、Ｎビットの入力に補正データを加
える。該補正データは、補正データを全く考慮しない状
態で（＠２補正データメモリ１１内に何ら補正デーへり
をセットせず）、第１ ＤＡ＊換器１３と第２ＤＡ変換
器１４の出力を加算したものをアンプ９を介して位置決
め用偏向器４に供給し、その時のビームの移動の直線性
を測定し、理想的直線に対する誤差分に基づいて１〜Ｎ
ビットデータの補正データを測定する。そして、これら
の補正データを前記補正データメモリ１１に記憶させる
。
それ自身の±１／２ＬＳＢの変換誤差（設定誤差）を持
ってデジタルデータをアナログデータに変換（設定）す
るので、第１ＤＡ変ｙＡ器１３は入力データーの（Ｎ−
ｎ ＋１ ）ビット（７ビット）がＬＳＢｔ’ｆ’＋す
、ｍ２ＤＡ！換ｆ５１４Ｌｔ １ ヒｙ トがＬＳＢで
ある。その為、これらのＤＡ変換器のアナログ出力を加
韓回路１６にて加算すると、その出力に変換誤差（設定
誤差）の遠いによる誤差２ＤＡ変換５１４自身の誤差程
度の精度となる球に、Ｎビットの入力に補正データを加
える。該補正データは、補正データを全く考慮しない状
態で（＠２補正データメモリ１１内に何ら補正デーへり
をセットせず）、第１ ＤＡ＊換器１３と第２ＤＡ変換
器１４の出力を加算したものをアンプ９を介して位置決
め用偏向器４に供給し、その時のビームの移動の直線性
を測定し、理想的直線に対する誤差分に基づいて１〜Ｎ
ビットデータの補正データを測定する。そして、これら
の補正データを前記補正データメモリ１１に記憶させる
。
更に、前記第２ＯＡ変換Ｍ１４のＬＳＢは入力データの
１ビットであり、第１０Ａ変換器１３のＬＳＢは入力デ
ータの（Ｎ−ｎ＋１＞ビットであるので、各々のｌ−Ｓ
Ｂの重みが１ ： ２（Ｎ−７Ｌンになる様に、アッ
テネータ１５により前記第２ＯＡ変換！１１４の出力を
７ツテネーシヨンする。
１ビットであり、第１０Ａ変換器１３のＬＳＢは入力デ
ータの（Ｎ−ｎ＋１＞ビットであるので、各々のｌ−Ｓ
Ｂの重みが１ ： ２（Ｎ−７Ｌンになる様に、アッ
テネータ１５により前記第２ＯＡ変換！１１４の出力を
７ツテネーシヨンする。
斯くの如き装置において、デジタルｖ１−装置６からＮ
ビット（例えば１８ピツト）のシミツト位−；−ｈにＣ
ノＸ２ ＋７／ｙフＬ−＋Ｐ−７−責カス 権り一一に
されたデータをアドレスとして補正データメモリ１１か
ら該ショット位置データに応じた補正データが読出され
、加減ｎ器１２で該ショット位置データに加ｎ（若しく
は減ｎ）される。該加減算器１２のＮビット出力の内、
下位からｎビット（１２ビット）弁箱２Ｄ△変換器１４
に入力され、上位から（Ｎ−ｎ）ビット（６ビット）弁
箱１ＤＡ変換器１３に入力される。該第１ＤΔ変換器の
残りのピッ１へには０″が入力される。アッテネータ１
５を介した該第２Ｄ△変換器１４の出力と該第１ＤＡ変
換器１３の出力は加算回路１６にて加のされる。そして
、該加算回路の出力即ち、ショット位置のアナログデー
タはアンプ９を介して位置決め用偏向器４に供給される
ので、材料上の所定位置にビームがショットされパター
ン力（描画される。
ビット（例えば１８ピツト）のシミツト位−；−ｈにＣ
ノＸ２ ＋７／ｙフＬ−＋Ｐ−７−責カス 権り一一に
されたデータをアドレスとして補正データメモリ１１か
ら該ショット位置データに応じた補正データが読出され
、加減ｎ器１２で該ショット位置データに加ｎ（若しく
は減ｎ）される。該加減算器１２のＮビット出力の内、
下位からｎビット（１２ビット）弁箱２Ｄ△変換器１４
に入力され、上位から（Ｎ−ｎ）ビット（６ビット）弁
箱１ＤＡ変換器１３に入力される。該第１ＤΔ変換器の
残りのピッ１へには０″が入力される。アッテネータ１
５を介した該第２Ｄ△変換器１４の出力と該第１ＤＡ変
換器１３の出力は加算回路１６にて加のされる。そして
、該加算回路の出力即ち、ショット位置のアナログデー
タはアンプ９を介して位置決め用偏向器４に供給される
ので、材料上の所定位置にビームがショットされパター
ン力（描画される。
尚、前記実施例にＪ３ける加減算器１２を設けずに、補
正データメモリ１１に全ビットの補正データを含んだシ
ョット位置データを記憶さけておき、レジスタ７のショ
ット位置データをアドレスとして該補正データメモリ１
１から補正済みショット位置データを呼び出して前記の
様に第１．第２ＤＡ変換器に分配して入力する様にすれ
ば、加減算の動作に掛る時間分だけ時間的にスピードア
ップする。
正データメモリ１１に全ビットの補正データを含んだシ
ョット位置データを記憶さけておき、レジスタ７のショ
ット位置データをアドレスとして該補正データメモリ１
１から補正済みショット位置データを呼び出して前記の
様に第１．第２ＤＡ変換器に分配して入力する様にすれ
ば、加減算の動作に掛る時間分だけ時間的にスピードア
ップする。
又、同様に加減界器１２を設けずに、レジスタ７からの
データを直接前記の様に第１．第２Ｅ〕Ａ変換器に分配
して入力し、該第１．第２ＤＡ変換器の出力を加算する
加算回路１６に、新たに設りた補正データ用ＤＡ変換器
を通じてアブログデータに変換した補正データメモリ１
１からの補正データをへカする様に成しても良い。
データを直接前記の様に第１．第２Ｅ〕Ａ変換器に分配
して入力し、該第１．第２ＤＡ変換器の出力を加算する
加算回路１６に、新たに設りた補正データ用ＤＡ変換器
を通じてアブログデータに変換した補正データメモリ１
１からの補正データをへカする様に成しても良い。
更に、前記実施例では２個のＤＡ変換器を設け、ショッ
ト位置データをこれらの変換器に分配して入力している
が、最大入力ビット数より小さいビット数のＤＡ変換器
を３個以上、入力に対して夫々並列に配置し、最大ビッ
トの入力を該りへ変換器の数に対応した故に分配して各
ＤＡ変換器に人力づる様に成しても良い。但し、この様
に成１ノだ場合も、該入力に、最も低いビットの入力を
受け持つＤＡ変換器自体の設定誤差内の設定誤差に収ま
る様な補正データを加算若しくは減算すると共に、各Ｄ
Ａ変換器の出力に該各ＤＡ変換器が受け持つピッ１〜の
範囲に応じた重み付けをする様にしなければならない。
ト位置データをこれらの変換器に分配して入力している
が、最大入力ビット数より小さいビット数のＤＡ変換器
を３個以上、入力に対して夫々並列に配置し、最大ビッ
トの入力を該りへ変換器の数に対応した故に分配して各
ＤＡ変換器に人力づる様に成しても良い。但し、この様
に成１ノだ場合も、該入力に、最も低いビットの入力を
受け持つＤＡ変換器自体の設定誤差内の設定誤差に収ま
る様な補正データを加算若しくは減算すると共に、各Ｄ
Ａ変換器の出力に該各ＤＡ変換器が受け持つピッ１〜の
範囲に応じた重み付けをする様にしなければならない。
［発明の効果１
本発明は最大入力ビット数より小さいビット数のＤＡ変
換器を複数個、入力に対して夫々並列に配冒し、最大ビ
ットの入力を該ＤＡ変換器の数に対応した数に分配して
各ＤＡ変換器に入力しているので、最大入力ビットに対
応したビット数のＤＡ変換器により入力をアナログに変
換する場合に比べ著しく変換時間〈アナログ設定時間）
が速くなる。従って、この様なりＡｆ換装置を電子ビー
ム描画装置等の描画装置の位置決め用−白系のＤＡ変換
器として使用するとパターン描画全体に１卦る時間が著
しく短縮化される。
換器を複数個、入力に対して夫々並列に配冒し、最大ビ
ットの入力を該ＤＡ変換器の数に対応した数に分配して
各ＤＡ変換器に入力しているので、最大入力ビットに対
応したビット数のＤＡ変換器により入力をアナログに変
換する場合に比べ著しく変換時間〈アナログ設定時間）
が速くなる。従って、この様なりＡｆ換装置を電子ビー
ム描画装置等の描画装置の位置決め用−白系のＤＡ変換
器として使用するとパターン描画全体に１卦る時間が著
しく短縮化される。
第１図は本発明のＤＡ変換装置の一実施例を使用した電
子ビーム描画装置の概略を示したもの、第２図は本発明
の詳細な説明を補足する為のもの、第３図は電子ビーム
描画装置の概略を示したしの、第４図はＤＡ変換器のビ
ット長と変換速度（設定速度）の関係を示したものであ
る。 １１：補正データメモリ １２：加減算器１３：第１
ＤＡ変換器 １４：第２ＤＡ変換器 １５：アッテ
ネータ １６：加算回路特許出願人 日本電子株式
会社 尤２図
子ビーム描画装置の概略を示したもの、第２図は本発明
の詳細な説明を補足する為のもの、第３図は電子ビーム
描画装置の概略を示したしの、第４図はＤＡ変換器のビ
ット長と変換速度（設定速度）の関係を示したものであ
る。 １１：補正データメモリ １２：加減算器１３：第１
ＤＡ変換器 １４：第２ＤＡ変換器 １５：アッテ
ネータ １６：加算回路特許出願人 日本電子株式
会社 尤２図
Claims (1)
- デジタル入力をアナログ出力に変換する装置において、
最大入力ビット数より小さいビット数のＤＡ変換器を複
数個、入力に対して夫々並列に配置し、最大ビットの入
力を該ＤＡ変換器の数に対応した数に分配して各ＤＡ変
換器に入力し、該入力に、最も低いビットの入力を受け
持つＤＡ変換器自体の設定誤差程度の設定誤差に収まる
様な補正データを加算若しくは減算すると共に、各ＤＡ
変換器の出力を該各ＤＡ変換器が受け持つビットの範囲
に応じて増幅する様に成したＤＡ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31180886A JPS63166317A (ja) | 1986-12-27 | 1986-12-27 | Ｄａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31180886A JPS63166317A (ja) | 1986-12-27 | 1986-12-27 | Ｄａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63166317A true JPS63166317A (ja) | 1988-07-09 |
Family
ID=18021673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31180886A Pending JPS63166317A (ja) | 1986-12-27 | 1986-12-27 | Ｄａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63166317A (ja) |
-
1986
- 1986-12-27 JP JP31180886A patent/JPS63166317A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903023A (en) | Subranging analog-to-digital converter with digital error correction | |
| JPH08505026A (ja) | デジタル入力ワードからアナログ出力信号を生成する装置および方法 | |
| JPH01136421A (ja) | 誤り補正を改良したサブレンジングａ／ｄコンバータ | |
| JPS63166317A (ja) | Ｄａ変換装置 | |
| GB2033626A (en) | Floating point arithmetic unit | |
| JPS5937508B2 (ja) | 文字パタ−ンの発生装置 | |
| JP2000307424A (ja) | 電子回路およびそれを用いた液晶表示装置 | |
| JPH02501102A (ja) | Ｎビットａ／ｄ変換器によるｎ＋１ビット分解能 | |
| JPS59121500A (ja) | 画像表示処理装置 | |
| US6173301B1 (en) | Method of generating signal amplitude responsive to desired function, and converter | |
| JPH036957Y2 (ja) | ||
| GB2112976A (en) | Floating point digital differential analyzer | |
| JP2844806B2 (ja) | 並列比較型ａ―ｄ変換器 | |
| JP3245201B2 (ja) | 電子ビーム露光装置 | |
| SU894750A1 (ru) | Устройство дл считывани графической информации | |
| JPH07261976A (ja) | データ形式変換装置及び該装置を用いたディジタル信号処理制御システム | |
| JPS62181527A (ja) | アナログデジタル変換装置 | |
| SU292161A1 (ru) | ВСЕСОЮЗНАЯ I \ ;^ATZHni;]-'i..Xi!;ilb-. КАКи!';ВЛИОТЕКА | |
| JPH0969779A (ja) | アナログ−デジタル変換回路 | |
| JPH0381175B2 (ja) | ||
| SU991444A1 (ru) | Устройство дл воспроизведени функций | |
| JPS5972223A (ja) | アナログ・デイジタル変換方式 | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| JPH0312737B2 (ja) | ||
| SU773651A1 (ru) | Генератор ортогональных полиномов |