JPS63164784A - ビデオカメラ - Google Patents
ビデオカメラInfo
- Publication number
- JPS63164784A JPS63164784A JP61312180A JP31218086A JPS63164784A JP S63164784 A JPS63164784 A JP S63164784A JP 61312180 A JP61312180 A JP 61312180A JP 31218086 A JP31218086 A JP 31218086A JP S63164784 A JPS63164784 A JP S63164784A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video camera
- memory
- signal
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 17
- 238000012986 modification Methods 0.000 claims description 17
- 230000004048 modification Effects 0.000 claims description 17
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000012935 Averaging Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 102220514960 Vacuolar protein sorting-associated protein 4B_A15D_mutation Human genes 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高画質な盪像が可能なビデオカメラに関するも
のである。
のである。
従来の技術
昨今のビデオカメラの進歩は著しく、撮像素子の固体化
、多機能化、コンパクト化が急速に進行中である。民生
用ビデオカメラとしては、現在1枚の個体憑像素子を用
いてカラー画像を得るいわゆる単板方式が主流となって
いる。第2図に単板方式の基本回路構成を示す。撮影レ
ンズ2を介して被写体1の像が撮像素子16上に結ばれ
る。撮像素子16は描像素子駆動部17により駆動され
、光信号を光−電気変換し、一定の時間、信号電荷の形
で光信号を蓄積した後、出力する。この光−電気変換さ
れた信号はプリアンプ18により増幅された後、プロセ
ス回路19でガンマ補正、輝度信号・色信号の分離及び
合成、同期信号の付与等の処理を行われ、放送方式に合
ったビデオ信号sv+oEoとして出力される。制御回
路部20は、撮像素子駆動部17に撮像素子16の信号
電荷の蓄積、読みだしく出力)のタイミングを規定する
タイミングパルスptを付与し、プロセス回路19に同
期信号P 5VHCを供給する0国内で採用されている
放送方式であるNTSC方式の場合、垂直同期周波数(
フィールド周波数)は60 llz、水平同期周波数は
15.75kHzと規定されている。
、多機能化、コンパクト化が急速に進行中である。民生
用ビデオカメラとしては、現在1枚の個体憑像素子を用
いてカラー画像を得るいわゆる単板方式が主流となって
いる。第2図に単板方式の基本回路構成を示す。撮影レ
ンズ2を介して被写体1の像が撮像素子16上に結ばれ
る。撮像素子16は描像素子駆動部17により駆動され
、光信号を光−電気変換し、一定の時間、信号電荷の形
で光信号を蓄積した後、出力する。この光−電気変換さ
れた信号はプリアンプ18により増幅された後、プロセ
ス回路19でガンマ補正、輝度信号・色信号の分離及び
合成、同期信号の付与等の処理を行われ、放送方式に合
ったビデオ信号sv+oEoとして出力される。制御回
路部20は、撮像素子駆動部17に撮像素子16の信号
電荷の蓄積、読みだしく出力)のタイミングを規定する
タイミングパルスptを付与し、プロセス回路19に同
期信号P 5VHCを供給する0国内で採用されている
放送方式であるNTSC方式の場合、垂直同期周波数(
フィールド周波数)は60 llz、水平同期周波数は
15.75kHzと規定されている。
発明が解決しようとする問題点
上に述べた単板方式のビデオカメラは現在のところ、そ
の画質はまだ充分とは肯えない、とくにS/N比は、撮
像素子の構造や雑音特性により基本的に決定され、現状
では47dB程度であるが、余り大幅な改善をすること
は困難であった。
の画質はまだ充分とは肯えない、とくにS/N比は、撮
像素子の構造や雑音特性により基本的に決定され、現状
では47dB程度であるが、余り大幅な改善をすること
は困難であった。
問題点を解決するための手段
上記問題点を解決するために本発明のビデオカメラは、
放送方式で規定された水平同期周波数、及び垂直同期周
波数に対して、各々特定の整数値持を乗じて改変した同
期周波数にて前記撮像素子を駆動し、前記光信号の蓄積
および読み出しを行わしめる撮像素子駆動部と、前記撮
影レンズに設置された絞り機構の絞り値を決定する絞り
制御部と、前記撮像素子より出力される電気信号をアナ
ログ−ディジタル変換するA/D変換部と、前記N個の
画面に対応した各A/D変換されたディジタル信号を順
次、撮像素子の走査に対応した画面単位で加算する演算
部と、前記加算されたディジタル信号の改変した水平同
期周波数、垂直同期周波数を各々(1/N)倍し、元の
放送方式で規定された同期周波数に復元する時間軸復元
器と、前記加算されたディジタル信号に対してガンマ補
正、輝度信号・色信号の分離及び合成、同期信号の付与
等の処理を実施するプロセス回路とを具備したものであ
る。
放送方式で規定された水平同期周波数、及び垂直同期周
波数に対して、各々特定の整数値持を乗じて改変した同
期周波数にて前記撮像素子を駆動し、前記光信号の蓄積
および読み出しを行わしめる撮像素子駆動部と、前記撮
影レンズに設置された絞り機構の絞り値を決定する絞り
制御部と、前記撮像素子より出力される電気信号をアナ
ログ−ディジタル変換するA/D変換部と、前記N個の
画面に対応した各A/D変換されたディジタル信号を順
次、撮像素子の走査に対応した画面単位で加算する演算
部と、前記加算されたディジタル信号の改変した水平同
期周波数、垂直同期周波数を各々(1/N)倍し、元の
放送方式で規定された同期周波数に復元する時間軸復元
器と、前記加算されたディジタル信号に対してガンマ補
正、輝度信号・色信号の分離及び合成、同期信号の付与
等の処理を実施するプロセス回路とを具備したものであ
る。
作用
本発明は上記の構成によって、撮像素子の駆動に際して
は放送方式で定められた同期周波数の整数倍でこれを行
い、1画面走査期間(1フィールド又は1フレーム期間
)内に複数回、画面走査を実施し、その出力された映像
信号をA/D変換した後、各々の画面相当分毎にメモリ
に記憶し、前記複数個の画面間の映像信号の加算演算を
実施した後、再び元の放送方式で定められた同期周波数
を有する映像信号へと復元するようにしたものである。
は放送方式で定められた同期周波数の整数倍でこれを行
い、1画面走査期間(1フィールド又は1フレーム期間
)内に複数回、画面走査を実施し、その出力された映像
信号をA/D変換した後、各々の画面相当分毎にメモリ
に記憶し、前記複数個の画面間の映像信号の加算演算を
実施した後、再び元の放送方式で定められた同期周波数
を有する映像信号へと復元するようにしたものである。
実施例
以下、本発明の一実施例のビデオカメラについて図面を
用いて説明する。
用いて説明する。
第1図は、NTSC方式に準拠した信号を出力する単板
カラービデオカメラに本発明を応用した場合の基本構成
を示すブロック図である。
カラービデオカメラに本発明を応用した場合の基本構成
を示すブロック図である。
被写体1の像は撮影レンズ2、絞り機構3を介してCC
D (Charge Coupled Device)
4上に結ばれる。撮影レンズ2、絞り機構3は各々
便宜上模式的に表されているが、通常は撮影レンズ2は
数枚の凸レンズ又は凹レンズが組み合わされて構成され
ており、又、絞り機構3はt最影レンズ2の内部に組み
込まれている。CCD4はCCD駆動装置5によりNT
SC方式で規定される周波数の4倍の政変後周波数にて
駆動され、光−電気変換された信号(Sn、 、: i
=1.2− 3.・・・・・・)を出力する。即ち、本
実施例の場合、改変後の水平同期周波数は(15,75
X 4) kllzに、改変後の垂直同期周波数(フィ
ールド周波数)は(60X4)Hzに選ばれている。
D (Charge Coupled Device)
4上に結ばれる。撮影レンズ2、絞り機構3は各々
便宜上模式的に表されているが、通常は撮影レンズ2は
数枚の凸レンズ又は凹レンズが組み合わされて構成され
ており、又、絞り機構3はt最影レンズ2の内部に組み
込まれている。CCD4はCCD駆動装置5によりNT
SC方式で規定される周波数の4倍の政変後周波数にて
駆動され、光−電気変換された信号(Sn、 、: i
=1.2− 3.・・・・・・)を出力する。即ち、本
実施例の場合、改変後の水平同期周波数は(15,75
X 4) kllzに、改変後の垂直同期周波数(フィ
ールド周波数)は(60X4)Hzに選ばれている。
CCD4より出力された映像信号(Sn、、)はプリア
ンプ6にて増幅された後、A/D変換器7でディジタル
化映像信号(Sd、、)に変換される。
ンプ6にて増幅された後、A/D変換器7でディジタル
化映像信号(Sd、、)に変換される。
ディジタル演算部8は4つの画面に対応したディジタル
化信号を一時記憶保持した後、NTSC方式で規定され
るフィールド周波数毎に加算演算を実施し、加算映像信
号S ’A D Dとして出力する。
化信号を一時記憶保持した後、NTSC方式で規定され
るフィールド周波数毎に加算演算を実施し、加算映像信
号S ’A D Dとして出力する。
加算映像信号S ADDは、次段のディジタルプロセス
回路9にてディジタル的にガンマ補正、輝度信号・色信
号の分離及び合成、同期信号の付与等が実施される。
回路9にてディジタル的にガンマ補正、輝度信号・色信
号の分離及び合成、同期信号の付与等が実施される。
ディジタル演算部8、及びディジタルプロセス回路9の
ディジタル映像信号に対するダイナミックレンジは、前
記加算演算の結果出力が飽和しないように設定される。
ディジタル映像信号に対するダイナミックレンジは、前
記加算演算の結果出力が飽和しないように設定される。
このため必要とされるディジタル演算部8のダイナミッ
クレンジ、及びディジタルプロセス回路9の人力ダイナ
ミックレンジは一般に以下のような値に設定される;前
記改変後の同期周波数が、放送方式で規定される同期周
波数のN倍であり、ディジタル演算部までの信号処理が
aビットで実施されている(例えば、第1図において、
A/D変換器7のビット数がa)とすると、ディジタル
演算部8、およびディジタルプロセス回路9のグイナミ
ソクレンジ即ち信号処理のビット数nBは nB= a + [I!og2 N]・−・・(1)i
ll弐において、[X]は、Xを越えない最大の整数を
示す。
クレンジ、及びディジタルプロセス回路9の人力ダイナ
ミックレンジは一般に以下のような値に設定される;前
記改変後の同期周波数が、放送方式で規定される同期周
波数のN倍であり、ディジタル演算部までの信号処理が
aビットで実施されている(例えば、第1図において、
A/D変換器7のビット数がa)とすると、ディジタル
演算部8、およびディジタルプロセス回路9のグイナミ
ソクレンジ即ち信号処理のビット数nBは nB= a + [I!og2 N]・−・・(1)i
ll弐において、[X]は、Xを越えない最大の整数を
示す。
上記の様な設定が成された場合、ディジタル演算部8に
おける、上記の4画面に対応する映像13号の加算演算
は、これら映像信号の平均化演算を実施するのと同様の
意味がある。一般に、画面毎の映像信号Sn、1(i:
整数)について、対応する画面位置同士でN回の平均化
を行うと、平均化信号SAvのSN比は(N) I/l
だけ改善される。本実施例の場合、N=4であるからS
/N比は6dB改善される。また、これはCCDの光入
力に対するダイナミックレンジを等制約に4倍拡大した
ことにもなり、ビデオカメラの画質改善に大きな効果を
もたらすものである。
おける、上記の4画面に対応する映像13号の加算演算
は、これら映像信号の平均化演算を実施するのと同様の
意味がある。一般に、画面毎の映像信号Sn、1(i:
整数)について、対応する画面位置同士でN回の平均化
を行うと、平均化信号SAvのSN比は(N) I/l
だけ改善される。本実施例の場合、N=4であるからS
/N比は6dB改善される。また、これはCCDの光入
力に対するダイナミックレンジを等制約に4倍拡大した
ことにもなり、ビデオカメラの画質改善に大きな効果を
もたらすものである。
時間軸復元器10は加算映像信号S A15Dの改変後
の水平同期周波数、及び垂直同期周波数を各々(1/4
)に低減し、NTSC方式で規定される周波数に復元さ
れた信号S A!+1ioを出力する。この復元された
平均化信号5AlltIOは、D/A変換器11にてデ
ィジタル−アナログ変換された後、低域通過フィルタ(
LPF)12、増幅器13を介してNTSC信号S N
TSCとなって出力される。
の水平同期周波数、及び垂直同期周波数を各々(1/4
)に低減し、NTSC方式で規定される周波数に復元さ
れた信号S A!+1ioを出力する。この復元された
平均化信号5AlltIOは、D/A変換器11にてデ
ィジタル−アナログ変換された後、低域通過フィルタ(
LPF)12、増幅器13を介してNTSC信号S N
TSCとなって出力される。
絞り制御部14はディジタルプロセス回路10の内部で
検出される、前記改変されたlフィールド相当の画面に
対応した映像信号の平均的な輝度レベルと、絞り制御部
14自身が具備している基準値とを比較することにより
、改変後の各1フィールド期間内における輝度信号レベ
ルが適正となるよう絞り機構3の絞り値を調節する。一
般にカメラ入射光量は絞り機構の開口部面積に比例する
ため、本実施例の場合、上記構成により結果として、絞
り制御部14はNTSC方式に基づく通常のCCD駆動
が実施される場合に比して、4倍の開口部面積を確保す
るよう、絞り機構3に作用する。
検出される、前記改変されたlフィールド相当の画面に
対応した映像信号の平均的な輝度レベルと、絞り制御部
14自身が具備している基準値とを比較することにより
、改変後の各1フィールド期間内における輝度信号レベ
ルが適正となるよう絞り機構3の絞り値を調節する。一
般にカメラ入射光量は絞り機構の開口部面積に比例する
ため、本実施例の場合、上記構成により結果として、絞
り制御部14はNTSC方式に基づく通常のCCD駆動
が実施される場合に比して、4倍の開口部面積を確保す
るよう、絞り機構3に作用する。
ディジタル制御部15は、CCD駆動部5、A/D変換
器7、ディジタル演算部8、ディジタルプロセス回路9
、時間軸復元器10、D/A変換器11の各部に、各々
の動作タイミングを規定するタイミングパルス、同期信
号を供給する。
器7、ディジタル演算部8、ディジタルプロセス回路9
、時間軸復元器10、D/A変換器11の各部に、各々
の動作タイミングを規定するタイミングパルス、同期信
号を供給する。
ディジタル演算部8の具体的な構成例を第3図に示す。
フィールドメモリ21〜24は、改変後のフィールド相
当分の画面に対応するディジタル化信号Sd−n−1%
Sdl n−2% sd、n−jl’Sd’n−4を
記憶する。各フィールドメモリへの画面情報の書き込み
、及び読みだしはディジタル制御部15から与えられる
タイミングパルスにより一斉に実施される。
当分の画面に対応するディジタル化信号Sd−n−1%
Sdl n−2% sd、n−jl’Sd’n−4を
記憶する。各フィールドメモリへの画面情報の書き込み
、及び読みだしはディジタル制御部15から与えられる
タイミングパルスにより一斉に実施される。
この間の動作を第4図をも用いて、更に詳しく説明する
0本実施例の場合、放送方式で規定される1フィールド
期間に4回、CCD4が走査され、各走査毎に第4図t
a+に示すような画面に対応した映像信号Sn、iが出
力される。同図(blには、各フィールドメモリ21〜
24の書き込みタイミングを与える書き込みパルスPw
を示す。書き込みパルスPwがHレベルに成った時、各
フィールドメモリは自身が記憶している各画面に対応し
たディジタル化された映像信号の次段のメモリに転送し
、自身のメモリ内容を新たに出力されるA/D変換器7
の出力または前段のフィールドメモリが記憶している画
面に対応した映像信号に書き換える。例えば、第4図に
おいて時刻1=0の時、フィールドメモリ21〜24に
は順次、同期周波数改変後における1〜4フィールド前
の画面に対応する映像信号Sd In−1’ Sd I
n−2’ Sd l n−!a”d、n−4が、各々記
憶されている。次に、時刻1=−10になり、書き込み
パルスPvrがHレベルに変化すると、フィールドメモ
リ21〜24の記憶内容は、順次Sd+ns Sd+n
−1、s4 + n−2、Sd、n−3に書き改められ
る。以後、同様に、書き込みパルスがHレベルになる度
に、この動作を繰り返す。
0本実施例の場合、放送方式で規定される1フィールド
期間に4回、CCD4が走査され、各走査毎に第4図t
a+に示すような画面に対応した映像信号Sn、iが出
力される。同図(blには、各フィールドメモリ21〜
24の書き込みタイミングを与える書き込みパルスPw
を示す。書き込みパルスPwがHレベルに成った時、各
フィールドメモリは自身が記憶している各画面に対応し
たディジタル化された映像信号の次段のメモリに転送し
、自身のメモリ内容を新たに出力されるA/D変換器7
の出力または前段のフィールドメモリが記憶している画
面に対応した映像信号に書き換える。例えば、第4図に
おいて時刻1=0の時、フィールドメモリ21〜24に
は順次、同期周波数改変後における1〜4フィールド前
の画面に対応する映像信号Sd In−1’ Sd I
n−2’ Sd l n−!a”d、n−4が、各々記
憶されている。次に、時刻1=−10になり、書き込み
パルスPvrがHレベルに変化すると、フィールドメモ
リ21〜24の記憶内容は、順次Sd+ns Sd+n
−1、s4 + n−2、Sd、n−3に書き改められ
る。以後、同様に、書き込みパルスがHレベルになる度
に、この動作を繰り返す。
第4図fc)にはフィールドメモリの内容を読み出し、
ディジタル加算器25に付与するタイミ゛ングを規定す
る読み出しパルスをPRを示す、この読み出しパルスP
Rが印加されると、ディジタル加算器25は各フィール
ドメモリ21〜24が順次記憶している4走査時間分の
画面に対応する映像信号(t=0にては、Sd l n
−1’、Sd’n−2’sd、n−3’ Sd’ n−
1)の加算演算を実行する。
ディジタル加算器25に付与するタイミ゛ングを規定す
る読み出しパルスをPRを示す、この読み出しパルスP
Rが印加されると、ディジタル加算器25は各フィール
ドメモリ21〜24が順次記憶している4走査時間分の
画面に対応する映像信号(t=0にては、Sd l n
−1’、Sd’n−2’sd、n−3’ Sd’ n−
1)の加算演算を実行する。
この結果、ディジタル演算部7は次式で表される加算映
像信号5A11つを出力する: 5Aon =Sd、0−H” Sd、0−2+S、
、 n−a +s、 、 n−t −・・・・−
+31(t=0にて) 本発明の第2の実施例は、第1図に示すディジタル演算
部8の具備するメモリ部を以下のように構成したもので
ある。即ち、この場合のメモリ部はN個のフィールドメ
モリを有し、放送方式で規定される垂直同期のタイミン
グ(フィールド)毎にN個の各フィールドメモリの内容
が一斉にリセットされ、その後改変後のフィールド相当
時間毎に実施される走査にて撮像素子より出力されるN
個の両面に対応した映像1g号を各々特定のフィールド
メモリに順次書き込むように構成したものである。この
実施例の場合、ディジタル加算器の構成は第1の実施例
と同一のものでよい。この第2の実施例によると、N個
の各フィールドメモリは、改変後のNフィールド間に1
度だけ書き込みをすれば良く、過去の記憶内容を次段に
転送する必要がないため、構成が簡単になる。
像信号5A11つを出力する: 5Aon =Sd、0−H” Sd、0−2+S、
、 n−a +s、 、 n−t −・・・・−
+31(t=0にて) 本発明の第2の実施例は、第1図に示すディジタル演算
部8の具備するメモリ部を以下のように構成したもので
ある。即ち、この場合のメモリ部はN個のフィールドメ
モリを有し、放送方式で規定される垂直同期のタイミン
グ(フィールド)毎にN個の各フィールドメモリの内容
が一斉にリセットされ、その後改変後のフィールド相当
時間毎に実施される走査にて撮像素子より出力されるN
個の両面に対応した映像1g号を各々特定のフィールド
メモリに順次書き込むように構成したものである。この
実施例の場合、ディジタル加算器の構成は第1の実施例
と同一のものでよい。この第2の実施例によると、N個
の各フィールドメモリは、改変後のNフィールド間に1
度だけ書き込みをすれば良く、過去の記憶内容を次段に
転送する必要がないため、構成が簡単になる。
第3の実施例として、演算部が(N−1)個の前記画面
に対応した映像信号を一旦記憶・保持するメモリ部と、
記憶された(N−1)個の映像信号、及び新たに走査さ
れた撮像素子より出力されるN番目の画面に対応した映
像信号を各々、各画面位置に対応して加算する加算部と
を具備したものである。この場合は、加算器がN番目の
画面に対応した映像信号を読み込む時刻と同期して順次
、(N−1)個の前記メモリ部より各々、前記メモリ部
が記憶している対応した画面位置の映像信号を読み込み
、これらN個の画面に対応した映像信号の加算を行うよ
うに構成されている。この実施例の場合、CODが走査
されるタイミングと同期して加算器への読み込みを実施
するため、メモリが1個少なくなる。
に対応した映像信号を一旦記憶・保持するメモリ部と、
記憶された(N−1)個の映像信号、及び新たに走査さ
れた撮像素子より出力されるN番目の画面に対応した映
像信号を各々、各画面位置に対応して加算する加算部と
を具備したものである。この場合は、加算器がN番目の
画面に対応した映像信号を読み込む時刻と同期して順次
、(N−1)個の前記メモリ部より各々、前記メモリ部
が記憶している対応した画面位置の映像信号を読み込み
、これらN個の画面に対応した映像信号の加算を行うよ
うに構成されている。この実施例の場合、CODが走査
されるタイミングと同期して加算器への読み込みを実施
するため、メモリが1個少なくなる。
また第1、及び第2の実施例に於て、メモリとして改変
後の1フィールド分の画面に対応する映像信号をディジ
タル的に記憶保持するフィールドメモリの代わりに改変
後の1フレーム分の画面に対応する映像信号をディジタ
ル的に記憶するフレームメモリを用いてもよい。さらに
、時間軸復元器の設置位置は、ディジタルプロセス回路
の前段、あるいはD/A変換器の後段とすることも可能
である0時間軸復元器をディジタルプロセス回路の前段
に設置した場合、絞り制御部は以下のように変更して構
成される。即ち、絞り制御部はディジタルプロセス回路
の内部で検出される、NTSC方式で規定される1フィ
ールド相当の画面に対応した映像信号の平均的な輝度レ
ベルと、絞り制御部自身が具備している基準値とを比較
することにより、改変後の各1フィールド期間内におけ
る輝度信号レベルが適正となるよう、絞り機構の絞り値
を調節する。本実施例の場合、絞り制御部は通常のCO
D駆動が実施される場合に比して4倍の開口部面積を確
保するべく、2絞り分プラス補正するよう絞り機構に作
用する。
後の1フィールド分の画面に対応する映像信号をディジ
タル的に記憶保持するフィールドメモリの代わりに改変
後の1フレーム分の画面に対応する映像信号をディジタ
ル的に記憶するフレームメモリを用いてもよい。さらに
、時間軸復元器の設置位置は、ディジタルプロセス回路
の前段、あるいはD/A変換器の後段とすることも可能
である0時間軸復元器をディジタルプロセス回路の前段
に設置した場合、絞り制御部は以下のように変更して構
成される。即ち、絞り制御部はディジタルプロセス回路
の内部で検出される、NTSC方式で規定される1フィ
ールド相当の画面に対応した映像信号の平均的な輝度レ
ベルと、絞り制御部自身が具備している基準値とを比較
することにより、改変後の各1フィールド期間内におけ
る輝度信号レベルが適正となるよう、絞り機構の絞り値
を調節する。本実施例の場合、絞り制御部は通常のCO
D駆動が実施される場合に比して4倍の開口部面積を確
保するべく、2絞り分プラス補正するよう絞り機構に作
用する。
発明の効果
この様に本発明は、ビデオカメラにおいて、撮像素子の
駆動に際しては放送方式で定められた同期周波数の整数
倍でこれを行い、通常の1画面走査期間(1フィールド
又は1フレーム期間)内に複数回、画面走査を実施し、
その出力信号をA/D変換した後、各々の改変後の同期
周波数における画面相当分毎にメモリに記憶し、前記複
数個の画面間の加算演算を実施した後、再び元の放送方
式で定められた同期周波数に復元するので、ビデオ信号
のSN比を大幅に改善することができる。また構成もデ
ィジタルカメラを前提にすると比較的簡単である。以上
詳細に説明したように本発明はビデオカメラに極めて優
れた効果を有するものである。
駆動に際しては放送方式で定められた同期周波数の整数
倍でこれを行い、通常の1画面走査期間(1フィールド
又は1フレーム期間)内に複数回、画面走査を実施し、
その出力信号をA/D変換した後、各々の改変後の同期
周波数における画面相当分毎にメモリに記憶し、前記複
数個の画面間の加算演算を実施した後、再び元の放送方
式で定められた同期周波数に復元するので、ビデオ信号
のSN比を大幅に改善することができる。また構成もデ
ィジタルカメラを前提にすると比較的簡単である。以上
詳細に説明したように本発明はビデオカメラに極めて優
れた効果を有するものである。
第1図は本発明の一実施例を示すプロ7り図、第2図は
従来の単板方式ビデオカメラの概略構成を示すブロック
図、第3図、第4図は本発明に用いられるディジタル演
算部の一構成例を示すブロック図、及びその動作を説明
するタイミング図である。 1・・・・・・被写体、2・・・・・・撮影レンズ、3
・・・・・・絞り機構、4・・・・・・CCD、5・・
・・・・CCD駆動装置、6・・・・・・プリアンプ、
7・・・・・・A/D変換器、8・・・・・・ディジタ
ル演算部、9・・・・・・ディジタルプロセス回路、1
0・・・・・・時間軸復元器、11・・・・・・D/A
変換器、12・・・・・・低域通過フィルタ、13・・
・・・・増幅器、14・・・・・・絞り制御部、15・
・・・・・ディジタル制御部、16・・・・・・撮像素
子、17・・・・・・損傷素子駆動部、18・・・・・
・プリアンプ、19・・・・・・プロセス回路、20・
・・・・・制御回路部、21,22,23.24・・・
・・・フィールドメモリ、25・・・・・・ディジタル
加算器。 代理人の氏名 弁理士 中尾敏男 はか1名第 2 図 第3図 第4図 = =
従来の単板方式ビデオカメラの概略構成を示すブロック
図、第3図、第4図は本発明に用いられるディジタル演
算部の一構成例を示すブロック図、及びその動作を説明
するタイミング図である。 1・・・・・・被写体、2・・・・・・撮影レンズ、3
・・・・・・絞り機構、4・・・・・・CCD、5・・
・・・・CCD駆動装置、6・・・・・・プリアンプ、
7・・・・・・A/D変換器、8・・・・・・ディジタ
ル演算部、9・・・・・・ディジタルプロセス回路、1
0・・・・・・時間軸復元器、11・・・・・・D/A
変換器、12・・・・・・低域通過フィルタ、13・・
・・・・増幅器、14・・・・・・絞り制御部、15・
・・・・・ディジタル制御部、16・・・・・・撮像素
子、17・・・・・・損傷素子駆動部、18・・・・・
・プリアンプ、19・・・・・・プロセス回路、20・
・・・・・制御回路部、21,22,23.24・・・
・・・フィールドメモリ、25・・・・・・ディジタル
加算器。 代理人の氏名 弁理士 中尾敏男 はか1名第 2 図 第3図 第4図 = =
Claims (12)
- (1)被写体よりの光信号を撮影レンズを介して受光し
、これを光−電気変換する1個以上の撮像素子と、放送
方式で規定された水平同期周波数、および垂直同期周波
数に対して、各々特定の整数値(N)を乗じて改変した
同期周波数にて前記撮像素子を駆動し、前記光信号の蓄
積および読み出しを行わしめる撮像素子駆動部と、蓄積
時間に対応して適正信号量、即ち、適正露光量を確保す
るため、前記撮影レンズに設置された絞り機構の絞り値
を決定する絞り制御部と、前記撮像素子が出力する電気
信号をアナログ−ディジタル変換するA/D変換部と、
前記A/D変換されたディジタル信号を順次、撮像素子
の走査に対応した画面単位で加算する演算部と、前記加
算されたディジタル信号の改変した水平同期周波数、垂
直同期周波数を各々(1/N)倍し、元の放送方式で規
定された同期周波数に復元する時間軸復元器と、前記加
算されたディジタル信号に対してガンマ補正、輝度信号
・色信号の分離及び合成、同期信号の付与等の処理を実
施するプロセス回路とを具備したことを特徴とするビデ
オカメラ。 - (2)絞り制御部は、同期周波数改変後の各1フィール
ド期間における輝度信号レベルがそれぞれ適正レベルと
なるように、前記撮影レンズに設置された絞り機構の絞
り値を決定することを特徴とする特許請求の範囲第(1
)項記載のビデオカメラ。 - (3)プロセス回路が時間軸復元器より後段に設置され
、絞り制御部は自身が具備している基準値と、前記プロ
セス回路の内部で検出される放送方式で規定された1フ
ィールド相当の画面に対応した映像信号の平均的な輝度
レベルとを比較することにより、前記同期周波数改変後
の各1フィールド期間内における輝度信号レベルが適正
となるよう、前記絞り機構の絞り値を調節するように構
成されることを特徴とする特許請求の範囲第(2)項記
載のビデオカメラ。 - (4)プロセス回路が時間軸復元器より前段に設置され
、絞り制御部は自身が具備している基準値と、前記プロ
セス回路の内部で検出される同期周波数改変後の1フィ
ールド相当の画面に対応した映像信号の平均的な輝度レ
ベルとを比較することにより、前記同期周波数改変後の
各1フィールド期間内における輝度信号レベルが適正と
なるよう前記絞り機構の絞り値を調節するように構成さ
れることを特徴とする特許請求の範囲第(2)項記載の
ビデオカメラ。 - (5)演算部は、同期周波数改変後のN個の前記画面に
対応した映像信号を一旦記憶・保持するメモリ部と、そ
のN個の映像信号を各々、放送方式で規定される垂直同
期のタイミング毎に、各画面位置に対応して加算する加
算部とを具備したことを特徴とする特許請求の範囲第(
1)項記載のビデオカメラ - (6)演算部は、同期周波数改変後の(N−1)個の前
記画面に対応した映像信号を一旦記憶・保持するメモリ
部と、記憶された(N−1)個の映像信号、及び新たに
撮像素子より出力されるN番目の画面に対応した映像信
号を各々、放送方式で規定される垂直同期のタイミング
毎に、各画面位置に対応して加算する加算部とを具備し
たことを特徴とする特許請求の範囲第(1)項記載のビ
デオカメラ。 - (7)メモリ部は同期周波数改変後の1フィールド分に
相当する画面の映像信号をディジタル的に記憶保持する
フィールドメモリを1個以上含んでなることを特徴とす
る特許請求の範囲第(5)または第(6)項のいずれか
に記載のビデオカメラ。 - (8)メモリ部は同期周波数改変後の1フレーム分に相
当する画面の映像信号をディジタル的に記憶保持するフ
レームメモリを1個以上含んでなることを特徴とする特
許請求の範囲第(5)または第(6)項のいずれかに記
載のビデオカメラ。 - (9)メモリ部は、N個のメモリが縦続接続され、各メ
モリは前記改変後の垂直同期のタイミング毎に、自身が
記憶している各画面に対応した映像信号を次段のメモリ
に転送し、自身の記憶内容を前段のメモリが記憶してい
る画面に対応した映像信号に書き換えることを特徴とす
る特許請求の範囲第(5)項記載のビデオカメラ。 - (10)メモリ部は、(N−1)個のメモリが縦続接続
され、各メモリは前記改変後の垂直同期のタイミング毎
に、自身が記憶している各画面に対応した映像信号を次
段のメモリに転送し、自身の記憶内容を前段のメモリが
記憶している画面に対応した映像信号に書き換えること
を特徴とする特許請求の範囲第(6)項記載のビデオカ
メラ。 - (11)メモリ部は、N個のメモリを有し、放送方式で
規定された垂直同期のタイミング毎にその内容が一斉に
リセットされ、その後実施される走査毎に出力されるN
個の映像信号を各々特定のメモリに順次書き込むように
構成したことを特徴とする特許請求の範囲第(5)項記
載のビデオカメラ。 - (12)メモリ部は、(N−1)個のメモリを有し、放
送方式で規定された垂直同期のタイミング毎にその内容
が一斉にリセットされ、その後実施される走査毎に出力
される(N−1)個の映像信号を各々特定のメモリに順
次書き込むように構成したことを特徴とする特許請求の
範囲第(6)項記載のビデオカメラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61312180A JPS63164784A (ja) | 1986-12-26 | 1986-12-26 | ビデオカメラ |
KR1019880005274A KR920000576B1 (ko) | 1986-12-26 | 1988-05-06 | 비데오 카메라 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61312180A JPS63164784A (ja) | 1986-12-26 | 1986-12-26 | ビデオカメラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63164784A true JPS63164784A (ja) | 1988-07-08 |
Family
ID=18026180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61312180A Pending JPS63164784A (ja) | 1986-12-26 | 1986-12-26 | ビデオカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63164784A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9868146B2 (en) | 2013-08-28 | 2018-01-16 | Stolle Machinery Company, Llc | Mechanism and design for addressing ram droop |
-
1986
- 1986-12-26 JP JP61312180A patent/JPS63164784A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9868146B2 (en) | 2013-08-28 | 2018-01-16 | Stolle Machinery Company, Llc | Mechanism and design for addressing ram droop |
US10814376B2 (en) | 2013-08-28 | 2020-10-27 | Stolle Machinery Company, Llc | Mechanism and design for addressing ram droop |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4622790B2 (ja) | 撮像素子および撮像装置 | |
JP3505275B2 (ja) | 垂直フィールド/フレーム転送時間を長くするための改変された走査回路を有するビデオカメラシステム | |
JP4616429B2 (ja) | 画像処理装置 | |
JPH07288824A (ja) | 輝度信号生成装置 | |
JP3373784B2 (ja) | ビデオカメラ装置 | |
JPS63164784A (ja) | ビデオカメラ | |
JPS63276374A (ja) | ビデオカメラ | |
JP3831418B2 (ja) | 撮像装置 | |
JPH0698227A (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
JP4246479B2 (ja) | 撮像装置および撮像方法 | |
JP3508736B2 (ja) | 撮像装置 | |
JPS63167589A (ja) | ビデオカメラ | |
JP2001069400A (ja) | 撮像装置 | |
JPS63123286A (ja) | 電子スチルカメラ | |
JP4136470B2 (ja) | 電子的撮像装置 | |
JPH0787372A (ja) | 撮像装置 | |
JP3852821B2 (ja) | 固体撮像装置 | |
JP3166918B2 (ja) | 固体撮像装置 | |
JP3849230B2 (ja) | 信号処理装置 | |
JP3003760B2 (ja) | 撮像装置 | |
JP3154484B2 (ja) | 撮像装置 | |
JPH07274077A (ja) | ディジタル電子スチルカメラ | |
JP3869149B2 (ja) | 撮像装置 | |
JPH09172575A (ja) | ビデオカメラ及び調整方法 | |
JP3783284B2 (ja) | 撮像装置 |