JPS63160356A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS63160356A
JPS63160356A JP61306547A JP30654786A JPS63160356A JP S63160356 A JPS63160356 A JP S63160356A JP 61306547 A JP61306547 A JP 61306547A JP 30654786 A JP30654786 A JP 30654786A JP S63160356 A JPS63160356 A JP S63160356A
Authority
JP
Japan
Prior art keywords
line
wafer
semiconductor wafer
resist layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61306547A
Other languages
English (en)
Inventor
Shigeki Otsuka
茂樹 大塚
Takashi Tsubota
孝志 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61306547A priority Critical patent/JPS63160356A/ja
Publication of JPS63160356A publication Critical patent/JPS63160356A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体素子の製造方法に関し、特に裏面にバ
ックメタル層を有する半導体ウエノ1のダイシング方法
に関するものである。
(従来の技術) 従来、半導体ウェハのダイシング方法は、該ウェハの裏
面にバックメタル層(各ダイスをヘッダーにダイスポン
ドする際、接着剤としての役目を果す)としてのS、 
膜を抵抗熱蒸着法によシ厚さ約1μm に形成した後、
該Sn 形成面に直接ポイントスフライ1などのダイヤ
モンドカッタで、ダイスサイズ例えば350μm“の襞
間用のスクライブラインを設け、その後スクライブライ
ンに合わせてウェハを例えば押し割るという方法であっ
た。
(発明が解決しようとする問題点) しかしながら、上記のような方法では、Sn形成面にス
クライブラインを入れる際にSn  が妨げicな!5
ウェハ迄スクライグラインが到達しにくく、また、伸開
時にSn はスクライグライン上で直線状には割れにく
く、ダイスサイズが均一にならないという問題点があっ
た。
この発明は1以上述べた劈開不良が発生するという問題
点を除去し、ダイシング歩留りを向上させることができ
る半導体素子の製造方法を提供することを目的とする。
(問題点を解決するための手段) この発明では、半導体ウエノ・の裏面に形成されたバッ
クメタル層のうち、伸開ライン上のバックメタル層をホ
トリン・エツチングによって除去し、劈開ラインの部分
だけワエノ・裏面を露出させ、そOウェハ露出部分に対
してスクライプラインを形成し、そのスクライプライン
に沿って半導体クエへを分割する。
(作 用) 上記の方法においては、伸開ライン上のノZツクメタル
7ii1’t−ホトリソ・エッチングによって除去した
ので、バックメタル層が妨げとならず、#−導体ウつバ
に確実にスクライプラインが形成される。
また、ノ々ツクメタル層は予め分割されたことになるの
で、臂一時にバックメタル層が直線状に割れでぐいとい
うことがなくなる。これらの結果、半導体ウェハがスク
ライプラインに沿って正確に開用るようになる。
(実施例) 以下この発明の一実施例を図面を参照して説明する。第
1図はこの発明の一実施例を工程順に示す断面図である
。この図の(a)において、 IVi、半導体9エバ、
2はその裏面に蒸着形成された厚さ約14ry+  の
バックメタル層としてのSn  膜であり、まず、この
Sn  膜2上に感光性レジスト(0MR83゜28(
!p相当)3を塗布し、ベークする。ここで、レジスト
塗布にはスピナーが用いられ1回転数は4000 rp
m%塗布時間は約30秒である。また。
ベークは、−例として約80’(/、 20分で行われ
る。
次に、ベークされた感光性レジスト3を、第2図(a)
 、 (b)のような劈開ライン11の入った格子状の
g光用マスク12を用いて第1図(b)に示すように約
4秒間g元する。
次に、露光したウェハlを現像し、感覚性しソスト3に
第1図(c)に示すように劈開うインノ9ター/(劈開
ライン状にレジストが除去された部分)4を形成する。
その現像後、水洗を行い、さらにN2  で10−して
水滴を吹き飛ばした後に、再びベークする。
このベークは1例えば140℃、20分間行われる。
ベーク後、N2 中で冷却する。そして、完全に冷却さ
れてから、第3図に示すように、ウエノSlを治具21
に入れた状態で、水:硝酸:7フ化水素酸の混合液22
で約1分間エツチングを行う。
このエツチングは、襞間うインノ臂ターン4を有する感
光性レジスト3をマスクとしてSn  膜2をエツチン
グするものであシ、このエツチングにより。
第1図(d)に示すように劈開ライン上のSn  膜2
が除去され、劈開ライン部分の9エノ・l裏面が露出す
る。
このエツチング後、5分以上の水洗を行い、さらにその
水洗後、N2  グローする。そして、そのブロー後、
残っている感光性レジスト3を第1図(c)に示すよう
に剥離液で剥離する。
しかる後、水洗3分以上を行い、トリクレンで5分プイ
ルし、更にアセトン、で5分超音波洗浄を行う。
そして、その洗浄後、ポイントスクライブなどのダイヤ
モンドカッタ31で、第4図(a) 、 (b) 、 
(c)に示すように、劈開ライ/部分のつ二ノ・l露出
部分に対して、グイシングするダイスのピッチで。
ウェハlのエツジから約20〜30 am 離しfcと
ころに、約200μmの長さでスクライプライン5を形
成する。
そして、このようにしてスクライプライン5′J&:形
成したならば、最後に、第5図のように保護シート41
を敷いたフ9ムシート42上にウェハlを配置して、ス
フ241面の裏から押し割シ治具43で半導体ウェハ1
をスクライプライン5に沿って押し割ることによシ、半
導体つエノ・lを各ダイスに分割する。
(発明の効果) 以上詳細に説明したように、この発明の方法によれば、
伸開ライン上のバックメタル層をホトリソ・エッチング
によって除去するようにしたので、半導体ウェハに確実
にスクライプラインを形成でき、かつ劈開時にバックメ
タル層が直線状に割れないという問題点を解決できる。
そして、これらの結果、半導体ウェハをスクライプライ
ンに沿って正確に割ることが可能となシ、ダイスサイズ
の均−化とダイシング歩留りの向上を図ることができる
【図面の簡単な説明】
第1図はこの発明の半導体素子の製造方法の一実施例乞
工程順に示す断面図、第2図は上記一実施例に用いられ
るマスクを示す全体斜視図および部分拡大図、第3図は
上記一実施例のエツチング工程を取出して示す斜視図、
第4図は上記一実施例のスクライブライン形成工程を取
出して示すウニ八裏面平面図2よび部分拡大図ならびに
断面図。 第5図は上記一実施例のクエハ分割工程を取出して示す
斜視図である。 l・・・半導体ワエハ、2・・・Sn  膜、3・・・
感光性レソヌト、5・・・スクライブライン、12・・
・露光用マスク%22・・・混合液、43・・・押し割
シ治具。 (c )              (d)12−m
−亀九昂7人7 1(屓トg戸1− ラ(X乞ブデl==  工 季里 
Flfr 面ひゴ第1 図 +4本の¥′+ηL区 (a) I −@し斧拡1人図 (b) 露光用マスク 第2− エツチング工程! 第3図 (a)                      
      (bJvr面図 (Cノ スグフイプフインル広工子¥ 第4 図 /  −−−チ導イ杢7エハ 41−一−イマ;更シート 42−m−コームシート 43−m−子〒L削り5右具 ウェハ今v1エナ呈 第5図

Claims (1)

  1. 【特許請求の範囲】 (a)半導体ウェハの裏面に形成されたバックメタル層
    のうち、劈開ライン上のバックメタル層をホトリソ・エ
    ッチングによつて除去し、劈開ラインの部分だけウェハ
    裏面を露出させる工程と、 (b)次に、そのウェハ露出部分に対してスクライブラ
    インを形成する工程と、 (c)その後、そのスクライブラインに沿つて半導体ウ
    ェハを分割する工程とを具備してなる半導体素子の製造
    方法。
JP61306547A 1986-12-24 1986-12-24 半導体素子の製造方法 Pending JPS63160356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61306547A JPS63160356A (ja) 1986-12-24 1986-12-24 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61306547A JPS63160356A (ja) 1986-12-24 1986-12-24 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS63160356A true JPS63160356A (ja) 1988-07-04

Family

ID=17958351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61306547A Pending JPS63160356A (ja) 1986-12-24 1986-12-24 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS63160356A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109056A (ko) * 2015-09-29 2018-10-05 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 재료 기판의 스크라이브 방법 및 스크라이브 헤드 유닛

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109056A (ko) * 2015-09-29 2018-10-05 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 재료 기판의 스크라이브 방법 및 스크라이브 헤드 유닛

Similar Documents

Publication Publication Date Title
US3897627A (en) Method for manufacturing semiconductor devices
JPS63160356A (ja) 半導体素子の製造方法
JPH03234043A (ja) 半導体装置の製造方法
KR100310541B1 (ko) 스텐실 마스크
JPS5816545A (ja) 半導体装置の製造方法
JPS59121851A (ja) 半導体装置の製造方法
JP3033171B2 (ja) 半導体装置の製造方法
JPS62149138A (ja) 半導体装置の製造方法
JPS59124726A (ja) 半導体装置の製造方法
JPH0122727B2 (ja)
JPH0314260A (ja) 半導体装置の製造方法
JPH01286330A (ja) 半導体装置の製造方法
JPH0837233A (ja) 半導体装置の製造方法
JPS60182746A (ja) 半導体装置の製造方法
JPH0774142A (ja) 半導体装置の製造方法
JPS59136931A (ja) 半導体装置の製造方法
JPH01108726A (ja) 半導体装置の製造方法
JPH0335525A (ja) シリコンウエハの両面加工方法
JPH0567620A (ja) バンプ形成方法
JPS63312645A (ja) 半導体装置の製造方法
JPS63117428A (ja) 半導体装置の製造方法
JPH06120200A (ja) 半導体装置の製造方法
JPH02152218A (ja) 半導体装置の製造方法
JPH0320048A (ja) 半導体装置の製造方法
JPS606089B2 (ja) 半導体装置の製造方法