JPS63160226A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63160226A
JPS63160226A JP31134586A JP31134586A JPS63160226A JP S63160226 A JPS63160226 A JP S63160226A JP 31134586 A JP31134586 A JP 31134586A JP 31134586 A JP31134586 A JP 31134586A JP S63160226 A JPS63160226 A JP S63160226A
Authority
JP
Japan
Prior art keywords
film
layer
pattern
mask
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31134586A
Other languages
Japanese (ja)
Inventor
Yoshihiro Kakimoto
柿本 芳弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31134586A priority Critical patent/JPS63160226A/en
Publication of JPS63160226A publication Critical patent/JPS63160226A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To enhance the accuracy of a fine pattern by patterning it by a 3-layer resist method using a polystyrene film as a lower layer to improve the dry etching resistance of a 3-layer mask. CONSTITUTION:A polystyrene film 12 is formed as a lower layer on an aluminum silicon alloy film 11 coated on a substrate 10. Then, a silicon compound film 13 is formed as an intermediate layer, and a photosensitive novolac resist film 14 is formed as an upper layer thereon. The film 14 is exposed with a far ultraviolet ray to be patterned, and with the film 14 pattern as a mask the films 13, 12 are sequentially patterned to form a 3-layer mask pattern. Then, with the 3-layer mask pattern as a mask a substrate to be etched is patterned. Thus, the dry etching resistance of the 3-layer mask is improved to form an accurate fine pattern.

Description

【発明の詳細な説明】 [概要コ 下層にポリスチレン膜、中間層にシリコン化合物膜、上
層に感光性のノボラック系しジス1−M1の三層からな
るマスクパターンを形成する。その三層マスクパターン
をマスクにして被エツチング基板をパターンニングする
。そうすれば、被エツチング基板とのエツチング比が改
善される。
DETAILED DESCRIPTION OF THE INVENTION [Summary] A mask pattern is formed consisting of three layers: a polystyrene film as a lower layer, a silicon compound film as an intermediate layer, and a photosensitive novolak-based film as an upper layer. The substrate to be etched is patterned using the three-layer mask pattern as a mask. This improves the etching ratio with respect to the substrate to be etched.

[産業上の利用分野] 本発明は半導体装置の製造方法にかかり、特に、パター
ンニング方法に関する。
[Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a patterning method.

ICなど、半導体装置の製造方法において、最も重要な
プロセスの一つにパターンを写真食刻法で形成する、所
謂フォトプロセスがあり、現在、ICが微細化され、高
集積化されてきた背景には、このフォトプロセスの進歩
が大きく寄与している。
One of the most important processes in the manufacturing method of semiconductor devices such as ICs is the so-called photo process, in which patterns are formed using photolithography. Advances in photoprocessing have greatly contributed to this.

例えば、ICは高集積化、高密度化する程、高速に動作
する等、性能が向上する利点があり、そのため、ICを
一層高集積化する方向に検討が進められてきた。しかし
、そうすれば、多層配線などで表面の凹凸が激しくなっ
て段差ができて、その段差上に微細パターンを高精度に
形成しなげればならないと云う難かしい問題が生じてく
る。
For example, the higher the integration and density of an IC, the higher its performance, such as higher speed operation, and therefore, studies have been progressing toward further increasing the integration of ICs. However, if this is done, the unevenness of the surface becomes severe due to multilayer wiring, etc., creating steps, and a difficult problem arises in that fine patterns must be formed on the steps with high precision.

しかし、ICの高集積化のためには、このような段差上
のパターンニングは避けることができず、且つ、その凹
凸ある頭載での出来るだけ微細で高精度なパターンの形
成が要望されている。
However, in order to achieve high integration of ICs, patterning on such steps is unavoidable, and it is required to form as fine and highly accurate patterns as possible on the uneven surface. There is.

[従来の技術と発明が解決しようとする問題点]従前、
段差部にレジスト膜パターンを形成すると、凹部と凸部
とではレジスト膜(感光性樹脂膜)の膜厚が異なり、こ
れを露光・現像すれば凹部と凸部とのパターン幅が違っ
てくる等、高精度にパターンニングできない問題があっ
た。即ち、両方を同時に露光すると、凹部上の膜厚の厚
いレジスト膜部分は露光不足になって、これを現像すれ
ばレジスト膜パターンの幅が狭くなり、凸部上の膜厚の
薄いレジスト膜部分は露光過度になって、現像すればレ
ジスト膜パターンの幅が広くなる。
[Problems to be solved by conventional technology and invention] Previously,
When a resist film pattern is formed on a stepped part, the thickness of the resist film (photosensitive resin film) differs between the concave part and the convex part, and when this is exposed and developed, the pattern width of the concave part and the convex part becomes different, etc. However, there was a problem in that highly accurate patterning was not possible. In other words, if both are exposed at the same time, the thicker resist film portions on the concave portions will be underexposed, and if this is developed, the width of the resist film pattern will become narrower, and the thinner resist film portions on the convex portions will become underexposed. becomes overexposed, and when developed, the width of the resist film pattern becomes wider.

第2図(a)および(b)ばそれを示す平面図と断面図
で、段差のある被エツチング基板1上に形成したネガ型
レジスト膜2を示している。詳しくは、露光波長とレジ
スト膜厚とが関連して、パターン幅は一定しないが、概
念的には上記に説明したように、レジスト膜パターンの
幅がその膜厚に比例して変化するものである。
FIGS. 2(a) and 2(b) are a plan view and a sectional view showing a negative resist film 2 formed on a substrate 1 to be etched with steps. Specifically, the pattern width is not constant due to the relationship between the exposure wavelength and the resist film thickness, but conceptually, as explained above, the width of the resist film pattern changes in proportion to its film thickness. be.

そこで、段差のある部分には、2種類のレジスト膜パタ
ーンを形成するパターンニング方法が提案されてきた。
Therefore, a patterning method has been proposed in which two types of resist film patterns are formed in the portion where there is a step difference.

これを2層レジスト法と云っており、第3図はその2層
からなる非感光性樹脂膜3と感光性レジスト膜4を被エ
ツチング基板l上に形成した図を示している。まず、感
光性のない樹脂膜3を平坦するまで厚く塗布し、その上
に、感光性のレジスト膜4を塗布して、まず、レジスト
膜4をフォトマスクを用いて露光、現像した後、そのレ
ジスト膜パターン4をマスクにして、その下層の樹脂膜
3を酸素(02)ガスでドライエツチングしてパターン
ニングする。例えば、下層の厚い樹脂膜3を非感光性の
ノボラック系樹脂膜とし、上層のレジスト膜4を感光性
のノボラ・ツク系ポジ型レジスト膜とする。
This is called a two-layer resist method, and FIG. 3 shows a diagram in which two layers, a non-photosensitive resin film 3 and a photosensitive resist film 4, are formed on a substrate 1 to be etched. First, a non-photosensitive resin film 3 is coated thickly until it is flat, and then a photosensitive resist film 4 is coated on top of it.First, the resist film 4 is exposed and developed using a photomask, and then Using the resist film pattern 4 as a mask, the underlying resin film 3 is patterned by dry etching with oxygen (02) gas. For example, the lower thick resin film 3 is made of a non-photosensitive novolak type resin film, and the upper resist film 4 is made of a photosensitive novolac type positive resist film.

しかし、この2層レジスト法は上層のレジスト膜パター
ン4が解像力を良くするために薄く塗布・ しており、
且つ、耐ドライエツチング性が悪くて、下層の樹脂膜パ
ターン3が形成されるまで、十分に保持されないと云う
問題がある。従って、これに代わる方法として、最近、
3Nレジスト法(トリレベル法)が開発されている。
However, in this two-layer resist method, the upper resist film pattern 4 is applied thinly to improve resolution.
In addition, there is a problem that the dry etching resistance is poor and the film cannot be held sufficiently until the underlying resin film pattern 3 is formed. Therefore, as an alternative method, recently
A 3N resist method (tri-level method) has been developed.

第4図はその3層レジスト法によるパターンを被エツチ
ング基板1上に形成した図である。例えば、まず、非感
光性のノボラック系樹脂膜3を平坦化するまで厚く塗布
して固化し、その上に、シリコン化合物膜5を塗布固化
して、更に、その上に感光性のノボラック系ポジ型レジ
スト膜4を塗布して固化する。そして、レジスト膜4を
フォトマスクを用いて露光、現像した後、そのレジスト
膜パターン4をマスクにして、中間層のシリコン化合物
膜5を弗素(F)ガスでドライエツチングしてパターン
ニングする。次いで、そのシリコン化合物膜パターン5
をマスクにして、下層のノボラック系樹脂膜3を酸素ガ
スでドライエツチングし、このようにして3層のパター
ンを形成する。
FIG. 4 shows a pattern formed on the substrate 1 to be etched using the three-layer resist method. For example, first, a non-photosensitive novolak resin film 3 is coated thickly until it becomes flat and solidified, a silicon compound film 5 is coated and solidified, and then a photosensitive novolak resin film 3 is coated on top of it and then a photosensitive novolak resin film 3 is coated and solidified until it becomes flat. A mold resist film 4 is applied and solidified. After the resist film 4 is exposed and developed using a photomask, the intermediate layer silicon compound film 5 is patterned by dry etching with fluorine (F) gas using the resist film pattern 4 as a mask. Next, the silicon compound film pattern 5
Using this as a mask, the lower novolac resin film 3 is dry-etched with oxygen gas, thus forming a three-layer pattern.

そうすれば、シリコン化合物膜5が耐ドライエツチング
性が良いから、樹脂膜パターン3が精度良くパターンニ
ングされるイなお、第4図には3層のパターンをそのま
ま図示しているが、実際には、ノボラック系樹脂膜パタ
ーン3が形成された時には、上層のレジスト膜パターン
4は消滅した状態となっている。
In this way, since the silicon compound film 5 has good dry etching resistance, the resin film pattern 3 can be patterned with high precision.Although the three-layer pattern is shown as is in FIG. 4, it is actually When the novolac resin film pattern 3 is formed, the upper resist film pattern 4 has disappeared.

ところで、この37!レジスト法で形成した樹脂膜パタ
ーンを用いて、被エツチング基板のアルミニウム膜また
はアルミニウム合金膜をエツチングすると、中間層のシ
リコン化合物膜5も薄いために消失してしまい、従って
、下層のノボラック系樹脂膜パターン3が被エツチング
基板のエツチング中に保持されなければならないが、こ
のノボラック系樹脂膜パターン3の耐ドライエツチング
性が良くないために、被エツチング基板のエツチング中
に薄層部分の樹脂膜パターンが維持されずに消失し易く
て、高精度にパターンニングできないと云う問題がある
By the way, this 37! When the aluminum film or aluminum alloy film of the substrate to be etched is etched using the resin film pattern formed by the resist method, the silicon compound film 5 in the intermediate layer is also thin and disappears. The pattern 3 must be maintained during etching of the substrate to be etched, but since the dry etching resistance of this novolac resin film pattern 3 is poor, the thin layer of the resin film pattern may be retained during etching of the substrate to be etched. There is a problem that it is not maintained and tends to disappear, making it impossible to pattern with high precision.

また、このような3層レジスト法は、段差のある被エツ
チング基板だけでなく、最近は感光性のレジスト膜と被
エツチング基板とのエツチング比が十分に大きくとれな
い比較的平坦な被エツチング基板に対しても、この3層
レジスト法が適用されており、同様の問題点がある。
In addition, this three-layer resist method is applicable not only to substrates to be etched with steps, but also to substrates to be etched that are relatively flat, where the etching ratio between the photosensitive resist film and the substrate to be etched is not sufficiently large. This three-layer resist method is also applied to this method, and there are similar problems.

本発明は、このような問題点をもった3層レジストに代
わり、新規な3層レジストによっておこなう半導体装置
の製造方法を提案するものである。
The present invention proposes a method of manufacturing a semiconductor device using a novel three-layer resist instead of the three-layer resist that has such problems.

[問題点を解決するための手段] その目的は、下層としてポリスチレン膜、中間層として
シリコン化合物膜、上層として感光性のノボラック系レ
ジスト膜を形成した後、該ノボラック系レジスト膜を遠
紫外線で露光してパターンニングし、該ノボラック系レ
ジスト膜パターンをマスクにして、前記シリコン化合物
膜およびポリスチレン膜を順次にパターンニングして、
該三層からなるマスクパターンを形成し、該三層マスク
パターンをマスクにして被エツチング基板をパターンニ
ングするようにした半導体装置の製造方法によって達成
される。
[Means for solving the problem] The purpose is to form a polystyrene film as a lower layer, a silicon compound film as an intermediate layer, and a photosensitive novolac resist film as an upper layer, and then expose the novolac resist film to deep ultraviolet rays. and patterning the silicon compound film and the polystyrene film in sequence using the novolak resist film pattern as a mask,
This is achieved by a method of manufacturing a semiconductor device in which a mask pattern consisting of the three layers is formed and a substrate to be etched is patterned using the three layer mask pattern as a mask.

[作用コ 即ち、本発明は、下層としてポリスチレン膜を用いた3
層レジスト法によるパターンニングを提案するもので、
そうすれば、3層マスクの耐ドライエツチング性が向上
する。
[In other words, the present invention uses a polystyrene film as the lower layer.]
It proposes patterning using the layered resist method.
This improves the dry etching resistance of the three-layer mask.

[実施例コ 以下、図面を参照して実施例によって詳細に説明する。[Example code] Hereinafter, embodiments will be described in detail with reference to the drawings.

第1図(a)〜(d+は本゛発明にかかる製造方法の形
成工程順断面図を示しており、まず、同図(alに示す
ように、半導体基板10上に被着したアルミニウムシリ
コン合金膜11の上にポリスチレン膜12(分子量4万
以下;非感光性;厚い部分の膜厚2μm程度)を平坦化
するまで塗布し、120℃、30分間ベーキングして固
化させる。その上に、中間層としてシリコン化合物膜1
3 (膜厚0.3μm)を塗布し、窒素ガス中で200
℃、1時間ベーキングして固化させ、更に、その上に、
上層として感光性のノボラック系ポジ型レジスト膜14
(膜厚0.4μm程度)ヲ塗布して、85℃、20分間
ベーキングして固化させる。
FIGS. 1(a) to 1(d+) show cross-sectional views in the order of the formation steps of the manufacturing method according to the present invention. First, as shown in FIG. A polystyrene film 12 (molecular weight 40,000 or less; non-photosensitive; film thickness at thick part of about 2 μm) is applied onto the film 11 until flattened, and baked at 120° C. for 30 minutes to solidify. Silicon compound film 1 as a layer
3 (thickness: 0.3 μm) and 200 μm in nitrogen gas.
℃ for 1 hour to solidify, and then
Photosensitive novolac positive resist film 14 as an upper layer
(A film thickness of about 0.4 μm) is coated and baked at 85° C. for 20 minutes to solidify.

このシリコン化合物膜13には、例えば、PLO3(ポ
リラダーオルガノシロキサン)、0CD(商品名、PL
O3と同系統)やSOG (スピンオンガラス)を用い
て、ノボラック系ポジ型レジスト膜14にはTSMR−
8800(商品名)などを用いる。
This silicon compound film 13 includes, for example, PLO3 (polyladder organosiloxane), 0CD (trade name, PL
The novolak positive resist film 14 is made of TSMR-
8800 (product name) etc. is used.

次いで、第1図(b)に示すように、フォトマスク(図
示せず)を用いて、ノボラック系ポジ型レジスト膜14
を遠紫外線露光し、アルカリ現像して、パターンを形成
し、さらに、そのノボラック系ポジ型レジスト膜パター
ン14をマスクにして、シリコン化合物膜13を弗素ガ
スでドライエツチングしてパターンニングする。
Next, as shown in FIG. 1(b), a novolac-based positive resist film 14 is formed using a photomask (not shown).
is exposed to deep ultraviolet rays and developed with alkali to form a pattern, and then, using the novolac positive type resist film pattern 14 as a mask, the silicon compound film 13 is dry etched with fluorine gas for patterning.

次いで、第1図(C)に示すように、そのシリコン化合
物膜パターン13をマスクにして、ポリスチレン膜12
を酸素ガスでドライエツチングしてパターンを形成する
。その時、上層の薄いノボラック系ポジ型レジスト膜1
4は消失してしまう。
Next, as shown in FIG. 1(C), using the silicon compound film pattern 13 as a mask, the polystyrene film 12 is
A pattern is formed by dry etching with oxygen gas. At that time, the upper thin novolak positive resist film 1
4 will disappear.

次いで、第1図(d)に示すように、そのポリビニール
カルバゾール樹脂膜12をマスクにして、アルミニウム
シリコン合金膜11を塩素系反応ガスを用いてドライエ
ツチングして、アルミニウム配線パターンを形成する。
Next, as shown in FIG. 1(d), using the polyvinyl carbazole resin film 12 as a mask, the aluminum silicon alloy film 11 is dry etched using a chlorine-based reactive gas to form an aluminum wiring pattern.

この時は、中間層のシリコン化合物膜パターン13が消
失した状態になる。
At this time, the intermediate layer silicon compound film pattern 13 has disappeared.

このような製造方法を採れば、ポリスチレン膜12の耐
ドライエツチング性が良くて、ポリスチレン膜パターン
が十分に保持されるから、高精度なアルミニウム配線パ
ターンが形成される。
If such a manufacturing method is adopted, the polystyrene film 12 has good dry etching resistance and the polystyrene film pattern is sufficiently retained, so that a highly accurate aluminum wiring pattern can be formed.

なお、上記は塩素系エツチング剤に対する実施例で説明
しているが、他系統のエツチング剤に対しても同様に有
効である。
Although the above description has been made using examples for chlorine-based etching agents, it is equally effective for other types of etching agents.

[発明の効果] 以上の説明から明らかなように、本発明によれば3Nレ
ジスト法を用いて、一層高精度な微細パターンが形成で
き、■Cなど、半導体装置の微細化に顕著に役立つもの
である。
[Effects of the Invention] As is clear from the above description, according to the present invention, a fine pattern with even higher precision can be formed using the 3N resist method, and it is possible to form fine patterns with higher precision, such as ■C, which is significantly useful for miniaturization of semiconductor devices. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(al〜(d)は本発明にかかる製造方法の工程
順断面図、 第2図(a)、 tb>は従来のlJiのレジスト膜パ
ターンを示す図、 第3図は従来の2層レジスト法を示す図、第4図は従来
の3層レジスト法を示す図である。 図において、 ioは半導体基板、 11はアルミニウムシリコン合金膜、 12はポリスチレン膜、 13はシリコン化合物膜、 14はノボラック系レジスト膜 澤1も4に力・か1公遣友珪1r判Up/It帽重H日
第1図
Figures 1 (al to d) are cross-sectional views in the order of steps of the manufacturing method according to the present invention, Figures 2 (a) and tb> are diagrams showing conventional lJi resist film patterns, and Figure 3 is a diagram showing conventional lJi resist film patterns. Figure 4 is a diagram showing a conventional three-layer resist method. In the figure, io is a semiconductor substrate, 11 is an aluminum silicon alloy film, 12 is a polystyrene film, 13 is a silicon compound film, and 14 is a diagram showing a layered resist method. Novolac-based resist film Sawa 1 also 4 force/ka 1 Koken Yukei 1r size Up/It hat heavy H day Figure 1

Claims (1)

【特許請求の範囲】[Claims] 下層としてポリスチレン膜、中間層としてシリコン化合
物膜、上層として感光性のノボラック系レジスト膜を形
成した後、該ノボラック系レジスト膜を遠紫外線で露光
してパターンニングし、該ノボラック系レジスト膜パタ
ーンをマスクにして、前記シリコン化合物膜およびポリ
スチレン膜を順次にパターンニングして、該三層からな
るマスクパターンを形成し、該三層マスクパターンをマ
スクにして被エッチング基板をパターンニングするよう
にしたことを特徴とする半導体装置の製造方法。
After forming a polystyrene film as a lower layer, a silicon compound film as an intermediate layer, and a photosensitive novolac resist film as an upper layer, the novolac resist film is patterned by exposing it to deep ultraviolet rays, and the novolac resist film pattern is masked. The silicon compound film and the polystyrene film are sequentially patterned to form a mask pattern consisting of the three layers, and the substrate to be etched is patterned using the three layer mask pattern as a mask. A method for manufacturing a featured semiconductor device.
JP31134586A 1986-12-23 1986-12-23 Manufacture of semiconductor device Pending JPS63160226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31134586A JPS63160226A (en) 1986-12-23 1986-12-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31134586A JPS63160226A (en) 1986-12-23 1986-12-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63160226A true JPS63160226A (en) 1988-07-04

Family

ID=18016028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31134586A Pending JPS63160226A (en) 1986-12-23 1986-12-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63160226A (en)

Similar Documents

Publication Publication Date Title
JPS59202636A (en) Formation of fine pattern
JPS63312643A (en) Manufacture of semiconductor device
JPS63160226A (en) Manufacture of semiconductor device
JPH0458167B2 (en)
JPS63160224A (en) Manufacture of semiconductor device
JPS63160225A (en) Manufacture of semiconductor device
JPS62106456A (en) Production of semiconductor device
JPS62247522A (en) Manufacture of semiconductor device
JPS61271838A (en) Manufacture of semiconductor device
JPS646542B2 (en)
JPH02156244A (en) Pattern forming method
JPS62279633A (en) Pattern formation
JPH058856B2 (en)
JPH034899B2 (en)
JP3131016B2 (en) Method of forming negative resist pattern
JPH04372114A (en) Pattern formation
JPH03104113A (en) Formation of resist pattern
JPH04338630A (en) Method for manufacture of semiconductor device
JPH0123944B2 (en)
JPH0272361A (en) Electron ray resist having two-layered structure
JPH04257239A (en) Manufacture of semiconductor device
JPH0391233A (en) Formation of pattern
JPH04332118A (en) Formation of pattern
JPH084108B2 (en) Method for manufacturing semiconductor device
JPS6032350B2 (en) Manufacturing method of semiconductor device