JPH04332118A - Formation of pattern - Google Patents

Formation of pattern

Info

Publication number
JPH04332118A
JPH04332118A JP10103791A JP10103791A JPH04332118A JP H04332118 A JPH04332118 A JP H04332118A JP 10103791 A JP10103791 A JP 10103791A JP 10103791 A JP10103791 A JP 10103791A JP H04332118 A JPH04332118 A JP H04332118A
Authority
JP
Japan
Prior art keywords
film
etching
sog
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10103791A
Other languages
Japanese (ja)
Inventor
Takuyuki Motoyama
本山 ▲琢▼之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10103791A priority Critical patent/JPH04332118A/en
Publication of JPH04332118A publication Critical patent/JPH04332118A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To enable a pin hole as an entire second etching-resistance film to be reduced by forming first and second etching-resistance films on an object to be subjected to patterning and forming the second etching-resistance film by performing coating for two times. CONSTITUTION:A lower-layer resist film (first etching-resistance film) 11 is formed on an Al film as an object to be subjected to patterning on a substrate 9. Then, a middle-layer SOG film (second etching-resistance film) 12 is formed on the lower-layer resist film 11. After a first SOG is coated, heating treatment is performed and a lower-layer SOG film 12a is formed. After this, a second SOG is coated and heated and then an upper-layer SOG film 12b is formed. At this time, since the SOG film 12 is formed by coating which is performed two times, a possibility where pin holes are overlapped each other becomes extremely small even if the pin holes are produced at the SOG films 12a and 12b, thus nearly preventing pin holes from being produced as the entire middle- layer SOG film 12.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】(目次) ・産業上の利用分野 ・従来の技術(図5,図6) ・発明が解決しようとする課題(図7)・課題を解決す
るための手段(図1) ・作用(図1) ・実施例(図2〜図4) ・発明の効果
[0001] (Table of Contents) - Industrial application fields - Conventional techniques (Figs. 5 and 6) - Problems to be solved by the invention (Fig. 7) - Means for solving the problems (Fig. 1) - Effects ( Figure 1) ・Example (Figures 2 to 4) ・Effects of the invention

【0002】0002

【産業上の利用分野】本発明は、パターンの形成方法に
関し、更に詳しく言えば、多層レジスト法を用いたパタ
ーンの形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method, and more particularly to a pattern forming method using a multilayer resist method.

【0003】近年、半導体集積回路装置の高密度化に伴
い、パターンの微細化が要望されている。従来、単層レ
ジスト法により耐エッチング性パターンが形成されてい
るが、被パターニング体に凹凸が存在する場合、形成さ
れたレジスト膜の膜厚差により焦点の一致が均一でなく
なり、十分に均一な解像度が得られない。従って、微細
な耐エッチング性パターンを精度よく形成するのが困難
になっている。このため、2層レジスト法又は3層レジ
スト法等の所謂多層レジスト法が用いられるようになっ
ている。
In recent years, as the density of semiconductor integrated circuit devices has increased, there has been a demand for finer patterns. Conventionally, etching-resistant patterns have been formed using a single-layer resist method, but if the object to be patterned has unevenness, the difference in the thickness of the formed resist film will cause the focus to become uneven, making it difficult to obtain a sufficiently uniform pattern. Can't get resolution. Therefore, it is difficult to form fine etching-resistant patterns with high precision. For this reason, a so-called multilayer resist method such as a two-layer resist method or a three-layer resist method has come to be used.

【0004】0004

【従来の技術】図5(a)〜(c),図6(d),(e
)は従来例の3層レジスト法によるパターンの形成方法
を説明する断面図である。
[Prior art] Figs. 5(a) to (c), Figs. 6(d), (e)
) is a cross-sectional view illustrating a pattern forming method using a conventional three-layer resist method.

【0005】まず、基板1上の被パターニング体2の上
に塗布法により下層のレジスト膜3を形成する。このと
き、被パターニング体2の凹凸を平坦化するため、この
下層のレジスト膜3はかなり厚く形成され、かつ露光の
際、被パターニング体2からの露光用の光等の反射を防
止するため、下層のレジスト膜3には光等の吸収材が含
有されている。
First, a lower resist film 3 is formed on a patterned object 2 on a substrate 1 by a coating method. At this time, in order to flatten the unevenness of the object to be patterned 2, the lower resist film 3 is formed quite thick, and in order to prevent reflection of exposure light etc. from the object to be patterned 2 during exposure, The lower resist film 3 contains a light absorbing material.

【0006】次に、下層のレジスト膜3の耐エッチング
性膜として、下層のレジスト膜3上に珪素を含有した中
間層のレジスト膜4を形成する。このとき、中間層のレ
ジスト膜4に珪素を含有することにより、上層又は下層
のレジスト膜3と中間層のレジスト膜4とを相互にエッ
チングする際に上層又は下層のレジスト膜3と中間層の
レジスト膜4との間でエッチングレート差を確保するこ
とができる。
Next, as an etching-resistant film for the lower resist film 3, an intermediate resist film 4 containing silicon is formed on the lower resist film 3. At this time, by containing silicon in the intermediate resist film 4, when the upper or lower resist film 3 and the intermediate resist film 4 are mutually etched, the upper or lower resist film 3 and the intermediate resist film 4 can be mutually etched. A difference in etching rate between the resist film 4 and the resist film 4 can be ensured.

【0007】次いで、中間層のレジスト膜4上に上層の
レジスト膜5を形成する。上層のレジスト膜5は露光用
の光等に対して感光性を有する。
Next, an upper resist film 5 is formed on the intermediate resist film 4. The upper resist film 5 has photosensitivity to exposure light and the like.

【0008】次に、露光マスク6を用いて露光法により
マスクパターン7a〜7cを上層のレジスト膜5に転写
した(図5(a))後、現像し、上層のレジスト膜5か
らなる第1のパターン5a〜5cを形成する(図5(b
))。
Next, the mask patterns 7a to 7c are transferred to the upper resist film 5 by an exposure method using the exposure mask 6 (FIG. 5(a)), and then developed to form the first resist film made of the upper resist film 5. patterns 5a to 5c are formed (see FIG. 5(b)).
)).

【0009】次いで、第1のパターン5a〜5cをマス
クとして、中間層のレジスト膜4をエッチングし、中間
層のレジスト膜4からなる第2のパターン4a〜4cを
第1のパターン5a〜5cの下に形成する(図5(c)
)。
Next, using the first patterns 5a to 5c as a mask, the intermediate resist film 4 is etched, and the second patterns 4a to 4c made of the intermediate resist film 4 are formed on the first patterns 5a to 5c. (Figure 5(c)
).

【0010】次に、第2のパターン4a〜4cをマスク
として下層のレジスト膜3を選択的にエッチングする。 これにより、被パターニング体2をエッチングするため
のパターン8a〜8cの形成が完了する(図6(d))
Next, the underlying resist film 3 is selectively etched using the second patterns 4a to 4c as masks. This completes the formation of patterns 8a to 8c for etching the object to be patterned 2 (FIG. 6(d)).
.

【0011】その後、このパターン8a〜8cをマスク
として被パターニング体2をエッチングする(図6(e
))。
Thereafter, the patterned object 2 is etched using the patterns 8a to 8c as masks (FIG. 6(e)
)).

【0012】0012

【発明が解決しようとする課題】ところで、微細なパタ
ーンを形成する場合には、解像度を向上すべく上層のレ
ジスト膜5を薄くする必要がある。このため、図7(a
)に示すように、上層のレジスト膜5から形成された第
1のパターン5a〜5dをマスクとして中間層のレジス
ト膜4をエッチングして第2のパターン4a〜4dを形
成すると、図7(b)に示すように、第1のパターン5
a〜5dのマスク性が十分に確保されず、第2のパター
ン4a〜4dは正常に形成されない。
By the way, when forming a fine pattern, it is necessary to make the upper resist film 5 thinner in order to improve the resolution. For this reason, Fig. 7(a)
), when the intermediate resist film 4 is etched using the first patterns 5a to 5d formed from the upper resist film 5 as a mask to form second patterns 4a to 4d, the second patterns 4a to 4d are formed as shown in FIG. ), the first pattern 5
The maskability of a to 5d is not sufficiently ensured, and the second patterns 4a to 4d are not formed normally.

【0013】従って、第1のパターン5a〜5dのマス
ク性を十分に確保するためには、上層のレジスト膜5を
薄くしたことに付随して中間層のレジスト膜4も薄くす
る必要がある。しかし、中間層のレジスト膜4を薄くし
た場合には、中間層のレジスト膜4にピンホールが生じ
、やはり正常なパターンの形成が困難になるという問題
がある。
Therefore, in order to ensure sufficient maskability of the first patterns 5a to 5d, it is necessary to reduce the thickness of the intermediate resist film 4 as well as the thickness of the upper resist film 5. However, when the intermediate layer resist film 4 is made thinner, pinholes are generated in the intermediate layer resist film 4, which again poses a problem that it becomes difficult to form a normal pattern.

【0014】本発明は、かかる従来の問題点に鑑みてな
されたもので、パターニング精度を向上するために耐エ
ッチング性膜を薄くした場合でも、耐エッチング性膜の
ピンホールを低減することの可能なパターンの形成方法
を提供することを目的とするものである。
The present invention has been made in view of such conventional problems, and it is possible to reduce pinholes in the etching-resistant film even when the etching-resistant film is made thinner in order to improve patterning accuracy. The purpose of this invention is to provide a method for forming a pattern.

【0015】[0015]

【課題を解決するための手段】上記課題は、第1図の原
理断面図に例示するように、第1に、被パターニング体
10上に第1の耐エッチング性膜11を形成する工程と
、少なくとも2回の塗布により前記第1の耐エッチング
性膜11上に第2の耐エッチング性膜12を形成する工
程と、前記第2の耐エッチング性膜12上に感光性膜1
3を形成する工程と、前記感光性膜13を露光法により
パターニングし、第1のパターン13a〜13dを形成
する工程と、前記第1のパターン13a〜13dをマス
クとして前記第2の耐エッチング性膜12を選択的にエ
ッチングして、該第2の耐エッチング性膜12からなる
第2のパターン12d〜12fを形成する工程と、前記
第2のパターンをマスクとして前記第1の耐エッチング
性膜11をエッチングし、前記第2のパターン12d〜
12fの下に前記第1の耐エッチング性膜11からなる
第3のパターン11a〜11dを形成する工程とを有す
るパターンの形成方法によって達成される。
[Means for Solving the Problems] The above problems, as illustrated in the principle cross-sectional view of FIG. forming a second etching-resistant film 12 on the first etching-resistant film 11 by coating at least twice; and forming a photosensitive film 1 on the second etching-resistant film 12;
3, patterning the photosensitive film 13 by an exposure method to form first patterns 13a to 13d, and etching the second etching resistance using the first patterns 13a to 13d as a mask. selectively etching the film 12 to form second patterns 12d to 12f made of the second etching-resistant film 12; and etching the first etching-resistant film using the second pattern as a mask. 11, and the second pattern 12d~
This is achieved by a pattern forming method including the step of forming third patterns 11a to 11d made of the first etching-resistant film 11 under the pattern 12f.

【0016】[0016]

【作用】本発明のパターンの形成方法においては、第1
に、被パターニング体10上に第1の耐エッチング性膜
11,第2の耐エッチング性膜12及び感光性膜13を
順次形成し、かつ第2の耐エッチング性膜12を少なく
とも2回の塗布により形成している。例えば、第1の耐
エッチング性膜11及び感光性膜13としてレジスト膜
を用い、第2の耐エッチング性膜12としてSOG膜を
用いると、通常の3層レジスト法の構成となる。そして
、通常の3層レジスト法と同様な方法により第1の耐エ
ッチング性膜/第2の耐エッチング性膜からなるパター
ンを形成している。
[Operation] In the pattern forming method of the present invention, the first
First, a first etching-resistant film 11, a second etching-resistant film 12, and a photosensitive film 13 are sequentially formed on the object to be patterned 10, and the second etching-resistant film 12 is coated at least twice. It is formed by For example, if a resist film is used as the first etching-resistant film 11 and the photosensitive film 13, and an SOG film is used as the second etching-resistant film 12, a normal three-layer resist method structure is obtained. Then, a pattern consisting of the first etching resistant film/second etching resistant film is formed by a method similar to a normal three-layer resist method.

【0017】ところで、解像度を向上するために感光性
膜を薄くし、これに付随して第2の耐エッチング性膜1
2を薄くした場合に、各塗布により形成される各膜には
ピンホールが生じ易くなるが、少なくとも2回の塗布に
より第2の耐エッチング性膜12を形成しているので、
各塗布により形成される各第2の耐エッチング性膜12
にピンホールが生じていても、ピンホール同士が重なる
可能性は極端に小さくなる。
By the way, in order to improve the resolution, the photosensitive film is made thinner, and along with this, the second etching-resistant film 1 is
2 is made thinner, pinholes are likely to occur in each film formed by each coating, but since the second etching-resistant film 12 is formed by at least two coatings,
Each second etching-resistant film 12 formed by each application
Even if there are pinholes in the image, the possibility that the pinholes will overlap is extremely small.

【0018】これにより、第2の耐エッチング性膜12
全体としてのピンホールを低減することができるので、
解像度を向上しつつ、第2の耐エッチング性膜12をマ
スクとして正常な第1の耐エッチング性膜11を形成し
、ひいては第1の耐エッチング性膜/第2の耐エッチン
グ性膜からなる正常なパターンを形成することができる
As a result, the second etching-resistant film 12
Since pinholes can be reduced as a whole,
While improving the resolution, a normal first etching-resistant film 11 is formed using the second etching-resistant film 12 as a mask, and a normal film consisting of the first etching-resistant film/second etching-resistant film is formed. It is possible to form various patterns.

【0019】[0019]

【実施例】図2(a)〜(c),図3(d)〜(f),
図4(g),(h)は、本発明の実施例の3層レジスト
法によるパターンの形成方法について説明する断面図で
ある。
[Example] Figures 2(a) to (c), Figures 3(d) to (f),
FIGS. 4(g) and 4(h) are cross-sectional views illustrating a pattern forming method using a three-layer resist method according to an embodiment of the present invention.

【0020】まず、表面が層間絶縁膜に形成されている
基板9上の被パターニング体10としてのAl膜の上に
、ノボラック系ポジティブホトレジストを回転塗布法に
より塗布した後、温度200 ℃で加熱処理を行うこと
により、膜厚2μmの下層のレジスト膜(第1の耐エッ
チング性膜)11を形成する(図2(a))。このとき
、被パターニング体10の凹凸を平坦化するため、この
下層のレジスト膜11はかなり厚く形成され、かつ露光
の際、被パターニング体10からの露光用の光等の反射
を防止するため、下層のレジスト膜11には光等の吸収
材が含有されている。
First, a novolak-based positive photoresist is applied by spin coating onto an Al film as a patterning target 10 on a substrate 9 whose surface is formed as an interlayer insulating film, and then heat-treated at a temperature of 200°C. By doing this, a lower resist film (first etching-resistant film) 11 having a film thickness of 2 μm is formed (FIG. 2(a)). At this time, in order to flatten the unevenness of the object to be patterned 10, the lower resist film 11 is formed quite thick, and in order to prevent reflection of exposure light etc. from the object to be patterned 10 during exposure, The lower resist film 11 contains a light absorbing material.

【0021】次に、下層のレジスト膜11をエッチング
する際のマスクとして、下層のレジスト膜11上に膜厚
1400Åの中間層のSOG膜(第2の耐エッチング性
膜)12を形成する。このとき、解像度を向上するため
に上層のレジスト膜13を薄くするのに付随して中間層
のSOG膜12の膜厚を薄くしているので、中間層のS
OG膜12のピンホールを低減するためSOGを2回に
分けて回転塗布法により塗布する。即ち、まず、図2(
b)に示すように、第1回目の回転塗布法によりSOG
を塗布した後、温度200 ℃で加熱処理し、膜厚70
0 Åの下層のSOG膜12aを形成する。続いて、図
2(c)に示すように、第2回目の回転塗布法によりS
OGを塗布した後、温度200 ℃で加熱処理し、膜厚
700 Åの上層のSOG膜12bを形成する。このと
き、各塗布により形成される各SOG膜12a,12b
にはピンホールが生じ易くなるが、2回の塗布によりS
OG膜12を形成しているので、各塗布により形成され
る各SOG膜12a,12bにピンホールが生じていて
も、ピンホール同士が重なる可能性は極端に小さくなる
。従って、中間層のSOG膜12全体としてはピンホー
ルを殆ど生じない。
Next, as a mask for etching the lower resist film 11, an intermediate SOG film (second etching resistant film) 12 having a thickness of 1400 Å is formed on the lower resist film 11. At this time, in order to improve the resolution, the thickness of the intermediate layer SOG film 12 is reduced in conjunction with the thinning of the upper resist film 13.
In order to reduce pinholes in the OG film 12, SOG is applied twice by a spin coating method. That is, first, Figure 2 (
As shown in b), SOG was applied by the first spin coating method.
After coating, heat treatment was performed at a temperature of 200 °C to achieve a film thickness of 70 °C.
A lower layer SOG film 12a having a thickness of 0 Å is formed. Subsequently, as shown in Fig. 2(c), S was coated by a second spin coating method.
After applying the OG, heat treatment is performed at a temperature of 200° C. to form an upper SOG film 12b having a thickness of 700 Å. At this time, each SOG film 12a, 12b formed by each coating
Pinholes are likely to occur in S, but two coats of S
Since the OG film 12 is formed, even if pinholes are formed in the SOG films 12a and 12b formed by each coating, the possibility that the pinholes will overlap is extremely small. Therefore, almost no pinholes occur in the intermediate layer SOG film 12 as a whole.

【0022】次いで、ノボラック系ポジティブホトレジ
ストを回転塗布法により塗布した後、温度80℃で加熱
処理を行い、中間層のSOG膜12上に膜厚0.3 μ
mの上層のレジスト膜(感光性膜)13を形成する(図
3(d))。上層のレジスト膜13は露光用の光等に対
して感光性を有する。
Next, a novolac positive photoresist is applied by a spin coating method, and then heat treated at a temperature of 80° C. to form a film with a thickness of 0.3 μm on the intermediate layer SOG film 12.
A resist film (photosensitive film) 13 is formed as an upper layer of m (FIG. 3(d)). The upper resist film 13 has photosensitivity to exposure light and the like.

【0023】次に、露光マスク14を用いて露光法によ
りマスクパターン15a〜15dを上層のレジスト膜1
3に転写した(図3(d))後、現像し、上層のレジス
ト膜13からなる第1のパターン13a〜13dを形成
する(図3(e))。
Next, the mask patterns 15a to 15d are formed on the upper resist film 1 by an exposure method using the exposure mask 14.
3 (FIG. 3(d)) and then developed to form first patterns 13a to 13d consisting of the upper resist film 13 (FIG. 3(e)).

【0024】次いで、CF4 ガスを用いた反応性イオ
ンエッチング(RIE)により、第1のパターン13a
〜13dをマスクとして、中間層のSOG膜12をエッ
チングし、第1のパターン13a〜13dの下にSOG
膜12からなる第2のパターン12c〜12fを形成す
る(図3(f))。
Next, the first pattern 13a is etched by reactive ion etching (RIE) using CF4 gas.
~13d as a mask, the intermediate layer SOG film 12 is etched, and SOG is etched under the first patterns 13a~13d.
Second patterns 12c to 12f made of the film 12 are formed (FIG. 3(f)).

【0025】次に、02 ガスを用いたECR(Ele
ctron Cyclotron Resonance
)プラズマエッチングにより第2のパターン12c〜1
2fをマスクとして下層のレジスト膜11を選択的にエ
ッチングし、第3のパターン11a〜11dを形成する
。このとき、第2のパターン12c〜12fはSOG膜
からなりSiを含有しているので、下層のレジスト膜1
1との間のエッチングレート差を十分にとることができ
る。また、第2のパターン12c〜12fはピンホール
が低減されているので、マスク性がより完全なものにな
っている。これにより、被パターニング体10をエッチ
ングするための正常なパターン16a〜16dの形成が
完了する(図4(g))。
Next, ECR (Ele
ctron Cyclotron Resonance
) second patterns 12c-1 by plasma etching
Using 2f as a mask, the underlying resist film 11 is selectively etched to form third patterns 11a to 11d. At this time, since the second patterns 12c to 12f are made of SOG film and contain Si, the lower resist film 1
1. A sufficient difference in etching rate between the two can be obtained. Further, since the second patterns 12c to 12f have reduced pinholes, the maskability is more perfect. This completes the formation of normal patterns 16a to 16d for etching the object to be patterned 10 (FIG. 4(g)).

【0026】その後、このパターン16a〜16dをマ
スクとして被パターニング体10を選択的にエッチング
・除去し、配線10a〜10dを形成する(図4(h)
)。
Thereafter, the patterned body 10 is selectively etched and removed using the patterns 16a to 16d as a mask to form wirings 10a to 10d (FIG. 4(h)).
).

【0027】以上のように、本発明の実施例によれば、
通常の3層レジスト法の構成と同じように、被パターニ
ング体10上に下層のレジスト膜11/中間層のSOG
膜12/上層のレジスト膜13を順次形成した(図3(
d))後、通常の3層レジスト法と同様な方法によりS
OG膜12及び上層のレジスト膜13からなるパターン
16a〜16dを形成している(図4(g))。
As described above, according to the embodiment of the present invention,
Similar to the structure of the normal three-layer resist method, a lower resist film 11/an intermediate layer SOG is formed on the patterned object 10.
Film 12/upper resist film 13 were formed in sequence (see FIG. 3).
d) After that, S is applied using the same method as the normal three-layer resist method.
Patterns 16a to 16d consisting of the OG film 12 and the upper resist film 13 are formed (FIG. 4(g)).

【0028】特に、実施例の場合、中間層のSOG膜1
2を2回の塗布により形成している(図2(b),(c
))ので、上層のレジスト膜13の解像度の向上に関連
する中間層のSOG膜12を薄膜化した場合でも、ピン
ホール同士が重なる可能性を極端に小さくすることによ
り、中間層のSOG膜12全体としてのピンホールを低
減することができる。これにより、解像度を向上しつつ
、中間層のSOG膜12をマスクとして正常な下層のレ
ジスト膜11を形成し、ひいては下層のレジスト膜11
/中間層のSOG膜12からなる正常なパターン16a
〜16dを形成することができる。
In particular, in the case of the embodiment, the intermediate layer SOG film 1
2 is formed by applying it twice (Fig. 2(b),(c)
)) Therefore, even if the intermediate layer SOG film 12 is made thinner, which is related to improving the resolution of the upper resist film 13, the intermediate layer SOG film 12 can be made thinner by extremely reducing the possibility that pinholes overlap. Pinholes as a whole can be reduced. As a result, while improving the resolution, a normal lower resist film 11 is formed using the intermediate layer SOG film 12 as a mask, and as a result, the lower resist film 11
/Normal pattern 16a consisting of intermediate layer SOG film 12
~16d can be formed.

【0029】なお、実施例では、中間層のSOG膜12
を2回の塗布により形成しているが、場合により3回以
上の塗布により形成することもできる。
In the embodiment, the intermediate layer SOG film 12
Although it is formed by applying it twice, it can also be formed by applying it three times or more depending on the case.

【0030】[0030]

【発明の効果】以上のように、本発明のパターンの形成
方法においては、第1に、通常の3層レジスト法の構成
と同じように、被パターニング体上に第1の耐エッチン
グ性膜,第2の耐エッチング性膜及び感光性膜を順次形
成した後、通常の3層レジスト法と同様な方法により第
1の耐エッチング性膜/第2の耐エッチング性膜からな
るパターンを形成している。
As described above, in the pattern forming method of the present invention, firstly, the first etching-resistant film is formed on the object to be patterned, similar to the structure of the usual three-layer resist method. After sequentially forming the second etching-resistant film and the photosensitive film, a pattern consisting of the first etching-resistant film/second etching-resistant film is formed by a method similar to a normal three-layer resist method. There is.

【0031】特に、本発明の場合、第2の耐エッチング
性膜を少なくとも2回の塗布により形成しているので、
感光性膜の解像度の向上に関連する第2の耐エッチング
性膜を薄膜化した場合でも、ピンホール同士が重なる可
能性を極端に小さくすることにより、第2の耐エッチン
グ性膜全体としてのピンホールを低減することができる
。これにより、解像度を向上しつつ、第2の耐エッチン
グ性膜をマスクとして正常な第1の耐エッチング性膜を
形成し、ひいては第1の耐エッチング性膜/第2の耐エ
ッチング性膜からなる正常なパターンを形成することが
できる。
In particular, in the case of the present invention, since the second etching-resistant film is formed by coating at least twice,
Even when the second etching-resistant film, which is related to improving the resolution of the photosensitive film, is made thinner, the possibility of pinholes overlapping each other is extremely reduced, thereby increasing the overall pin-pointing of the second etching-resistant film. Holes can be reduced. As a result, while improving the resolution, a normal first etching-resistant film is formed using the second etching-resistant film as a mask, and the resulting structure consists of the first etching-resistant film/second etching-resistant film. A normal pattern can be formed.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明のパターンの形成方法について説明する
原理断面図である。
FIG. 1 is a cross-sectional view illustrating the principle of the pattern forming method of the present invention.

【図2】本発明の実施例の3層レジスト法によるパター
ンの形成方法について説明する断面図(その1)である
FIG. 2 is a cross-sectional view (part 1) illustrating a pattern forming method using a three-layer resist method according to an embodiment of the present invention.

【図3】本発明の実施例の3層レジスト法によるパター
ンの形成方法について説明する断面図(その2)である
FIG. 3 is a cross-sectional view (part 2) illustrating a pattern forming method using a three-layer resist method according to an embodiment of the present invention.

【図4】本発明の実施例の3層レジスト法によるパター
ンの形成方法について説明する断面図(その3)である
FIG. 4 is a cross-sectional view (Part 3) illustrating a pattern forming method using a three-layer resist method according to an embodiment of the present invention.

【図5】従来例の3層レジスト法によるパターンの形成
方法について説明する断面図(その1)である。
FIG. 5 is a cross-sectional view (part 1) illustrating a pattern forming method using a conventional three-layer resist method.

【図6】従来例の3層レジスト法によるパターンの形成
方法について説明する断面図(その2)である。
FIG. 6 is a cross-sectional view (part 2) illustrating a pattern forming method using a conventional three-layer resist method.

【図7】従来例の問題点について説明する断面図である
FIG. 7 is a sectional view illustrating problems in the conventional example.

【符号の説明】[Explanation of symbols]

1,9  基板、 2,10  被パターニング体、 2a〜2c,10a〜10d  配線、3  下層のレ
ジスト膜、 3a〜3c,11a〜11d  第3のパターン、4 
 中間層のSOG膜、 4a〜4c,12a〜12d  第2のパターン、5 
 下層のレジスト膜、 5a〜5c,13a〜13d  第1のパターン、6 
 露光マスク、 7a〜7c  マスクパターン、 8a〜8c,16a〜16d,19a〜19d  パタ
ーン、11  下層のレジスト膜(第1の耐エッチング
性膜)、12  中間層のSOG膜(第2の耐エッチン
グ性膜)、12a  下層のSOG膜、 12b  上層のSOG膜、 13  上層のレジスト膜(第3の耐エッチング性膜)
、14  露光マスク、 15a〜15d  マスクパターン、 17  下層のレジスト膜(耐エッチング性膜)、17
a〜17d  第5のパターン、 18  感光性SOG膜、 18a  下層の感光性SOG膜、 18b  上層の感光性SOG膜、 18a〜18d  第4のパターン。
1, 9 substrate, 2, 10 object to be patterned, 2a to 2c, 10a to 10d wiring, 3 lower resist film, 3a to 3c, 11a to 11d third pattern, 4
Intermediate layer SOG film, 4a to 4c, 12a to 12d Second pattern, 5
Lower resist film, 5a-5c, 13a-13d First pattern, 6
Exposure mask, 7a-7c Mask pattern, 8a-8c, 16a-16d, 19a-19d Pattern, 11 Lower layer resist film (first etching-resistant film), 12 Intermediate layer SOG film (second etching-resistant film) 12a lower layer SOG film, 12b upper layer SOG film, 13 upper layer resist film (third etching resistant film)
, 14 exposure mask, 15a to 15d mask pattern, 17 lower layer resist film (etching resistant film), 17
a to 17d fifth pattern, 18 photosensitive SOG film, 18a lower layer photosensitive SOG film, 18b upper layer photosensitive SOG film, 18a to 18d fourth pattern.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  被パターニング体上に第1の耐エッチ
ング性膜(10)を形成する工程と、少なくとも2回の
塗布により前記第1の耐エッチング性膜(11)上に第
2の耐エッチング性膜(12)を形成する工程と、前記
第2の耐エッチング性膜(12)上に感光性膜(13)
を形成する工程と、前記感光性膜(13)を露光法によ
りパターニングし、第1のパターン(13a)〜(13
d)を形成する工程と、前記第1のパターン(13a)
〜(13d)をマスクとして前記第2の耐エッチング性
膜(12)を選択的にエッチングして、該第2の耐エッ
チング性膜(12)からなる第2のパターン膜(12d
)〜(12f)を形成する工程と、前記第2のパターン
(12d)〜(12f)をマスクとして前記第1の耐エ
ッチング性膜(11)をエッチングし、前記第2のパタ
ーン(12d)〜(12f)の下に前記第1の耐エッチ
ング性膜(11)からなる第3のパターン(11a)〜
(11d)を形成する工程とを有するパターンの形成方
法。
1. A step of forming a first etching-resistant film (10) on the object to be patterned, and forming a second etching-resistant film (11) on the first etching-resistant film (11) by coating at least twice. forming a photosensitive film (12), and forming a photosensitive film (13) on the second etching-resistant film (12);
and patterning the photosensitive film (13) by an exposure method to form first patterns (13a) to (13).
d) and the step of forming the first pattern (13a).
The second etching-resistant film (12) is selectively etched using ~(13d) as a mask to form a second pattern film (12d) made of the second etching-resistant film (12).
) to (12f), etching the first etching-resistant film (11) using the second patterns (12d) to (12f) as a mask, and etching the first etching-resistant film (11) to form the second patterns (12d) to (12f), a third pattern (11a) consisting of the first etching-resistant film (11)
(11d) A method for forming a pattern.
【請求項2】  前記第1の耐エッチング性膜(11)
がレジスト膜であり、前記第2の耐エッチング性膜(1
2)がSOG膜であることを特徴とする請求項1記載の
パターンの形成方法。
2. The first etching-resistant film (11)
is a resist film, and the second etching-resistant film (1
2. The pattern forming method according to claim 1, wherein 2) is an SOG film.
JP10103791A 1991-05-02 1991-05-02 Formation of pattern Withdrawn JPH04332118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10103791A JPH04332118A (en) 1991-05-02 1991-05-02 Formation of pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10103791A JPH04332118A (en) 1991-05-02 1991-05-02 Formation of pattern

Publications (1)

Publication Number Publication Date
JPH04332118A true JPH04332118A (en) 1992-11-19

Family

ID=14289967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10103791A Withdrawn JPH04332118A (en) 1991-05-02 1991-05-02 Formation of pattern

Country Status (1)

Country Link
JP (1) JPH04332118A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163538A (en) * 1992-11-26 1994-06-10 Sumitomo Metal Ind Ltd Plasma etching method
US20220100088A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. In-Situ Deposition and Densification Treatment for Metal-Comprising Resist Layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163538A (en) * 1992-11-26 1994-06-10 Sumitomo Metal Ind Ltd Plasma etching method
US20220100088A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. In-Situ Deposition and Densification Treatment for Metal-Comprising Resist Layer

Similar Documents

Publication Publication Date Title
JPH0344418B2 (en)
JPH0537158A (en) Via hole structure and formation thereof
JPH04332118A (en) Formation of pattern
JPH04332119A (en) Formation of pattern
JPS62221119A (en) Formation of through-hole
JPH02156244A (en) Pattern forming method
JPS63299253A (en) Manufacture of semiconductor device
JPH01208842A (en) Manufacture of semiconductor integrated circuit device
JP2521329B2 (en) Method for manufacturing semiconductor device
JPH02121350A (en) Formation of multilayer interconnection
JPS63160224A (en) Manufacture of semiconductor device
KR100252757B1 (en) Method of forming metal pattern
KR100524811B1 (en) Method for forming fine pattern in semiconductor device
JPH03142466A (en) Production of semiconductor device and mask used for the production
JPH0289318A (en) Manufacture of multilayer interconnected semiconductor integrated circuit device
JPH10221851A (en) Pattern forming method
JPH04370926A (en) Manufacture of semiconductor device
JPH04257239A (en) Manufacture of semiconductor device
JPS6355784B2 (en)
JPS61271838A (en) Manufacture of semiconductor device
JPH05175193A (en) Formation of circuit pattern of semiconductor device
JPH09186233A (en) Manufacture of semiconductor device
JPH02105158A (en) Production of semiconductor device
JPH04255252A (en) Manufacture of semiconductor device
JPH04306828A (en) Patterning process

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806