JPH04306828A - Patterning process - Google Patents

Patterning process

Info

Publication number
JPH04306828A
JPH04306828A JP7021791A JP7021791A JPH04306828A JP H04306828 A JPH04306828 A JP H04306828A JP 7021791 A JP7021791 A JP 7021791A JP 7021791 A JP7021791 A JP 7021791A JP H04306828 A JPH04306828 A JP H04306828A
Authority
JP
Japan
Prior art keywords
film
resist
resist film
pattern
oxygen plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7021791A
Other languages
Japanese (ja)
Inventor
Takuyuki Motoyama
本山 ▲琢▼之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7021791A priority Critical patent/JPH04306828A/en
Publication of JPH04306828A publication Critical patent/JPH04306828A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To simplify the title process by a method wherein an inorganic matter such as silicon oxide etc., is used as an etching mask so as to form an oxygen plasma blocking layer by the oblique sputtering process after the formation of upper layer resist patterns. CONSTITUTION:The plasma blocking film 13 comprising e.g. a silicon oxide film of 1500Angstrom thick are formed on the surfaces of upper layer resist patterns 12A. At this time, the sputtering angle is selected so that the exposed lower resist layer 11 may not be covered with silicon oxide. Later, the lower resist film 11 is anisotropically etched away using oxygen plasma by ECR plasma etching step to form lower layer resist patterns 11A for the completion of the specific multilayer resist patterns. Within these multiple resist patterns thus completed, the fine patterns formed on the upper resist film are transferred to the lower layer resist film 11 with high precision.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はパターニング方法、特に
半導体装置等の製造における多層レジストのパターニン
グ方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a patterning method, and more particularly to a method for patterning multilayer resists in the manufacture of semiconductor devices and the like.

【0002】近年、半導体ICでは高集積・高密度化の
要求に対応してパターンの微細化が進行しており、この
傾向が今後も続くことは確実である。基板上に配線パタ
ーン等を形成するためには、先ずレジストパターンの形
成を要する。このレジストパターンの形成には従来から
単層レジスト法が広く採用されているが、パターンが微
細化するに従って種々の問題が顕在化して来た。例えば
基板表面に大きな段差がある場合、その凹部ではレジス
ト膜厚がかなり厚くなり、一様な解像度を得ることが困
難になる。又、基板表面が光反射の多い金属の場合、入
射光と反射光との干渉作用によりパターン精度が損なわ
れる。
[0002] In recent years, patterns of semiconductor ICs have been becoming finer in response to demands for higher integration and higher density, and it is certain that this trend will continue in the future. In order to form a wiring pattern or the like on a substrate, it is first necessary to form a resist pattern. Single-layer resist methods have been widely used to form resist patterns, but as patterns become finer, various problems have become apparent. For example, when there is a large step on the substrate surface, the resist film becomes considerably thick in the recessed portion, making it difficult to obtain uniform resolution. Furthermore, if the substrate surface is made of a metal that reflects a lot of light, pattern accuracy will be impaired due to interference between incident light and reflected light.

【0003】このような問題を解決して微細なレジスト
パターンを精度良く形成する手段として多層レジスト法
が提案され、現在、三層レジスト法と二層レジスト法の
開発が進められている。これらはいずれも上層の平坦で
薄いレジスト膜を露光、現像して高解像度のレジストパ
ターンを形成し、このパターンを異方性のドライエッチ
ングによりその下の層に高精度で転写するものである。
A multilayer resist method has been proposed as a means of solving these problems and forming fine resist patterns with high precision, and currently the three-layer resist method and the two-layer resist method are being developed. In both of these methods, a high-resolution resist pattern is formed by exposing and developing a flat, thin upper resist film, and this pattern is transferred with high precision to the layer below by anisotropic dry etching.

【0004】0004

【従来の技術】多層レジストのパターニング方法の従来
例を図2及び図3を参照しながら説明する。両図におい
て、図1と同じものには同一の符号を付与した。
2. Description of the Related Art A conventional method for patterning a multilayer resist will be described with reference to FIGS. 2 and 3. In both figures, the same parts as in FIG. 1 are given the same reference numerals.

【0005】図2 (a)〜(d) は従来の方法の第
一例を工程順に示す模式断面図である。この方法は三層
レジスト法の一例である。先ず基板1上に下層レジスト
膜11、中間層21、上層レジスト膜12を順次形成す
る(図2(a) 参照)。下層レジスト膜11は基板1
表面の段差を平坦化すると共に露光時の基板1表面から
の光反射を防止するものであり、膜厚は厚く(例えば2
μm)、高濃度の色素等を含んでいる。中間層21は酸
素プラズマを阻止するものであり、シリコンを含んでい
る(例えば厚さ0.2μm のSOG膜)。上層レジス
ト膜12は感光性を有し(単層レジスト法で使用するも
のと同じもの)、高解像度を得るために膜厚は薄い(例
えば0.5μm)。
FIGS. 2(a) to 2(d) are schematic sectional views showing a first example of a conventional method in the order of steps. This method is an example of a three-layer resist method. First, a lower resist film 11, an intermediate layer 21, and an upper resist film 12 are sequentially formed on a substrate 1 (see FIG. 2(a)). The lower resist film 11 is the substrate 1
It flattens the surface level difference and prevents light reflection from the surface of the substrate 1 during exposure, and the film thickness is thick (for example, 2 mm).
μm), contains high concentrations of pigments, etc. The intermediate layer 21 blocks oxygen plasma and contains silicon (for example, a 0.2 μm thick SOG film). The upper resist film 12 is photosensitive (the same as that used in the single-layer resist method), and has a thin film thickness (for example, 0.5 μm) in order to obtain high resolution.

【0006】次に上層レジスト膜12を露光、現像して
上層レジストパターン12A を得る(図2(b) 参
照)。次にこの上層レジストパターン12A をエッチ
ングマスクとして中間層21を異方性エッチングし(エ
ッチングガスは例えばCF4)、中間層パターン21A
 を得る(図2(c) 参照)。その後この中間層パタ
ーン21A をエッチングマスクとして下層レジスト膜
11を酸素プラズマを使用する異方性エッチングを行っ
て下層レジストパターン11A を得、所望の三層レジ
ストパターンが完成する(図2(d) 参照)。尚、上
層レジストパターン12A には耐酸素プラズマ性がな
いため、下層レジスト膜11をエッチングする際に消滅
する。
Next, the upper resist film 12 is exposed and developed to obtain an upper resist pattern 12A (see FIG. 2(b)). Next, the intermediate layer 21 is anisotropically etched using this upper resist pattern 12A as an etching mask (the etching gas is, for example, CF4), and the intermediate layer pattern 21A is etched using the upper resist pattern 12A as an etching mask.
(see Figure 2(c)). Thereafter, using the intermediate layer pattern 21A as an etching mask, the lower resist film 11 is anisotropically etched using oxygen plasma to obtain the lower resist pattern 11A, completing the desired three-layer resist pattern (see FIG. 2(d)). ). Note that since the upper resist pattern 12A does not have oxygen plasma resistance, it disappears when the lower resist film 11 is etched.

【0007】図3 (a)〜(c) は従来の方法の第
二例を工程順に示す模式断面図である。この方法は二層
レジスト法の一例である。先ず基板1上に下層レジスト
膜11、上層レジスト層31を順次形成する(図3(a
) 参照)。下層レジスト膜11は上述の第一例と同じ
である。上層レジスト膜31はシリコンを含んでおり、
感光性を有すると共に耐酸素プラズマ性を有し、高解像
度を得るために膜厚は薄い(例えば0.5μm)。
FIGS. 3(a) to 3(c) are schematic sectional views showing a second example of the conventional method in the order of steps. This method is an example of a two-layer resist method. First, a lower resist film 11 and an upper resist layer 31 are sequentially formed on the substrate 1 (see FIG. 3(a)).
) reference). The lower resist film 11 is the same as the first example described above. The upper resist film 31 contains silicon,
It has photosensitivity and oxygen plasma resistance, and has a thin film thickness (for example, 0.5 μm) in order to obtain high resolution.

【0008】次に上層レジスト膜31を露光、現像して
上層レジストパターン31A を得る(図3(b) 参
照)。次にこの上層レジストパターン31A をエッチ
ングマスクとして下層レジスト膜11を酸素プラズマを
使用する異方性エッチングを行って下層レジストパター
ン11A を得、所望の二層レジストパターンが完成す
る(図3(c) 参照)。
Next, the upper resist film 31 is exposed and developed to obtain an upper resist pattern 31A (see FIG. 3(b)). Next, using the upper resist pattern 31A as an etching mask, the lower resist film 11 is anisotropically etched using oxygen plasma to obtain the lower resist pattern 11A, completing the desired two-layer resist pattern (FIG. 3(c)). reference).

【0009】[0009]

【発明が解決しようとする課題】ところが、このような
従来のパターニング方法は、第一例ではプロセスが複雑
である、第二例では充分な耐酸素プラズマ性を有する感
光性レジストが現状では得られないためにエッチング時
にパターンシフトを生じ易い、という問題があった。
[Problems to be Solved by the Invention] However, in the first example, the process of such conventional patterning methods is complicated, and in the second example, photosensitive resists with sufficient oxygen plasma resistance cannot currently be obtained. There was a problem in that pattern shift was likely to occur during etching because there was no pattern.

【0010】本発明はこのような問題を解決して、高精
度のパターンが得られ、しかもプロセスが比較的簡単な
多層レジストのパターニング方法を提供することを目的
とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve these problems and provide a method for patterning a multilayer resist, which allows a highly accurate pattern to be obtained and which is a relatively simple process.

【0011】[0011]

【課題を解決するための手段】この目的は、本発明によ
れば、基板1表面に下層レジスト膜11を形成する工程
と、該下層レジスト膜11上に上層レジスト膜12を形
成した後これを露光・現像して上層レジストパターン1
2A を形成する工程と、該上層レジストパターン12
A 上面にSiO2等からなる酸素プラズマ阻止膜13
を斜めスパッタ法により選択的に形成する工程と、該酸
素プラズマ阻止膜13をマスクとして該下層レジスト膜
11をECRプラズマエッチング法により異方性エッチ
ングして下層レジストパターン11Aを形成する工程と
、を含むことを特徴とするパターニング方法とすること
で、達成される。
[Means for Solving the Problems] According to the present invention, this object includes the steps of forming a lower resist film 11 on the surface of a substrate 1, and after forming an upper resist film 12 on the lower resist film 11. Expose and develop upper layer resist pattern 1
2A and the step of forming the upper resist pattern 12.
A Oxygen plasma blocking film 13 made of SiO2 etc. on the upper surface
selectively forming by diagonal sputtering, and forming a lower resist pattern 11A by anisotropically etching the lower resist film 11 by ECR plasma etching using the oxygen plasma blocking film 13 as a mask. This can be achieved by providing a patterning method characterized by including:

【0012】0012

【作用】本発明によれば、下層レジストパターンを形成
するためのエッチングマスクとして、充分な耐酸素プラ
ズマ性を有するシリコン酸化物、チタン、チタン酸化物
等の無機物を使用するから、パターンシフトが少なく、
従って精度良くパターン転写が出来る。又、この酸素プ
ラズマ阻止膜は上層レジストパターン形成後に斜めスパ
ッタ法で形成するから、独立したパターニング工程を設
けることも、余分な部分に付着した膜を除去する工程を
設けることも、共に不要であり、従ってプロセスは比較
的簡単となる。
[Operation] According to the present invention, inorganic materials such as silicon oxide, titanium, and titanium oxide, which have sufficient oxygen plasma resistance, are used as the etching mask for forming the lower resist pattern, so pattern shift is minimized. ,
Therefore, the pattern can be transferred with high precision. Furthermore, since this oxygen plasma blocking film is formed by diagonal sputtering after the upper resist pattern is formed, it is not necessary to provide an independent patterning process or a process to remove the film attached to excess areas. , so the process is relatively simple.

【0013】[0013]

【実施例】本発明に基づく多層レジストのパターニング
方法の実施例を図1を参照しながら説明する。図1 (
a)〜(d) は本発明の実施例を工程順に示す模式断
面図である。図中、1は基板であり、表面にはアルミニ
ウム等の薄膜が形成されている。11は下層レジスト膜
11であり、基板1表面の段差を平坦化すると共に露光
時の基板1表面からの光反射を防止するものであり、例
えば高濃度の色素等を含むノボラック系ポジレジストで
ある。12は上層レジスト膜12であり、感光性を有し
、例えばノボラック系ポジレジストである。13は酸素
プラズマ阻止膜、11A は下層レジストパターン、1
2A は上層レジストパターンである。
EXAMPLE An example of the multilayer resist patterning method according to the present invention will be described with reference to FIG. Figure 1 (
a) to (d) are schematic cross-sectional views showing examples of the present invention in the order of steps. In the figure, 1 is a substrate, on the surface of which a thin film of aluminum or the like is formed. Reference numeral 11 denotes a lower resist film 11, which flattens steps on the surface of the substrate 1 and prevents light reflection from the surface of the substrate 1 during exposure, and is, for example, a novolak-based positive resist containing a high concentration of dye. . Reference numeral 12 denotes an upper resist film 12, which is photosensitive and is, for example, a novolac positive resist. 13 is an oxygen plasma blocking film, 11A is a lower resist pattern, 1
2A is an upper layer resist pattern.

【0014】先ず基板1の表面に回転塗布法により、厚
さ例えば2.0μm の下層レジスト膜11を形成する
。次にこれを約 200℃で加熱処理し(ハードベーキ
ング)、感光性を消滅させる。次にこの下層レジスト膜
11の上に回転塗布法により、厚さ例えば0.5μm 
の上層レジスト膜12を形成する(図1(a) 参照)
。これを約80℃でベーキングした後、紫外線露光及び
アルカリ現像液による現像を行って上層レジストパター
ン12A を得る(図1(b) 参照)。尚、下層レジ
スト膜11は現像液に溶解されず、従ってパターニング
されない。
First, a lower resist film 11 having a thickness of, for example, 2.0 μm is formed on the surface of the substrate 1 by spin coating. Next, this is heated at about 200°C (hard baking) to eliminate photosensitivity. Next, the lower resist film 11 is coated with a thickness of, for example, 0.5 μm by a spin coating method.
Form an upper resist film 12 (see FIG. 1(a)).
. After baking this at about 80° C., it is exposed to ultraviolet light and developed with an alkaline developer to obtain an upper resist pattern 12A (see FIG. 1(b)). Note that the lower resist film 11 is not dissolved in the developer and therefore is not patterned.

【0015】次に上層レジストパターン12A 上面に
斜めスパッタ法により、例えば約1500Åのシリコン
酸化物(SiO2)からなるプラズマ阻止膜13を形成
する(図1(c) 参照)。この際、露出している下層
レジスト膜11上にシリコン酸化物が被着せぬようにス
パッタの角度を選ぶ(基板1を例えば1〜10°傾ける
)。その後、ECR(electron cycrot
ron resonanse )プラズマエッチング法
により、酸素プラズマで下層レジスト膜11を異方性エ
ッチングして下層レジストパターン11A を得、所望
の多層レジストパターンが完成する(図1(d) 参照
)。
Next, a plasma blocking film 13 made of silicon oxide (SiO2) having a thickness of about 1500 Å, for example, is formed on the upper surface of the upper resist pattern 12A by diagonal sputtering (see FIG. 1(c)). At this time, the sputtering angle is selected so that silicon oxide does not adhere to the exposed lower resist film 11 (the substrate 1 is tilted, for example, by 1 to 10 degrees). After that, ECR (electron cyclot
By plasma etching (ron resonance), the lower resist film 11 is anisotropically etched with oxygen plasma to obtain a lower resist pattern 11A, and a desired multilayer resist pattern is completed (see FIG. 1(d)).

【0016】このようにして得られた多層レジストパタ
ーンは、上層レジスト膜に形成した微細パターンが精度
良く下層レジスト膜に転写されている。本発明は以上の
実施例に限定されることなく、更に種々変形して実施出
来る。例えば、酸素プラズマ阻止膜としてシリコン酸化
物に代えてチタン又はチタン酸化物を使用しても本発明
が有効であることを、発明者は確認済である。
In the multilayer resist pattern thus obtained, the fine pattern formed on the upper resist film is accurately transferred to the lower resist film. The present invention is not limited to the above embodiments, but can be implemented with various modifications. For example, the inventor has confirmed that the present invention is effective even when titanium or titanium oxide is used instead of silicon oxide as an oxygen plasma blocking film.

【0017】[0017]

【発明の効果】以上説明したように、本発明によれば、
高精度のパターンが得られ、しかもプロセスが比較的簡
単な多層レジストのパターニング方法を提供することが
出来、半導体ICのパターン微細化に寄与する。
[Effects of the Invention] As explained above, according to the present invention,
It is possible to provide a multilayer resist patterning method that provides a highly accurate pattern and a relatively simple process, contributing to pattern miniaturization of semiconductor ICs.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】  本発明の実施例を工程順に示す模式断面図
である。
FIG. 1 is a schematic cross-sectional view showing an example of the present invention in the order of steps.

【図2】  従来の方法の第一例を工程順に示す模式断
面図である。
FIG. 2 is a schematic cross-sectional view showing a first example of a conventional method in order of steps.

【図3】  従来の方法の第二例を工程順に示す模式断
面図である。
FIG. 3 is a schematic cross-sectional view showing a second example of a conventional method in order of steps.

【符号の説明】[Explanation of symbols]

1  半導体基板 11  下層レジスト膜 11A 下層レジストパターン 12, 31  上層レジスト膜 12A,31A 上層レジストパターン13  酸素プ
ラズマ阻止膜 21  中間層膜 21A 中間層パターン
1 Semiconductor substrate 11 Lower resist film 11A Lower resist pattern 12, 31 Upper resist film 12A, 31A Upper resist pattern 13 Oxygen plasma blocking film 21 Intermediate layer film 21A Intermediate layer pattern

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  基板(1) 上に下層レジスト膜(1
1)を形成する工程と、該下層レジスト膜(11)上に
上層レジスト膜(12)を形成する工程と、該上層レジ
スト膜(12)を露光、現像して上層レジストパターン
(12A) を形成する工程と、該上層レジストパター
ン(12A) 上面に酸素プラズマ阻止膜(13)を選
択的に形成する工程と、該酸素プラズマ阻止膜(13)
をマスクとして該下層レジスト膜(11)を異方性エッ
チングして下層レジストパターン(11A) を形成す
る工程と、を含むことを特徴とするパターニング方法。
[Claim 1] A lower resist film (1) on a substrate (1).
1), forming an upper resist film (12) on the lower resist film (11), and exposing and developing the upper resist film (12) to form an upper resist pattern (12A). a step of selectively forming an oxygen plasma blocking film (13) on the upper surface of the upper resist pattern (12A);
A patterning method comprising the step of anisotropically etching the lower resist film (11) using a mask as a mask to form a lower resist pattern (11A).
【請求項2】  前記酸素プラズマ阻止膜(13)の形
成は斜めスパッタ法によることを特徴とする請求項1記
載のパターニング方法。
2. The patterning method according to claim 1, wherein the oxygen plasma blocking film (13) is formed by an oblique sputtering method.
【請求項3】  前記酸素プラズマ阻止膜(13)の材
質はシリコン酸化物、チタン、チタン酸化物のいずれか
であることを特徴とする請求項1記載のパターニング方
法。
3. The patterning method according to claim 1, wherein the material of the oxygen plasma blocking film (13) is silicon oxide, titanium, or titanium oxide.
JP7021791A 1991-04-03 1991-04-03 Patterning process Withdrawn JPH04306828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7021791A JPH04306828A (en) 1991-04-03 1991-04-03 Patterning process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7021791A JPH04306828A (en) 1991-04-03 1991-04-03 Patterning process

Publications (1)

Publication Number Publication Date
JPH04306828A true JPH04306828A (en) 1992-10-29

Family

ID=13425157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7021791A Withdrawn JPH04306828A (en) 1991-04-03 1991-04-03 Patterning process

Country Status (1)

Country Link
JP (1) JPH04306828A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901653B2 (en) * 2002-04-02 2005-06-07 Hitachi Global Storage Technologies Netherlands B.V. Process for manufacturing a magnetic head coil structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901653B2 (en) * 2002-04-02 2005-06-07 Hitachi Global Storage Technologies Netherlands B.V. Process for manufacturing a magnetic head coil structure

Similar Documents

Publication Publication Date Title
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
JPH08190203A (en) Formation of resist pattern
JP4613364B2 (en) Resist pattern formation method
KR100432794B1 (en) Process for the formation of wiring pattern
JPS6239817B2 (en)
JP2002268200A (en) Photomask for gray tone exposure and method for applying photosensitive resin
JPH04306828A (en) Patterning process
JPH06347993A (en) Phase shift mask and its production
KR0138066B1 (en) The manufacture of phase shift mask
KR20040051912A (en) Method for forming a micro pattern
JPH07281414A (en) Phase shift mask blank and phase shift mask as well as its production
JPH03142466A (en) Production of semiconductor device and mask used for the production
JPH07159969A (en) Phase shift mask and its production
JP2555879B2 (en) Method for manufacturing semiconductor device
JPH09213609A (en) Method for manufacturing semiconductor device
JPS603620A (en) Formation of fine pattern
JP2521329B2 (en) Method for manufacturing semiconductor device
JP3167398B2 (en) Method for manufacturing semiconductor device
JP2713061B2 (en) Method of forming resist pattern
JPH03104113A (en) Formation of resist pattern
JPS62177922A (en) Manufacture of semiconductor device
JPS60106132A (en) Formation of pattern
JP2001287199A (en) Microstructure and its manufacturing method
JPH07240362A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711