JPS63153930A - デ−タ変換装置 - Google Patents
デ−タ変換装置Info
- Publication number
- JPS63153930A JPS63153930A JP30225086A JP30225086A JPS63153930A JP S63153930 A JPS63153930 A JP S63153930A JP 30225086 A JP30225086 A JP 30225086A JP 30225086 A JP30225086 A JP 30225086A JP S63153930 A JPS63153930 A JP S63153930A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converted
- circuit
- parity
- parity bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＮＲＺ Ｉ （Ｎｏｎ−Ｒｅｔｕｒｎ−ｔ
ｏ−Ｚｅｒｏ）符号化法によってデータを変換するため
に用いられるデータ変換装置に関する。
ｏ−Ｚｅｒｏ）符号化法によってデータを変換するため
に用いられるデータ変換装置に関する。
［従来の技術］
このようなデータ変換装置ｉｉは磁気テープ記憶システ
ムなどに広く用いられているが、従来のデータ変換装置
は、変換動作のｉＥＮ性を確認するための１段を備えて
いなかった。“ ［解決しようとする問題点］ このような構成であるから、従来はデータ変換装置が誤
動作して変換エラーが発生しても、そのエラーが検出さ
れず、エラーを含んだデータがそのまま磁気テープなど
に記録されてしまい、記録データの信頼性を損なうとい
う問題があった。
ムなどに広く用いられているが、従来のデータ変換装置
は、変換動作のｉＥＮ性を確認するための１段を備えて
いなかった。“ ［解決しようとする問題点］ このような構成であるから、従来はデータ変換装置が誤
動作して変換エラーが発生しても、そのエラーが検出さ
れず、エラーを含んだデータがそのまま磁気テープなど
に記録されてしまい、記録データの信頼性を損なうとい
う問題があった。
［発明の［１的コ
したがって、この発明の目的は、そのような問題点を解
決するために、変換エラーの検出手段を備えたＮＲＺＩ
符号化法によるデータ変換装置を提供することにある。
決するために、変換エラーの検出手段を備えたＮＲＺＩ
符号化法によるデータ変換装置を提供することにある。
［問題点を解決するための手段］
この目的を達成するために、この発明によるデータ変換
装置ｖは、変換すべきデータを入力されてその入力デー
タに対する偶数パリティビットを出力するパリティビッ
ト発生回路と、前記変換すべきデータおよび前記パリテ
ィビット発生回路より出力された偶数パリティビットを
入力されその入力データをＮＲＺＩ符号化法により変換
したデータを出力するＮＲＺＩ符号化回路と、このＮＲ
ＺＩ符号化回路の出力データを入力されてそのデータの
偶数パリティ検査を行うパリティ検査回路とを有する構
成とされるものである。
装置ｖは、変換すべきデータを入力されてその入力デー
タに対する偶数パリティビットを出力するパリティビッ
ト発生回路と、前記変換すべきデータおよび前記パリテ
ィビット発生回路より出力された偶数パリティビットを
入力されその入力データをＮＲＺＩ符号化法により変換
したデータを出力するＮＲＺＩ符号化回路と、このＮＲ
ＺＩ符号化回路の出力データを入力されてそのデータの
偶数パリティ検査を行うパリティ検査回路とを有する構
成とされるものである。
［作用］
ＮＲＺＩ符号化法は、変換の前後でデータの偶数パリテ
ィが保存されるという性質があるので、前述のように、
変換すべきデータが偶数パリティビットを付加してＮＲ
ＺＩ符号化回路により変換され、その変換データの偶数
パリティ検査が行われる構成であれば、奇数ビットの変
換エラーが発生した場合は偶数パリティ検査でエラーが
検出される。
ィが保存されるという性質があるので、前述のように、
変換すべきデータが偶数パリティビットを付加してＮＲ
ＺＩ符号化回路により変換され、その変換データの偶数
パリティ検査が行われる構成であれば、奇数ビットの変
換エラーが発生した場合は偶数パリティ検査でエラーが
検出される。
［実施例］
以下、図面を参照し、この発明の一実施例について詳細
に説明する。
に説明する。
第１図は、この発明によるデータ変換装置の一実施例を
示すブロック図である。
示すブロック図である。
この図において、１は公知の一般的なＮＲＺ Ｉ符号化
回路であり、排他的論理和ゲー）ＸＯＲおよびＤ型フリ
ップフロップＦＦから構成されている。ＣＰはフリップ
フロップＦＦに供給されるクロックパルスである。
回路であり、排他的論理和ゲー）ＸＯＲおよびＤ型フリ
ップフロップＦＦから構成されている。ＣＰはフリップ
フロップＦＦに供給されるクロックパルスである。
なお、この発明においては、変換すべきデータＤｉｎ（
Ｎビット）のビット数よりも１ピツトだけ多いビット数
分の排他的論理和ゲー）ＸＯＲおよびＤ型フリップフロ
ップＦＦが設けられている。
Ｎビット）のビット数よりも１ピツトだけ多いビット数
分の排他的論理和ゲー）ＸＯＲおよびＤ型フリップフロ
ップＦＦが設けられている。
２はパリティ発生回路であり、これは一般的な構成のも
のである。このパリティ発生回路２は変ｍｔべきＮビッ
トのデータＤｉｎを入力され、その入力データに対する
偶数パリティビットＰを発生する。
のである。このパリティ発生回路２は変ｍｔべきＮビッ
トのデータＤｉｎを入力され、その入力データに対する
偶数パリティビットＰを発生する。
この偶数パリティビットＰは、変換すべきデータＤｉｎ
に付加されてＮＲＺＩ符号化回路１に入力され、ＮＲＺ
Ｉ符号化法により変換される。
に付加されてＮＲＺＩ符号化回路１に入力され、ＮＲＺ
Ｉ符号化法により変換される。
３はパリティ検査回路であり、一般的な構成のものであ
る。このパリティ検査回路３はＮＲＺ １符号化回路１
のＮ＋１ビツトの出力データを入力され、その偶数パリ
ティ検査を行う。そして、偶数パリティが成ｑしない場
合にはエラー信号ＥＲＲを発生する。
る。このパリティ検査回路３はＮＲＺ １符号化回路１
のＮ＋１ビツトの出力データを入力され、その偶数パリ
ティ検査を行う。そして、偶数パリティが成ｑしない場
合にはエラー信号ＥＲＲを発生する。
ＮＲＺＩ符号化回路ｌの出力データは、パリティビット
を除いたＮビットが変換データＤｏｕｔとして外部に送
出される。
を除いたＮビットが変換データＤｏｕｔとして外部に送
出される。
このように、このデータ変換装置においては、ＮＲＺＩ
符号化回路ｌの誤動作などによって変換エラーが生じた
場合、そのエラーが奇数ビットのエラーであればエラー
信号ＥＲＲが発生する。
符号化回路ｌの誤動作などによって変換エラーが生じた
場合、そのエラーが奇数ビットのエラーであればエラー
信号ＥＲＲが発生する。
以］−１この発明の一実施例について説明したが、この
発明はそれだけに限定されるものではなく、適宜変形し
て実施し得るものである。
発明はそれだけに限定されるものではなく、適宜変形し
て実施し得るものである。
［発明の効果］
以１−の説明から明らかなように、この発明は、変換の
前後でデータの偶数パリティが保存されるとうＮＲＺＩ
符号化法の性質に着［１し、変換すべきデータに偶数パ
リティビットを付加してＮＲＺ■符号化回路に入力し、
その変換データの偶数パリティ検査を行うことにより奇
数ビ、ットの変換エラーの発生を検出することができる
ので、そのような変換エラーを生じた変換データの記録
のｓ：！ｔｔ−。
前後でデータの偶数パリティが保存されるとうＮＲＺＩ
符号化法の性質に着［１し、変換すべきデータに偶数パ
リティビットを付加してＮＲＺ■符号化回路に入力し、
その変換データの偶数パリティ検査を行うことにより奇
数ビ、ットの変換エラーの発生を検出することができる
ので、そのような変換エラーを生じた変換データの記録
のｓ：！ｔｔ−。
を行うことによって、データ記録の信頼性を向１〕する
ことができるなどの効果を達成できる。
ことができるなどの効果を達成できる。
第１図は、この発明によるデータ変換装置の一実施例を
示すブロック図である。 １・・・ＮＲＺ Ｉ符号化回路、２・・・パリティ発生
回路、３・・・パリティ検査回路。
示すブロック図である。 １・・・ＮＲＺ Ｉ符号化回路、２・・・パリティ発生
回路、３・・・パリティ検査回路。
Claims (1)
- （１）変換すべきデータを入力されてその入力データに
対する偶数パリティビットを出力するパリティビット発
生回路と、前記変換すべきデータおよび前記パリティビ
ット発生回路より出力された偶数パリティビットを入力
されて、その入力データをＮＲＺＩ符号化法により変換
したデータを出力するＮＲＺＩ符号化回路と、このＮＲ
ＺＩ符号化回路の出力データを入力されて、その入力デ
ータの偶数パリティ検査を行うパリティ検査回路とを有
することを特徴とするデータ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30225086A JPS63153930A (ja) | 1986-12-18 | 1986-12-18 | デ−タ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30225086A JPS63153930A (ja) | 1986-12-18 | 1986-12-18 | デ−タ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63153930A true JPS63153930A (ja) | 1988-06-27 |
Family
ID=17906753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30225086A Pending JPS63153930A (ja) | 1986-12-18 | 1986-12-18 | デ−タ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63153930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328823B1 (ko) * | 1999-07-06 | 2002-03-14 | 박종섭 | 직렬통신 시 데이터의 신뢰성 향상방법 |
-
1986
- 1986-12-18 JP JP30225086A patent/JPS63153930A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328823B1 (ko) * | 1999-07-06 | 2002-03-14 | 박종섭 | 직렬통신 시 데이터의 신뢰성 향상방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3639900A (en) | Enhanced error detection and correction for data systems | |
| JPS5864844A (ja) | 同期検出方式 | |
| US3766521A (en) | Multiple b-adjacent group error correction and detection codes and self-checking translators therefor | |
| US20180046539A1 (en) | Error detection code generating device and error detecting device | |
| JPS63153930A (ja) | デ−タ変換装置 | |
| US3144635A (en) | Error correcting system for binary erasure channel transmission | |
| JP2003316599A (ja) | 集積回路 | |
| JPH0855066A (ja) | エラー訂正及び変換システム | |
| CN111752747A (zh) | 一种增强检错能力的内存安全校验方法 | |
| RU2637426C1 (ru) | Устройство хранения и передачи данных с обнаружением ошибок | |
| US3701096A (en) | Detection of errors in shift register sequences | |
| JP2555336B2 (ja) | チツプ動作の自動自己診断を伴うｉｃチツプの誤り検出訂正装置及びその方法 | |
| RU169207U1 (ru) | Устройство хранения и передачи данных с обнаружением ошибок | |
| RU175054U1 (ru) | Устройство хранения и передачи данных с обнаружением одиночных и двойных ошибок | |
| JPH01135239A (ja) | 同期信号検出装置 | |
| JPS6350979A (ja) | デイジタルデ−タ伝送装置 | |
| JPS6240738B2 (ja) | ||
| US5682388A (en) | Data testing | |
| JPS6194151A (ja) | パリテイチエツク回路 | |
| JP2664191B2 (ja) | エラー訂正システム | |
| KR0186166B1 (ko) | 씨디-롬 드라이버의 에러 검출장치 | |
| JPS58168328A (ja) | 直並列変換回路 | |
| KR950011290B1 (ko) | 어드레스 발생회로 | |
| JPS5857783B2 (ja) | 誤り検出訂正方式 | |
| JP2591304B2 (ja) | メモリ監視回路 |