JPS63153662A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS63153662A JPS63153662A JP29871386A JP29871386A JPS63153662A JP S63153662 A JPS63153662 A JP S63153662A JP 29871386 A JP29871386 A JP 29871386A JP 29871386 A JP29871386 A JP 29871386A JP S63153662 A JPS63153662 A JP S63153662A
- Authority
- JP
- Japan
- Prior art keywords
- port
- data
- dual
- bus switch
- port ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000009977 dual effect Effects 0.000 abstract description 31
- 238000004891 communication Methods 0.000 description 11
- 239000000872 buffer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、記憶管理技術さらには2つの入出力ポート
を有する随時読出し書込み可能な半導体記憶装置に適用
して特に有効な技術に関し、例えば、2以上のマイクロ
プロセッサ間の通信に使用されるデュアルポートRAM
(ランダム・アクセス・メモリ)に利用して有効な技
術に関する。
を有する随時読出し書込み可能な半導体記憶装置に適用
して特に有効な技術に関し、例えば、2以上のマイクロ
プロセッサ間の通信に使用されるデュアルポートRAM
(ランダム・アクセス・メモリ)に利用して有効な技
術に関する。
[従来の技術]
パーソナルコンピュータのようなマイクロコンピュータ
システムでは、2個以上のマイクロコンピュータ(もし
くはマイクロプロセッサ)を用いて1つのシステ、ムを
構成することがある。この場合、一般的には一方がマス
ク・マイクロコンピュータとして、また他方がこれを補
助するスレーブ・マイクロコンピュータとして使われる
。このような2つのマイクロコンピュータを有するシス
テムでは、マスタ側とスレーブ側のマイクロコンピュー
タ(以下、マイコンと称する)との間で通信が必要とな
る。そこで、この通信を高速で行なえるようにするため
、デュアルポートRAMを用いたパラレル方式の通信方
式が提案されている。
システムでは、2個以上のマイクロコンピュータ(もし
くはマイクロプロセッサ)を用いて1つのシステ、ムを
構成することがある。この場合、一般的には一方がマス
ク・マイクロコンピュータとして、また他方がこれを補
助するスレーブ・マイクロコンピュータとして使われる
。このような2つのマイクロコンピュータを有するシス
テムでは、マスタ側とスレーブ側のマイクロコンピュー
タ(以下、マイコンと称する)との間で通信が必要とな
る。そこで、この通信を高速で行なえるようにするため
、デュアルポートRAMを用いたパラレル方式の通信方
式が提案されている。
すなわち、マスク側マイコンとスレーブ側マイコンとの
間にデュアルポートRAMを介在させてバスで接続し、
一方のマイコンでデュアルポートRAMに書き込んだデ
ータを他方のマイコンで読み取ることで2つのマイコン
間の通信を行なうというものである。
間にデュアルポートRAMを介在させてバスで接続し、
一方のマイコンでデュアルポートRAMに書き込んだデ
ータを他方のマイコンで読み取ることで2つのマイコン
間の通信を行なうというものである。
このように、デュアルポートRAMは、マスク側マイコ
ン及びスレーブ側マイコンいずれの側からでもデータの
読出し、書込みを行なうことができる。しかしながら、
マスク側とスレーブ側の両方のマイコンから同時にデュ
アルポートRAMに書込みを行なうと、データの競合が
生じて誤ったデータが書き込まれ、正しい通信内容の伝
達が行なえなくなるおそれがある。
ン及びスレーブ側マイコンいずれの側からでもデータの
読出し、書込みを行なうことができる。しかしながら、
マスク側とスレーブ側の両方のマイコンから同時にデュ
アルポートRAMに書込みを行なうと、データの競合が
生じて誤ったデータが書き込まれ、正しい通信内容の伝
達が行なえなくなるおそれがある。
そこで、デュアルポートRAMに対する書込みの権利を
どちらのマイコンが持つかをそれぞれマイコンのソフト
ウェアで決めてやり、ソフトウェアによる調停でデュア
ルポートRAMにおけるデータの競合を回避する方法あ
る。しかしながら、ソフトウェアによるデュアルポート
RAMに対する書込み権の調停方式では、調停のための
ソフトウェアのオーバヘッドが大きくなってシステムの
スループットが低下してしまう。
どちらのマイコンが持つかをそれぞれマイコンのソフト
ウェアで決めてやり、ソフトウェアによる調停でデュア
ルポートRAMにおけるデータの競合を回避する方法あ
る。しかしながら、ソフトウェアによるデュアルポート
RAMに対する書込み権の調停方式では、調停のための
ソフトウェアのオーバヘッドが大きくなってシステムの
スループットが低下してしまう。
そこで、2つのポートからの同時アクセスによる処理の
競合を防止するアービタ(アクセス権裁定回路)を内蔵
したデュアルポートRAMも開発。
競合を防止するアービタ(アクセス権裁定回路)を内蔵
したデュアルポートRAMも開発。
されている。そのようなデュアルポートRAMとして、
例えば[株]日立製作所製のHD63310がある(日
立評論社、昭和61年7月25日発行、「日立評論J
VOL、68 No、7第43頁〜第46頁参照)。
例えば[株]日立製作所製のHD63310がある(日
立評論社、昭和61年7月25日発行、「日立評論J
VOL、68 No、7第43頁〜第46頁参照)。
[発明が解決しようとする問題点コ
従来のデュアルポートRAMは、2つのマイコン間で通
信を行う場合、一旦内部の共有メモリにデータを書き込
んでから、これを他方のマイコンが読み出すようになっ
ている。従って、2つのマイコンで共有したいデータが
有るような場合に、上記デュアルポートRAMは非常に
有効である。
信を行う場合、一旦内部の共有メモリにデータを書き込
んでから、これを他方のマイコンが読み出すようになっ
ている。従って、2つのマイコンで共有したいデータが
有るような場合に、上記デュアルポートRAMは非常に
有効である。
しかしながら、扱うデータの中には、単に一方のマイコ
ンのローカルメモリから、他方のマイコンのローカルメ
モリに対して単に転送すれば良いものもある。ところが
、従来のデュアルポートRAMはそのようなデータの転
送の際にもいちいち共有メモリにデータを書き込んでや
る必要があった。
ンのローカルメモリから、他方のマイコンのローカルメ
モリに対して単に転送すれば良いものもある。ところが
、従来のデュアルポートRAMはそのようなデータの転
送の際にもいちいち共有メモリにデータを書き込んでや
る必要があった。
そのためマルチプロセッサ・システムにおけるスループ
ットが充分に向上されないという不具合があった。
ットが充分に向上されないという不具合があった。
この発明の目的は、マルチプロセッサ・システムにおけ
るスループットを向上させ得るようなデュアルポートR
AMを提供することにある。
るスループットを向上させ得るようなデュアルポートR
AMを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては1本明細書の記述および添附図面から明らかに
なるであろう。
ついては1本明細書の記述および添附図面から明らかに
なるであろう。
[問題点を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、デュアルポートRAM内に、共有メモリとは
別個に2つのポート間を直結したり切り離したりするこ
とが可能なバススイッチと、動作モードを決定するモー
ド設定手段を設け、共有メモリを介して一方のポートか
ら他方のポートへのデータの読出しを可能する動作モー
ドの他に、バススイッチを介して直接一方のポートから
他方のポートへのデータ転送をする動作モードを設ける
ものである。
別個に2つのポート間を直結したり切り離したりするこ
とが可能なバススイッチと、動作モードを決定するモー
ド設定手段を設け、共有メモリを介して一方のポートか
ら他方のポートへのデータの読出しを可能する動作モー
ドの他に、バススイッチを介して直接一方のポートから
他方のポートへのデータ転送をする動作モードを設ける
ものである。
[作用コ
上記した手段によれば、マルチプロセッサ・システムに
おいて、一方のマイコンの側から他方のマイコンの側へ
単にデータを転送する場合に、バススイッチをオンさせ
ることで、デュアルポートRAM内の共有、メモリを介
さずに直接ポートからポートへデータ転送を行えるよう
にして、共有メモリのアクセスに要する時間を不要にし
、プロセッサ間の通信のオーバヘットを減少させ、マル
チプロセッサ・システムのスループットの向上を図ると
いう上記目的を達成することができる。
おいて、一方のマイコンの側から他方のマイコンの側へ
単にデータを転送する場合に、バススイッチをオンさせ
ることで、デュアルポートRAM内の共有、メモリを介
さずに直接ポートからポートへデータ転送を行えるよう
にして、共有メモリのアクセスに要する時間を不要にし
、プロセッサ間の通信のオーバヘットを減少させ、マル
チプロセッサ・システムのスループットの向上を図ると
いう上記目的を達成することができる。
[実施例]
第1図には、本発明をパラレル通信用のデュアルボート
RAMに適用した場合の一実施例が示されている。
RAMに適用した場合の一実施例が示されている。
特に制限されないが、図中一点鎖線Aで囲まれた各回路
ブロックは単結晶シリコン基板のような一個の半導体チ
ップ上において形成される。
ブロックは単結晶シリコン基板のような一個の半導体チ
ップ上において形成される。
この実施例のデュアルポートRAMは、それぞれ2組の
アドレス入力端子ADI、AD2とデータ入出力端子D
TI、DT2が設けられている。
アドレス入力端子ADI、AD2とデータ入出力端子D
TI、DT2が設けられている。
また、リード・ライト制御信号R/Wのような外部から
の制御信号の入力端子やマイコンに対する割込み信号I
RQのような外部への制御信号の出力端子も2組設けら
れている。
の制御信号の入力端子やマイコンに対する割込み信号I
RQのような外部への制御信号の出力端子も2組設けら
れている。
第1図において、1はポート1側またはポート2側から
入力されたリード・ライト制御信号R/W等の制御信号
に基づいて、いずれのポート側からのアクセス要求が先
に入ったか判定し、早い方にアクセス権を与えるアービ
タである。
入力されたリード・ライト制御信号R/W等の制御信号
に基づいて、いずれのポート側からのアクセス要求が先
に入ったか判定し、早い方にアクセス権を与えるアービ
タである。
すなわち、アービタ1は、ポート1の側から先にアクセ
ス要求が入ると、マルチプレクサ2を切り換えてポート
1側から入力されたアドレス信号ADIを共有メモリ3
へ供給させる。また、ポート2の側から先にアクセス要
求が入ると、マルチプレクサ2を切り換えてポート2側
から入力されたアドレス信号AD2を共有メモリ3へ供
給させる。そして、アドレスが入力された側のポートよ
り供給されたデータが、データバス4aまたは4bを介
して共有メモリ3に供給されて書き込まれたり、共有メ
モリ3から読み出されたデータがアドレス入力側のポー
トより外部へ出力されるようにされている。
ス要求が入ると、マルチプレクサ2を切り換えてポート
1側から入力されたアドレス信号ADIを共有メモリ3
へ供給させる。また、ポート2の側から先にアクセス要
求が入ると、マルチプレクサ2を切り換えてポート2側
から入力されたアドレス信号AD2を共有メモリ3へ供
給させる。そして、アドレスが入力された側のポートよ
り供給されたデータが、データバス4aまたは4bを介
して共有メモリ3に供給されて書き込まれたり、共有メ
モリ3から読み出されたデータがアドレス入力側のポー
トより外部へ出力されるようにされている。
上記アービタ1内にはポート1およびポート2に対応し
て種々のコントロールレジスタが設けられており、ポー
ト1またはポート2に接続されたマイクロプロセッサは
、これらのレジスタの内容を見ることによっていずれの
ポート側に占有権が与えられているか知ることができる
ようにされている。
て種々のコントロールレジスタが設けられており、ポー
ト1またはポート2に接続されたマイクロプロセッサは
、これらのレジスタの内容を見ることによっていずれの
ポート側に占有権が与えられているか知ることができる
ようにされている。
また、ポート1またはポート2からのアクセスが終了し
共有メモリ3が開放されると、他方の側のポートに接続
されたマイクロプロセッサに対し、割込み制御回路5a
または5bより割込み信号が出力されるようにされてい
る。
共有メモリ3が開放されると、他方の側のポートに接続
されたマイクロプロセッサに対し、割込み制御回路5a
または5bより割込み信号が出力されるようにされてい
る。
さらに、この実施例では、上記データバス4a。
4b間の信号の伝達を可能にするバススイッチ6と、ポ
ート1またはポート2のいずれの側からもデータバス4
a、4bを介して設定を行うことが可能なモードコント
ロールレジスタ7が設けられている。そして、このモー
ドコントロールレジスタ7に対する設定が行われると、
バススイッチ6の切り換えを行う切換え信号と、共有メ
モリ3の読畠し書込みを禁止する制御信号がモードコン
トロールレジスタ7から出力されるようになっている。
ート1またはポート2のいずれの側からもデータバス4
a、4bを介して設定を行うことが可能なモードコント
ロールレジスタ7が設けられている。そして、このモー
ドコントロールレジスタ7に対する設定が行われると、
バススイッチ6の切り換えを行う切換え信号と、共有メ
モリ3の読畠し書込みを禁止する制御信号がモードコン
トロールレジスタ7から出力されるようになっている。
上記バススイッチ6は、データバス4a側から4b側へ
信号を送るバッファとその逆の方向へ信号を送る2つの
バッファからなり、かつ各バッファはトライステートバ
ッファからなり非能動状態では出力端子がフローティン
グの状態にされる。
信号を送るバッファとその逆の方向へ信号を送る2つの
バッファからなり、かつ各バッファはトライステートバ
ッファからなり非能動状態では出力端子がフローティン
グの状態にされる。
なお、上記モードコントロールレジスタ7は、一旦設定
が行われると、設定を行った側のポートから設定を解除
するまで、他方の側のポートからバススイッチ6の方向
を切り換えるための設定を行えないように、アービタ1
によって禁止できるようにするのがよい。
が行われると、設定を行った側のポートから設定を解除
するまで、他方の側のポートからバススイッチ6の方向
を切り換えるための設定を行えないように、アービタ1
によって禁止できるようにするのがよい。
上記の場合、データ転送が終了し、モードコントロール
レジスタ7の設定が解除されると、割込み制御回路5a
、5bによりマイクロプロセッサに対して割込み信号を
送って転送が終了したことを知らせるように構成するこ
ともできる。
レジスタ7の設定が解除されると、割込み制御回路5a
、5bによりマイクロプロセッサに対して割込み信号を
送って転送が終了したことを知らせるように構成するこ
ともできる。
上記のように構成されたデュアルポートRAMにおいて
は、バススイッチ6を切り換えてデータバス4a、4b
間を直結してやれば共有メモリ3を介さずに直接データ
を転送させることができる。
は、バススイッチ6を切り換えてデータバス4a、4b
間を直結してやれば共有メモリ3を介さずに直接データ
を転送させることができる。
また、 D M A (ダイレクト・メモリ・アクセス
)コントローラを付加したシステムでは、ポート1側の
マイコンのローカルメモリとポート2のローカルメモリ
間で直接DMA転送を行うことも可能となる。
)コントローラを付加したシステムでは、ポート1側の
マイコンのローカルメモリとポート2のローカルメモリ
間で直接DMA転送を行うことも可能となる。
なお、上記実施例では、モードコントロールレジスタ7
を設けて、そこから出力される制御信号によって、バス
スイッチ6を切り換えてデータバス4a、4bを直結し
、かつデータの転送方向を制御するようにしているが、
モードコントロールレジスタ7を設ける代わりに、バス
スイッチ6を制御する信号を外部から入力するための制
御用端子を設け、直接外部からバススイッチ6を制御す
るようにしてもよい。
を設けて、そこから出力される制御信号によって、バス
スイッチ6を切り換えてデータバス4a、4bを直結し
、かつデータの転送方向を制御するようにしているが、
モードコントロールレジスタ7を設ける代わりに、バス
スイッチ6を制御する信号を外部から入力するための制
御用端子を設け、直接外部からバススイッチ6を制御す
るようにしてもよい。
第2図には、上記実施例のデュアルポートRAMを用い
たマルチプロセッサ・システムの構成例が示されている
。同図において符号10で示されているのが、デュアル
ボー1−RA M 、符号20で示されているのがデュ
アルポートRAMl0のポート1側に接続されたマスク
側マイコン、符号30で示されているのがポート2側に
接続されたスレーブ側マイコンである。
たマルチプロセッサ・システムの構成例が示されている
。同図において符号10で示されているのが、デュアル
ボー1−RA M 、符号20で示されているのがデュ
アルポートRAMl0のポート1側に接続されたマスク
側マイコン、符号30で示されているのがポート2側に
接続されたスレーブ側マイコンである。
特に制限されないが、マスク側マイコン20は、主マイ
クロプロセッサ21、半導体メモリからなる主記憶装置
22及びフロッピ・ディスク装置のような補助記憶装置
1123とそのインタフェース回路24等からなり、こ
れらはシステム・バス25によって互いに接続されてい
る。また、スレーブ側マイコン30は、サブ・マイクロ
プロセッサ31、キーボードのような入力操作装置32
とそのインタフェース回路33、CRT表示装置34や
プリンタ35のような出力装置とそのインタフェース回
路36.37及び半導体記憶装置38等からなり、これ
らはローカル・バス39を介して互いに接続されている
。そして、上記システム・バス25とローカル・バス3
9との間に上記実施例のデュアルポートRAtlOが接
続されている。
クロプロセッサ21、半導体メモリからなる主記憶装置
22及びフロッピ・ディスク装置のような補助記憶装置
1123とそのインタフェース回路24等からなり、こ
れらはシステム・バス25によって互いに接続されてい
る。また、スレーブ側マイコン30は、サブ・マイクロ
プロセッサ31、キーボードのような入力操作装置32
とそのインタフェース回路33、CRT表示装置34や
プリンタ35のような出力装置とそのインタフェース回
路36.37及び半導体記憶装置38等からなり、これ
らはローカル・バス39を介して互いに接続されている
。そして、上記システム・バス25とローカル・バス3
9との間に上記実施例のデュアルポートRAtlOが接
続されている。
ただし、デュアルポートRAMl0内の共有メモリ2の
みでは容量が足りない場合には、複数のデュアルポート
RAMが上記デュアルポートRAMl0と並列に接続さ
れる。その場合、内部にバススイッチ6を有するデュア
ルポートRAMは一つでよい。
みでは容量が足りない場合には、複数のデュアルポート
RAMが上記デュアルポートRAMl0と並列に接続さ
れる。その場合、内部にバススイッチ6を有するデュア
ルポートRAMは一つでよい。
以上説明したようしこ上記実施例は、デュアルポートR
AM内に、共有メモリとは別個に2つのポート間を直結
したり切り離したりすることが可能なバススイッチと、
動作モードを決定するためのモード設定手段を設け、共
有メモリを介して一方のポートから他方のポートへのデ
ータの読出しを可能する動作モードの他に、バススイッ
チを介して直接一方のポートから他方のポートへのデー
タ転送をする動作モードを設けてなるので、マルチプロ
セッサ・システムにおいて、一方のマイコンの側から他
方のマイコンの側へ単にデータを転送する場合しこ、バ
ススイッチをオンさせることで。
AM内に、共有メモリとは別個に2つのポート間を直結
したり切り離したりすることが可能なバススイッチと、
動作モードを決定するためのモード設定手段を設け、共
有メモリを介して一方のポートから他方のポートへのデ
ータの読出しを可能する動作モードの他に、バススイッ
チを介して直接一方のポートから他方のポートへのデー
タ転送をする動作モードを設けてなるので、マルチプロ
セッサ・システムにおいて、一方のマイコンの側から他
方のマイコンの側へ単にデータを転送する場合しこ、バ
ススイッチをオンさせることで。
デュアルポートRAM内の共有メモリを介さずに直接ポ
ート間でデータの転送を行えるようになって、共有メモ
リのアクセスに要する時間が不要になるという作用によ
り、プロセッサ間の通信のオーバヘットが減少され、マ
ルチプロセッサ・システムのスループットが向上される
という効果がある。
ート間でデータの転送を行えるようになって、共有メモ
リのアクセスに要する時間が不要になるという作用によ
り、プロセッサ間の通信のオーバヘットが減少され、マ
ルチプロセッサ・システムのスループットが向上される
という効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、デュアルポート内に、2つのポートのデータバス同士
を直結するバススイッチ6を設けているが、各データの
ポートに入出力バッファがそれぞれ設けられ、かつ共有
メモリのデータの出入口が一つでそこに共通のデータバ
スが接続されたような構成のデュアルポートRAMでは
、モードコントロールレジスタ7からの制御信号または
外部からの制御信号で一方のデータ入出力バッファを入
力状態とし、他方のバッファを出力状態にさせることで
、共有メモリを介さずに直接データをポート1からポー
ト2あるいはその逆の方向に転送させるようにすること
ができる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、デュアルポート内に、2つのポートのデータバス同士
を直結するバススイッチ6を設けているが、各データの
ポートに入出力バッファがそれぞれ設けられ、かつ共有
メモリのデータの出入口が一つでそこに共通のデータバ
スが接続されたような構成のデュアルポートRAMでは
、モードコントロールレジスタ7からの制御信号または
外部からの制御信号で一方のデータ入出力バッファを入
力状態とし、他方のバッファを出力状態にさせることで
、共有メモリを介さずに直接データをポート1からポー
ト2あるいはその逆の方向に転送させるようにすること
ができる。
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野である2つのマイコン間
のパラレル通信用のデュアルポートRAMに適用したも
のについて説明したが、この発明はそれに限定されず、
デュアルポートRAMを内蔵したシングルチップ・マイ
コンその他デュアルポートRAMを有するデータ処理シ
ステム一般に利用することができる。
を、その背景となった利用分野である2つのマイコン間
のパラレル通信用のデュアルポートRAMに適用したも
のについて説明したが、この発明はそれに限定されず、
デュアルポートRAMを内蔵したシングルチップ・マイ
コンその他デュアルポートRAMを有するデータ処理シ
ステム一般に利用することができる。
[発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、マルチプロセッサ・システムにおいて、一方
のマイコンの側から他方のマイコンの側へ単にデータを
転送する場合に、デュアルポートRAM内の共有メモリ
を介さずにバススイッチをオンさせることで、直接ポー
ト間でデータの転送が行えるようにして、共有メモリの
アクセスに要する時間を不要にし、プロセッサ間の通信
のオーバヘットを減少させ、マルチプロセッサ・システ
ムのスループットの向上を図ることができる。
のマイコンの側から他方のマイコンの側へ単にデータを
転送する場合に、デュアルポートRAM内の共有メモリ
を介さずにバススイッチをオンさせることで、直接ポー
ト間でデータの転送が行えるようにして、共有メモリの
アクセスに要する時間を不要にし、プロセッサ間の通信
のオーバヘットを減少させ、マルチプロセッサ・システ
ムのスループットの向上を図ることができる。
第1図は、本発明をデュアルポートRAMに適用した場
合の要部の一実施例を示すブロック図、第2図は、その
デュアルポートRAMを用いたマルチプロセッサ・シス
テムの構成例を示すブロック図である。 1・・・・アービタ、2・・・・マルチプレクサ、3・
・・・記憶部RAM (共有メモリ)、4a、4b・・
・・データバス、6・・・・バス切換手段(バススイッ
チ)、7・・・・モードコントロールレジスタ。 10・・・・デュアルポートRAM、20・・・・マス
タ側マイコン、30・・・・スレーブ側マイコン。
合の要部の一実施例を示すブロック図、第2図は、その
デュアルポートRAMを用いたマルチプロセッサ・シス
テムの構成例を示すブロック図である。 1・・・・アービタ、2・・・・マルチプレクサ、3・
・・・記憶部RAM (共有メモリ)、4a、4b・・
・・データバス、6・・・・バス切換手段(バススイッ
チ)、7・・・・モードコントロールレジスタ。 10・・・・デュアルポートRAM、20・・・・マス
タ側マイコン、30・・・・スレーブ側マイコン。
Claims (1)
- 【特許請求の範囲】 1、2つの入出力ポートを有する随時読出し書込み可能
な半導体記憶装置であって、第1のポートと記憶部との
間に接続された第1のデータバスと、第2のポートと記
憶部との間に接続された第2のデータバスとの間に、そ
れらのバス間を直結可能にするバス切換手段が設けられ
てなることを特徴とする半導体記憶装置。 2、外部から設定可能なコントロールレジスタを有し、
このレジスタの設定状態に応じて形成される信号によっ
て上記バス切換手段が制御されるようにされてなること
を特徴とする特許請求の範囲第1項記載の半導体記憶装
置。 3、上記バス切換手段は、外部から供給される制御信号
によって直接切換え制御されるようにされてなることを
特徴とする特許請求の範囲第1項記載の半導体記憶装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29871386A JPS63153662A (ja) | 1986-12-17 | 1986-12-17 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29871386A JPS63153662A (ja) | 1986-12-17 | 1986-12-17 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63153662A true JPS63153662A (ja) | 1988-06-27 |
Family
ID=17863319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29871386A Pending JPS63153662A (ja) | 1986-12-17 | 1986-12-17 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63153662A (ja) |
-
1986
- 1986-12-17 JP JP29871386A patent/JPS63153662A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
US4933838A (en) | Segmentable parallel bus for multiprocessor computer systems | |
US5664142A (en) | Chained DMA devices for crossing common buses | |
US7020733B2 (en) | Data bus system and method for performing cross-access between buses | |
US6370593B1 (en) | Apparatus for multiplexing bus interfaces on a computer expansion | |
JPS63153662A (ja) | 半導体記憶装置 | |
KR100475438B1 (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
JPH02130662A (ja) | 情報処理システム | |
US6430637B1 (en) | Method for multiplexing bus interfaces on a computer expansion bus | |
US5933648A (en) | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input | |
JPS63175964A (ja) | 共有メモリ | |
JP2727514B2 (ja) | 転送先id指定回路 | |
US6389492B1 (en) | Apparatus for flexibly allocating request/grant pins between multiple bus controllers | |
JPS63142455A (ja) | 半導体記憶装置 | |
JPH05108553A (ja) | バス結合装置 | |
JP2705955B2 (ja) | 並列情報処理装置 | |
JPS6194169A (ja) | マルチプロセツサシステム | |
JPH03100991A (ja) | 共有メモリ | |
JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
JPS633350A (ja) | 半導体記憶装置 | |
JPH036762A (ja) | イメージメモリのダイレクトアクセス方法 | |
JPS6371760A (ja) | メモリシステム | |
JPH07295949A (ja) | 2本のシステムバスを具備するマルチcpu処理システム | |
JPH03280150A (ja) | 切り換え型共有メモリ | |
JPH09128327A (ja) | バス調停回路 |