JPS63151208A

JPS63151208A - Ｆ／ｖ変換器により制御されるｎ逓倍回路

Info

Publication number: JPS63151208A
Application number: JP61299143A
Authority: JP
Inventors: Yoshiyuki Yazawa; 矢澤　由幸; Takafumi Onishi; 啓文大西; Taizo Akimoto; 秋本　泰造; Mikio Nishiyama; 幹雄西山
Original assignee: Fuji Kiki Kogyo KK
Current assignee: Fuji Kiki Kogyo KK
Priority date: 1986-12-16
Filing date: 1986-12-16
Publication date: 1988-06-23
Also published as: JPH0583032B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はＣＴ（コンピュータ　トモグラフィ）、ＵＳ（
ウルトラ　ソノグラフィ）等の複数の診断装置から導入
される映像信号をデジタル画像収録装置に記録する際の
サンプリングパルスの発生回路に関し、一層詳細には、
各種診断装置等を構成する異種の撮像デバイス（例えば
、テレビジョンカメラ）から出力される走査線数の異な
る複数の映像信号を１台のデジタル画像収録装置内の画
像メモリにＡ／Ｄ変換処理を施して収録する際、周波数
電圧変換器（以下、Ｆ／■変換器という）により制御さ
れる等化パルス除去回路を含むＮ逓倍回路を用いて前記
走査線数の異なる映像信号の水平同期信号に同期したサ
ンプリングパルスを生成し、当該サンプリングパルスを
利用することにより前記走査線数の異なる複数の映像信
号を前記デジタル画像収録装置内の画像メモリにリアル
タイムに記録することを可能とする画像収録装置に組み
込まれるＦ／Ｖ変換器により制御されるＮ逓倍回路に関
する。本発明によって収録された画像は各種主画像記録
装置（マルチフォーマットカメラ、レーザプリンタ、サ
ーマルプリンタ、インクジェット等）の信号源、アナロ
グ源とした簡易な総合画像診断システムＰ　Ａ　ＣＳ　
（Ｐｉｃｔｕｒｅ　Ａｒｃｈｉｖ−ｉｎｇ　ａｎｄ　Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｙｓｔｅｍ）ファイルの
入力源、Ｘ線ＴＶまたはシネシステムのための一次画像
蓄積システム、画像メモリを応用した画像ハソファまた
はスキャンコンバータ等に好ａに用いられる。

ところで、ＣＴ、ＵＳ等によって、例えば、人体の患部
を中心にその周辺を連続的に画像情報として得れば、当
該患部自体およびその周囲の状況が把握出来、医師等に
とっては頗る好都合である。この場合、複数の画像情報
をリアルタイムに、特に、写真フィルム等に露光記録し
ハードコピーとして得ておけば、時間並びに場所に制約
されることなく医療診断に供することが出来る。

然しながら、これらの医療用画像診断装置から出力され
る映像信号は必ずしも同一仕様であるとは限らず、例え
ば、その走査線数やフィールド周波数等が夫々の診断装
置により異なっていることが多い。

従来、このように異なる走査線に係る映像信号をデジタ
ル画像収録装置の画像メモリに記憶するためには、夫々
の走査線に適合した、つまり１．同期したサンプリング
パルスを生成するＡ／Ｄ変換器を含む複数の画像収録装
置を使用して記録させる必要がある。

ところが、最近の医療診断装置の技術的発達に伴い、当
該医療診断装置の種類は前記したＣＴ、ＵＳの他にＤＦ
（デジタル　フロログラフィ）、ＭＨＩ（マグネチック
　レゾナンス　イメージング）、ＲＩ（ラジオアイソト
ープ）装置等多岐に亘り、そのため、夫々の診断装置に
対応したデジタル画像収録装置を採用して導入すること
は、経済的な負担を著しく増大させ、さらに、収容スペ
ースも大きく確保しなければならない等径々の不都合を
露呈するに至った。

本発明は前記の不都合を克服するためになされたもので
あって、各種診断装置等を構成する異種のテレビジョン
カメラから出力される走査線数の異なる複数の映像信号
を１台のデジタル画像収録装置内の画像メモリにＡ／Ｄ
変換処理を施して収録する際、Ｆ／Ｖ変換器により制御
される等化パルス除去回路を含むＮ逓倍回路を用いて前
記走査線数の異なる映像信号の水平同期信号に同期した
Ａ／Ｄ変換器のサンプリングパルスを生成し、当該サン
プリングパルスを利用することにより前記走査線数の異
なる複数の映像信号を前記画像収録装置内の画像メモリ
にリアルタイムに記１ａすることの可能な画像収録装置
に組み込まれるＦ／Ｖ変換器により制御されるＮ逓倍回
路を折供することを目的とする。

前記の目的を達成するために、本発明は周波数シンセサ
イザの基準入力端子に映像同期信号を入力信号とする等
化パルス除去手段を接続し、当該等化パルス除去手段は
前記映像同期信号を入力信号とするＦ／Ｖ変換器の出力
信号により制御されるよう構成することを特徴とするＦ
／Ｖ変換器により制御される。

第１図は本発明に係るＦ／Ｖ変換器により制御されるＮ
逓倍回路が組み込まれるビデオ画像収録装置の概略ブロ
ック図である。第１図に示すように、当該ビデオ画像収
録装置は各種異なる走査線の入力ビデオ信号をＡ／Ｄ変
換する入力部１０と、Ａ／Ｄ変換された映像信号を記憶
するフレームメモリ１２と、前記フレームメモリに記憶
された映像信号を必要に応してＤ／Ａ変換して出力する
出力部１４と、前記入力ビデオ信号の水平同期パルスに
同期したサンプリングパルスを生成するＦ／Ｖ変換器に
より制御されるＮ逓倍回路１６と、前記出力部１４へ信
号を供給してフレームメモ１月２に記憶された映像信号
を出力させる出力タイミング信号発生手段１８と、前記
Ｎ逓倍回路１６および出力タイミング信号発生手段１８
からの信号に応じて入力部１０からフレームメモ１月２
への映像信号の記憶動作およびフレームメモ１月２から
出力部１４への出力動作を制御するフレームメモリ制御
部２０とから基本的に構成されている。

そこで、第１図において、ビデオ信号が入力部１０へ入
力されると、Ａ／Ｄ変換された映像信号がフレームメモ
リ１２へと供給される。また、ビデオ信号はＮ逓倍回路
１６へと供給され、サンプリングパルスと同期がとられ
る。このサンプリングパルスは入力部１０とフレームメ
モリ制御部２０と出力タイミング信号発生手段１８へ供
給され、入力部１０内のＡ／Ｄ変換器のサンプリングパ
ルスとして利用されると共に、フレームメモリ制御部２
０への映像信号の１ライン毎の記憶動作を制御したり、
出力タイミング信号を生成する等全体のクロックパルス
として利用される。

ここで、前記Ｆ／Ｖ変換器により制御されるＮ逓倍回路
として、例えば、ＰＬＬ（フェーズ・ロックド・ループ
）を採用することが出来る。

Ｐ　Ｌ　Ｌは位相比較器とその出力がローパスフィルタ
を介して供給される電圧制御発振回路（ＶＣＯ）とを備
えており、ＶＣＯは電圧に応して前記サンプリングパル
スを発生させるよ・つ機能する。このサンプリングパル
スは分周回路によりＮ分周され、位相比較器へフィート
バンクされ、これと前記水平同期パルス周期との位相が
比較されて正確に同期がとられ、フレームメモリ制御部
２０へと供給される。これによりフレームメモリ１２へ
順次映像信号が記ｔａされる。

フレームメモリ１２に記憶された映像信号はフレームメ
モリ制御部２０へ供給される出力タイミング信号発生手
段１８によってその出力を制御される。出力タイミング
信号発生手段１８からの信号は出力部１４へも供給され
、出力部１４が、例えば、外部記憶装置等の場合はこれ
に記憶されたデータを一旦画像収録装置本体内へ取り込
んだ後、Ｄ／Ａ変換して映像信号として出力する。

前記したように、Ｆ／Ｖ変換器により制御されるＮ逓倍
回路１６では、ＶＣＯによって生成されたサンプリング
パルスをプログラマブルなＮ分周器によってＮ分周して
、水平同期信号を位相比較器により同期させている。す
なわち、ＶＣＯからの出力であるサンプリングパルスの
周期を分周比Ｎの設定で自由に変更出来、このサンプリ
ングパルスを使用して映像信号をサンプリングすること
により、１ライン毎に画像期間をフレームメモリに記憶
させることが出来ると共に、出力側の走査線数に適合し
た形で記憶出来る。

サンプリングパルスの周期の設定は、マイクロコンピュ
ータ等を使用して出力側の表示装置との対応を図りなが
ら自動的に設定制御してもよく、あるいは、表示される
映像を確認しながら手動で周期を変更するようにしても
よい。

ここで、サンプリングした映像信号の１ラインのサンプ
リングパルス周期を所望の周期に決める場合、サンプリ
ングパルスの１ライン分のパルス数をＮ２所望の画像内
におけるパルス数をＡ、非画像部のパルス数をＢとする
と前記１ライン分のパルス数Ｎは次のように表すことが
出来る。

Ｎ＝Ａ＋Ｂ　　　　　　　　　　　　　　・・・（１）
この設定手順により、様々な走査線数のビデオ入力信号
に同期させ且つフレームメモリへ記憶することが出来、
記憶された画像を所望の走査線数のビデオ信号で出力す
ることが出来る効果が達成される。

また、周期決定の別の方法として１ライン分のパルス数
Ｎは、水平同期パルス発振周期をＴ６、■ラインに表示
する所望の画像内のサンプリングパルスの発振周期をＴ
５とすれば、次式により求めることも出来る。

Ｎ−［Ｔｈ　／’ｒｓ］　　　　　　・・・（２）ここ
で、記号（［コ）はＮを整数とするためのガウス記号で
ある。

この設定方式に係るサンプリング処理を遂行することに
より、デジタル画像による出力サンプリング周期とＡ／
Ｄ変換器のサンプリング周期との間の周波数差で生じる
サンプリング後の画像のエイリアシング（ビート）およ
び微細文字のエツジの崩れ等を解消し、且つ画像の解像
力を落とすことなく良好な画像を再現することが可能に
なる。

次に、本発明に係るＦ／Ｖ変換器により制御されるＮ逓
倍回路１６が組み込まれるビデオ画像収録装置２２の詳
細回路ブロック図を第２図に示し、その作用について以
下に説明する。

第２図において、入力ビデオ信号Ｓ、は水平垂直同期パ
ルス除去回路２４とシンクセパレータ２６とに供給され
ており、水平垂直同期パルス除去回路２４の出力信号Ｖ
　Ｉ　ＤＥＯ（Ｖｓ）　は水平垂直同期パルスが除去さ
れた後、Ａ／Ｄ変換器２７へ供給されている。Ａ／Ｄ変
換器２７の出力信号（ＡＤＤＯ−ＡＤＤ７）はシリアル
・パラレル変換器２８へ供給され、その出力信号（Ｆ　
３７４−０−Ｏｎ−Ｆ３７４−Ｆ−Ｏｎ）はレジスタ３
０へと供給され、レジスタ３０でフレームメモリ招のサ
イクルタイ１、に間に合うように当該フレームメモ１月
２に記１．ａさせる。図中、この出力信号をＬＳ３７４
−　Ｏｎで表す。

本実施態様で適用されるフレームメモリ１２の仕様は１
０２４　Ｘ　１０２４　Ｘ　８ビツトであり、入力する
ビデオ信号Ｓ、の走査線数としては１０２４木まで取り
込むことが可能である。走査線数が線１０２４木より多
い場合も画像の取り込みが可能であるが、一部画像が欠
ける場合も出てくる。

一方、前記シンクセパレーク２６において人力するビデ
オ信号Ｓ１は水平同期信号ＨＤと垂直同期信号ＶＤとに
分離され、夫々セレクタ３２へ供給される。前記セレク
タ３２へはスイッチ３４Ａ、３４Ｂにより信号Ｓ、に含
まれているＨ　Ｄ信号またはＶＤ信号以外の外部同期信
号源からのＨＤ信号またはＶＤ信号も供給することが出
来るように構成されている。なお、この場合、セレクタ
３２へは図示しないビデオジェネレータからのＨＤ信号
およびＶＤ信号も入力されるように構成されている。こ
のビデオジェネレータは、特に、再生時に利用されるも
のであり、任意の走査線のビデオ信号を出力することが
可能である。

さらに、セレクタ３２には書込タイミング回路３６の出
力も供給され、書込スイッチ３８の導通でＶＤ信号に同
期して書込タイミング信号が前記セレクタ３２に出力さ
れる。

次に、セレクタ３２からのＩ−Ｔ　Ｄ信号は前記Ｆ／■
変換器により制御されるＮ逓倍回路１６内の等化パルス
除去回路４０およびＦ／Ｖ変換器４２へ供給され、次い
で、位相比較器４４、ローパスフィルタ（ＬＰＦ）４６
を介してＶＣＯ４８へと出力される。なお、前記等化パ
ルス除去回路４０の制御端子Ｔには前記Ｆ／Ｖ変換器４
２の出力信号が導入されている。

次いで、ＶＣ０４Ｂの出力信号、すなわち、サンプリン
グパルスＳＰはアドレスカウンタ５０゜前記Ａ／Ｄ変換
器２７およびＤ／Ａ変換器５２へと供給される。アドレ
スカウンタ５０の出力信号はデコーダ５４へ供給され４
ビットの信号から１６ビノトの信号（ｓＲｓＥｒ−ｏ〜
Ｓ　ＲＳ　Ｅ　Ｔ−Ｆ　）へ変更された後、シリアル・
パラレル変換器２８へ供給される。また、このデコーダ
５４からは前記出力信号５Ｒ３ＥＬＦが出力された後、
若干の時間経過後に信号ＤＢＣＰがレジスタ３０へ供給
される。このレジスタ３０ではフレームメモリ１２へ記
憶するタイミングを図ると共に】２８ビットのデータＬ
Ｓ３７４０ｎが１ライン毎に８回記憶されるように構成
される。

一方、前記ＶＣＯ４８からの出力信号はフレームメモリ
タイミング回路５６へも供給され、このフレームメモリ
タイミング回路５６からはフレームメモリ１２へ信号Ｒ
ＡＳ、、ＣＡＳが、また、セレクタ５８へセレクト信号
ＳＥＬが出力される。

また、前記ＶＣ０４８の出力パルスはＮ分周器６０を介
して位相比較器４４ヘフイードハソクされる。すなわち
、この位相比較器４４、ＬＰＦ４６、ＶＣ○４８、Ｎ分
周器６０で、所謂、Ｐ　Ｌ　Ｌ周波数シンセサイザを構
成している。

前記Ｎ分周器６０はＶＣ０４８で発振されるパルスをＮ
分周してＨＤ信号と同一周期にする機能を存しており、
この分周比Ｎの設定はマイクロコンピッ４−夕６２によ
り遂行される。従って、例えば、サンプリングパルス数
を１０２４としたい場合は、この１０２４にビデオ信号
の不要なエリアのパルス数Ｂを加えた数をＮ値（Ｎ＝１
０２４十Ｂ＞とするように設定すればよい。

一方、前記セレクタ３２から出力されるＶＤ信号は図示
しないハックポーチおよびフロントポーチ設定回路を介
して前記アドレスカウンタ５０およびアドレスカウンタ
６４へ供給されて１画像毎の境目を判別する。アドレス
カウンタ５０の出力信号Ｄ、アドレスカウンタ６４の出
力信号Ｅは夫々セレクタ５８へ供給され、フレームメモ
リ１２へと選択的に出力される。

次に、ビデオ出力アナログ信号ＳＡＯはフレームメモリ
目からシフトレジスタ６５、Ｄ／Ａ変換器５２を介して
出力される。なお、ビデオ出力デジタル信号Ｓｎｏはフ
レームメモリ１２からデータレジスタ６６、デジタルイ
ンタフェース６８を介して出力される。

これらＳ　ＡＯ％　Ｓ　１１０の出力信号が供給される
出力装置としては医療用レーザプリンタ　（ＬＰ）、簡
易ＰＡＣ３，マルチフォーマットカメラ、ＸｖＡＴＶシ
ステム、病院自伝送等のディスプレイ等を例示すること
が出来る。

次に、第３図および第４図のタイムチャート図に従い、
このビデオ画像収録装置の全体動作を説明する。

ビデオ画像収録装置２２にビデオ信号Ｓ、が入力される
と、水平垂直同期パルス除去回路２４により画像信号の
みが■■ＤＥＯ（■ｓ）としてＡ／Ｄ変換器２７へと供
給される。当該画像信号ＶＩ　ＤＥＯ（ＶＳ）はＡ／Ｄ
変換器ではサンプリングパルスＳＰ毎にリアルタイムに
Ａ／Ｄ変換され、ＡＤＤＯ〜ＡＤＤ７のデジタル信号を
シリアル・パラレル変換器２８へ出力する。ここで、サ
ンプリングパルスＳＰの出力タイミングは前記Ｆ／Ｖ変
換器により制御されるＮ逓倍回路１６で制御されている
。一方、ビデオ信号Ｓ８はシンクセパレータ２６でＨＤ
信号とＶＤ信号に分離され、セレクタ３２へと入力され
る。ここで、書込タイミング回路３６により書込スイッ
チ３８の導通状態を条件にセレクタ３２からのＶＤ信号
の出力タイミングを図ることが出来る。

セレクタ３２から出力されるＨ　Ｄ信号ばＦ／Ｖ変換器
４２により制御される等化パルス除去回路４０で等化パ
ルスが除去された後、位相比較器４４へ供給される。位
相比較器４４の出力はＶＣ０４Ｂへと供給され、Ｎ逓倍
されてサンプリングパルスＳＰが作られる。このサンプ
リングパルスＳＰはＮ分周器６０においてマイクロコン
ピュータ６２により画像内の必要なサンプリングパルス
数が所望の数（例えば、１０２４）となるように設定さ
れ位相比較器４４ヘフイードハソクされる。このフィー
ドハックされたサンプリングパルスＳＰの周期とＨＤ信
号周期との同期がとられる。

ここで、実際のビデオ信号で１ライン分のパルス数の計
算例に係るビデオ信号を第５図に示す。

これによれば、映像信号部分（ｌｌｏｒｉｚｏｎｔａｌ
Ｄｉｓｐｌａｙ　Ｔｉｍｅ）ば４９．６　ｐ　ｓであり
、この部分をパルス数を１０２４でＡ／Ｄ変換する。従
って、パルス間隔は４８．４ｎｓ（４９，６μｓ　／１
０２４）となり、このことから１ライン分のサンプリン
グクロックパルス数は次の計算式により求められる。す
なわち、６３．５μｓ　／４８．４ｎｓ　＝１３１２これを前記
第１式に代入すると次式に示すように表現出来る。

１３１２　（Ｎ）　−１０２４（Ａ）　＋２８８（Ｂ）
一方、前記Ａ／Ｄ変換器２７からのデータＡＤＤｏ〜Ａ
ＤＤ７はシリアル・パラレル変換器２８に導入され、次
いで、レジスタ３０を経てデコーダ５４からのＳ　ＲＳ
　Ｅ　Ｌ　Ｏ−Ｓ　ＲＳ　Ｅ　Ｌ　Ｆの各信号に基づき
、１フレーム毎に順番にフレームメモ１月２に記憶され
る。なお、この場合、５Ｒ３ＥＬＦから若干遅れた信号
ＤＦＣＰのタイミングでフレームメモ１月２へ記憶され
る。フレームメモリ１２のアドレス指定はアドレスカウ
ンタ５０．６４の出力信号り、Ｅの中、いずれかをフレ
ームメモリタイミング回路５６からの信号Ｓ　Ｅ　Ｌで
選択してセレクタ５８で水平および垂直のアドレスの切
り換えを図ることによって行われる。以上のような手順
によりビデオ信号の取り込みがリアルタイムで可能とな
る。

次に、フレームメモリ弗に記憶された映像をＣＲＴ等に
表示する場合について説明する。先ず、マイクロコンピ
ュータ６２からの指令で前記フレームメモリ弗に格納さ
れている画像信号がシフトレジスタ６５へ供給され、次
いで、Ｄ／Ａ変換器５２によりＤ／Ａ変換された後、ビ
デオ出力アナログ信号ＳＡｏが生成される。当該ビデオ
出力アナログ信号ＳＡＯの走査線はビデオ信号に対応し
たビデオジェネレータのＨＤ、ＶＤの入力信号に対応し
て用意されたＣＲＴ等の表示装置で決定されている走査
線に対応する。このことにより、入力ビデオ信号Ｓ、の
走査線数等に支配されず別の走査線数の映像であっても
鮮明に写し出すことが出来る。また、フレームメモリ１
２に記憶された信号をデジタル値のまま出力する場合は
データレジスタ６６、デジタルインタフェース６８を介
してビデオ出力デジタル信号ＳＤＯを出力させればよい
。

なお、本実施態様ではＮ分周器でのＮ値はＮ＝Ａ＋Ｂの
式で求めたが、サンプリングした映像信号の１ライン毎
のサンプリングパルス周期を所望の周期に決める場合、
前記第２式で求めたように決定してもよいことば勿論で
ある。

この第２式を用いて第５図のビデオ信号のクロック数を
計算する例を以下に示す。

［６３，５μｓ　　／４８．４ｎｓ　　コ　−１３１２
この値は前記第１式によって求めた値と実質的に同一と
なる。この設定により信号画像の出力周期とＡ／Ｄ変換
器２７のサンプリング周期とのエリアシング（ビート）
の発生が防止出来る。

例えば、周期性パターンのビットや文字ｒＡ。

が歪んで表示されるような不都合が生じることはない。

第６図に本発明に係る画像収録装置の第２の実施態様を
示す。なお、この第２の実施態様に適用される画像収録
装置の全体的なシステムは前記第１の実施態様で示した
ものと同一であるので、同一の構成要素には同一の参照
符号を付しその詳細な説明を省略する。

そこで、第６図に示すように、当該第２のシステムでは
レジスタ３０からの信号線が３個のフレームメモリ７０
．７２．７４の夫々に供給されるように構成されている
。一方、フレームメモリ７０．７２．７４に対してマイ
クロコンピュータ６２カラの制御信号が供給されるよう
になっており、この制御信号により映像信号の格納場所
を３個のフレームメモリ７０．７２．７４から自由に選
択出来る。

各フレームメモリ７０．７２．７４の出力信号はシフト
レジスタ６５へと供給されている。この場合、シフトレ
ジスタ６５からの信号はＤ／Ａ変換器５２を介してアナ
ログ信号Ｓ、。として出力され、あるいはデータレジス
タ６６およびデジタルインタフェース６８を介し、デジ
タル信号ｓｎｏとして出力される。

このような構成とした場合、入力される映像信号Ｓ、は
マイクロコンピュータ６２の制御信号によりフレームメ
モリ７０．７２．７４の中のいずれかへ記憶される。

一方、マイクロコンピュータ６２は前記フレームメモリ
７０．７２．７４の映像信号の格納状態を判断して映像
信号の入力および出力を同時に実行することを可能とす
る。

従って、この場合、入力する信号が走査線の異なる信号
であっても、これを同一の画像収録装置に別個に記憶さ
せることが出来、その上、夫々の走査線を所望の走査線
に変更したり、前述の種々の出力装置（例えば、レーザ
プリンタ等）に適応した出力信号を出力することを可能
にする等、所謂、画像バッファとして本装置を応用する
ことが可能である。

以上がビデオ画像収録装置全体の動作説明図であり、次
に、本発明に係るＦ／Ｖ変換器により制御されるＮ逓倍
回路について添付の図面を参照しながら一層詳細に説明
する。

第７図において、参照符号１６は本発明に係るＡ／Ｄ変
換器のサンプリングパルスを発生するためのＦ／Ｖ変換
器により制御されるＮ逓倍回路を示す。当該Ｆ／Ｖ変換
器により制御されるＮ逓倍回路１６は、基本的には、Ｆ
／Ｖ変換器４２と、等化パルス除去回路４０および周波
数の分周比がプログラマブルに設定可能な周波数シンセ
サイザ１００とからなる。なお、ここで、前記等化パル
ス除去回路４０は時定数が３／４Ｈ（Ｈは水平同期信号
の周期）に設定される単安定マルチハイブレークから構
成されている。時定数を３７４Ｈに設定した理由は等化
パルスの挿入位置がずれてもＩ　Ｈ乃至１／２Ｈの中間
値を超えることはないものと想定したためである。

当該Ｆ／Ｖ変換器により制御されるＮ逓倍回路１６に入
力する等化パルスを含むＨＤ信号は前起算化パルス除去
回路４０に導入されると共に、前記Ｆ／Ｖ変換器４２の
パルス整形回路１０２およびローバネフィルタ（ＬＰＦ
）１０４を介して前記等化パルス除去回路４０の時定数
制御端子Ｔに導入される。等化パルス除去回路４０の出
力信号は前記周波数シンセサイザ１００を構成する位相
比較器４４の基準入力端子φ１に導入される。当該位相
比較器４４の出力信号はローパスフィルタ（ＬＰＦ）４
６および電圧制御発振器（ＶＣＯ）４８を介し分周比が
マイクロコンピュータ６２によって制御されるＮ分周器
６０を通して前記位相比較器４４の第２の信号入力端子
φ２に導入される。

一方、前記ＶＣ０４８の出力端子、すなわち、Ｎ分周器
６０との結節点にＡ／Ｄ変換器２７等のサンプリングパ
ルスとして利用されるサンプリングパルスｓｐが発生す
る。

本実施態様に係るＦ／Ｖ変換器により制御されるＮ逓倍
回路１６は基本的には以上のように構成されるものであ
り、次にその作用並びに効果について詳細に説明する。

そこで、入力される同期信号ＨＤは第８図ａに示す波形
状を呈している。すなわち、当該波形には水平同期信号
、垂直同期信号、等化パルスが含まれる。

等化パルス除去回路４０を構成する単安定マルチパイブ
レークは第８図ａに示した複合同期信号ＨＤの立ち下が
りエツジによりトリガされ、１／２Ｈの位置に挿入され
ている等化パルスおよび切込パルスは除去されるので、
等化パルス除去回路４０の出力波形は第８図すに示すよ
うに間隔がＩＨになる。これは、前記のように、等化パ
ルス除去回路４０を構成する単安定マルチバイブレーク
の時定数を３／　４．　Ｈに設定しであるためである。

一方、前記等化パルス除去回路４０の時定数制御端子に
はパルス整形回路１０２　、Ｌ　Ｐ　Ｆ２Ｏ３からなる
Ｆ／Ｖ変換器４２の出力信号が導入されているので、入
力される複合同期信号ＨＤに含まれる水平同期周波数（
ｆｈ）の周期が異なっても、すなわち、異種の走査線を
有する診断装置からの出力信号に対しても前記等化パル
スを除去するように動作する。なお、この場合において
、パルス整形回路１０２の出力信号を第８図Ｃに示し、
ＬＰＦ４６の出力信号を第８図ｄに示す。

ところで、第８図ｄに示す時定数制御信号の出力波形は
複合同期信号ＨＤに等化パルスが存在する近傍で電圧が
増加しているが、この等化パルスの存在による電圧の増
加分は本発明に係る等化パルス除去作用には殆ど影響を
及ぼすことはない。その理由は、例えば、■フィールド
期間中の走査線を５００本、ずなわち、時間５００Ｈに
対し、例えば、等化パルス数を１８本、すなわち、時間
９Ｈを考えると、９　Ｈ／　５００Ｈｘ１００＝　１．
８％であり、等化パルス除去回路４０の時定数が３／４
Ｈ＋１／４Ｈ以内にあればよいことを考慮すれば、殆ど
問題とならないレベルであるからである。

また、前記等化パルス除去回路４０の時定数の制御はＦ
／Ｖ変換器４２によりフィードフォワード制御されてい
るので、高速に、しかも、安定した動作が期待出来る。

次に、等化パルス除去回路４０の水平同期信号出力は周
波数シンセサイザ１００内の位相比較器４４の基準入力
端子φ、に導入され、ＬＰＦＩＩ６、ＶＣＯ４８および
予めマイクロコンピュータ６２により使用される診断装
置に対応した分周比Ｎが設定されているＮ分周器６０に
より、入力された水平同期信号の周波数のＮ倍の信号が
導出される。当該Ｎ逓倍信号は周波数シンセサイザ１０
０により入力信号に正確に同期させることが可能である
。そして、当該Ｎ逓倍信号ＳＰは前記画像収録装置を構
成するＡ／Ｄ変換器２７のサンプリングパルスＳＰとし
て利用される。

以上が本発明に係るＦ／Ｖ変換器により制御されるＮ逓
倍回路の詳細な説明である。

次に、第９Ａ図に前記第１の実施態様に係る装置の第１
応用例として、入力ビデオ信号Ｓ。

を走査線が異なる複数の信号Ｆ、Ｇ、■）として本装置
へ入力される場合について説明する。

この例では、走査線数の異なる信号はセレクり１１０を
介してＦ／Ｖ変換器により制御されるＮ逓倍回路１６で
生成されるタイミング信号により、入力部１０でＡ／Ｄ
変換され、フレームメモ１月２へ記憶される。また、同
様に出力部１４は出力信号タイミング発生手段１８によ
って制御される。この出力部１４をＤ／Ａ変換器によっ
て構成すれば前記の手順によりリアルタイムにＣＲＴモ
ニタ（図示せず）上に静止面を再現することが可能であ
る。なお、図のように、パソコン１１２を介してフロッ
ピィディスク等の外部記憶装置１１４に映像情報を一時
記憶させておき、ビデオジェネレータ（図示せず）の出
力信号を入力ビデオ信号として使用して出力タイミング
を作り出し、フロッピィディスクの内容をフレームメモ
リ１２に移して出力すれば、診断装置がない場所におい
ても診断画像を視認することが出来、種々の画像評価の
ために用いることも可能である。なお、ビデオジェネレ
ータの出力信号は入力信号と同じ信号を出力することが
可能である。

次に、第１の実施態様に係る第２の応用例として走査線
を変換するシステムを第９Ｂ図に示す。

この実施態様ではフレームメモリ比と出力部１４との間
に画像処理部１１６を介装し、フレームメモリ制御部２
０からの信号が供給される。画像処理部１１６は公知の
方法として補間若しくは間引きすることにより得られた
画像情報を画像の垂直方向に出力タイミング信号発生手
段１８からの出力タイミングで出力することにより単一
フォーマットでの出力が可能となる。このため、医療用
レーザプリンタの出力において、画面の垂直方向に対し
同一フォーマットに正規化することにより、スキャナの
副走査の速度制御が不要となり、この時、画像のアスペ
クト比を設定することも容易に出来る。

また、簡易ＰＡＣ３においてディスプレイ用ＣＲＴ等を
用いる場合、単一な走査線のＣＲＴのモニタを使用する
ことが出来る。

さらに、ＣＲＴマルチフォーマットカメラに出力する場
合も単一の走査線のＣＲＴモニタに表示出来、各種診断
モダリティの写真が同一のフィルム上にレイアウト出来
る。

第１０図に第１の実施態様に係る装置を画像収集システ
ムとして使用する場合のブロック図を示す。。

すなわち、フレームメモ１月２に記憶された画像は出力
部１４を介して外部記憶装置１１４へと取り込みを行う
ように構成されている。また、外部記憶装置１１４とし
てはマイクロコンピュータ内の磁気ディスクやフロッピ
ィディスク等が適用出来る。外部記憶装置１１４に記憶
された信号は以下に示すようなシステムに必要に応じて
出力することが出来る。

従来の医療用レーザプリンタとしては画像メモリ、画像
処理、レーザ光源、光変調、光走査、記憶媒体搬送機能
を有しており、各診断モダリティの信号入力手段はデジ
タル信号インタフェースが適用されている。この場合、
夫々の目的に適合した画像処理を施して最終出力をレー
ザプリンタへ出力しているので、各診断モダリティ装置
およびレーザプリンタサイドのハードウェア、ソフトウ
ェア共にニス１〜高となる。このような場合に、本出願
の画像収録装置を用いれば、従来のシステムに何ら変更
を加えることなく、全ての診断モダリティに対し適用出
来且つ安価なシステムを組の込むことが可能となる。

次いで、簡易ＰＡＣ３について述べる。新しいデジタル
画像診断装置の急速な導入並びにその多様化と、他方に
あって画像処理システムの高性能化、低価格化、高速の
画像読取装置の開発等の進歩も目覚ましい。このような
事情によって画像情報の総合化を図るためのＰＡＣ３が
ある。本発明の画像収録装置を用いれば、現在機器メー
カにより画像フォーマットが異なる医療用画像に互換性
が得られ、既存の装置でＰＡＣ８を構成することが出来
る。すなわち、このような医療システム画像収集システ
ムとして本装置を適用すれば、必要な時に画像を出力さ
せることが出来る効果が得られる。

次に、第２の実施態様で示したフレームメモリを複数備
えた画像収録装置の応用例を示す。

第１１図に示すように、入力端子および出力端子が夫々
３個設けられたセレクタ１２０へは、走査線の異なった
入力信号Ｆ、Ｇ、Ｈが供給され、入力部１０を介して３
個のフレームメモリのいずれかへその画像信号を記憶さ
せることが出来る。

また、これと同時に出力部１４からはセレクタ１２２に
より記４．１動作を遂行中のフレームメモリ以外のフレ
ームメモリから記憶された画像信号を出力させることが
出来る。

このようなシステムに構成することにより、所謂、画像
バッファとして適用出来る。以下に、この画像バッファ
の適用例について述べる。

診断装置（ＣＴ、ＵＳ、ＤＦ等）が複数有り、これを、
例えば、１台のマルチフォーマットカメラで撮影しよう
とする場合、複数の診断装置から同時に診断データを出
力させると、撮影不可能となる。そこで、本システムを
適用すれば、−次的にデータを蓄積することが可能であ
り複数の信号を処理出来るようになる。また、１枚のフ
ィルム上にバッファしたデータ編集することも可能とな
る。具体的には、循環器用に診断画像をバッファさせて
、手術のために必要な画像だけをハードコピーしたり、
ＣＲＴ上にマルチフレーム表示したりすることが出来る
。また、マーゲン用として食道の透視時等、リアルタイ
ムで画像を入力して蓄積させておき、必要な部分（患部
）だけのハードコピーを得るシステムにも適用出来る。

さらに、病院内外の伝送ターミナルとして通信の入力部
に本システムを配設し画像データをバッファするシステ
ムにも適用出来る。

以上のように、本発明によれば、各種診断装置等を構成
する異種の撮像デバイスから出力される走査線数の異な
る複数の映像信号を１台のデジタル画像収録装置内の画
像メモリにＡ／Ｄ変換処理する際のサンプリングパルス
を発生する装置において、Ｆ／Ｖ変換器により制御され
る等化パルス除去回路を含む周波数シンセサイザ構成と
したため、入力する映像同期信号から等化パルスを除去
した水平同期信号が正確にＮ逓倍された信号をサンプリ
ングパルスとして得ている。しかも、等化パルス除去回
路の時定数制御をフィードフォワード制御で行っている
ため、非常に高速動作が可能であり、画像のリアルタイ
ム処理を可能とする。その結果、医療診断の迅速な対応
が期待出来る。

以上、本発明について好適な実施態様を挙げて説明した
が、本発明はこの実施態様に限定されるものではなく、
本発明の要旨を逸脱しない範囲において種々の改良並び
に設計の変更が可能なことは勿論である。

【図面の簡単な説明】

第１図は本発明に係るＦ／Ｖ変換器により制御されるＮ
逓倍回路が組み込まれる画像収録装置の全体ブロック図
、第２図は本発明に係るＦ／Ｖ変換器により制御されるＮ
逓倍回路が組み込まれる画像収録装置全体の第１の実施
態様に係る詳細ブロック図、第３図はディスプレイタイ
ムチャート図、第４図は画像入力部のタイムヂャート図
、第５図は映像信号の一例を示す図、第６図は本発明に係るＦ／Ｖ変換器により制御されるＮ
逓倍回路が組み込まれる画像収録装置全体の第２の実施
態様に係る詳細ブロック図、第７図は本発明に係るＦ／
Ｖ変換器により制御されるＮ逓倍回路の詳細ブロック図
、第８図は本発明に係るＦ／Ｖ変換器により制御される
Ｎ逓倍回路の詳４ｍブロック図の波形説明図、第９図および第１０図は本発明に係るＦ／Ｖ変換器によ
り制御されるＮ逓倍回路が組み込まれる画像収録装置の
第１の実施態様の応用例図、第１１図は本発明に係るＦ
／Ｖ変換器により制御されるＮ逓倍回路が組み込まれる
画像収録装置の第２の実施態様の応用例図である。１６・・・Ｆ／Ｖ変換器により制御されるＮ逓倍回路４
０・・・等化パルス除去回路４２・・・Ｆ／Ｖ変換器　　　　　４４・・・位相比較
器４６・・・ローパスフィルタ　（ＬＰＦ）４８・・・
電圧制御発振器（ＶＣＯ）６０・・・Ｎ分周器６２・・・マイクロコンピュータ１００・・・周波数シンセサイザ１０４・・・ローパスフィルタ　（ＬＰＦ）手続補正書
（自発）昭和６２年　１月３０日１、事件の表示　　昭和６１年特許願第２９９１４３号
３、補正をする者事件との関係　　特許出願人４、代理人（２）区間補　　　　正　　　　　書１、　明細書中、第１２頁第６行目の［・・・走査線数が数１０２４Ｊを「・・・走査線数が１０２４Ｊと補正します。２、同、第１４頁第６行目の「・・・１ライン毎に８回記憶」を「・・・１ライン毎に６４回記憶」と補正します。

Claims

【特許請求の範囲】

（１）周波数シンセサイザの基準入力端子に映像同期信
号を入力信号とする等化パルス除去手段を接続し、当該
等化パルス除去手段は前記映像同期信号を入力信号とす
るＦ／Ｖ変換器の出力信号により制御されるよう構成す
ることを特徴とするＦ／Ｖ変換器により制御されるＮ逓
倍回路。
（２）特許請求の範囲第１項記載の回路において、映像
同期信号を入力信号とするＦ／Ｖ変換器はパルス整形回
路とローパスフィルタとから構成され、前記等化パルス
除去手段がパルス整形回路に接続されるローパスフィル
タの出力信号により制御されるＦ／Ｖ変換器により制御
されるＮ逓倍回路。