JPS63147343A - ウエ−ハ集積回路の回路ブロツク間配線方式 - Google Patents

ウエ−ハ集積回路の回路ブロツク間配線方式

Info

Publication number
JPS63147343A
JPS63147343A JP29551486A JP29551486A JPS63147343A JP S63147343 A JPS63147343 A JP S63147343A JP 29551486 A JP29551486 A JP 29551486A JP 29551486 A JP29551486 A JP 29551486A JP S63147343 A JPS63147343 A JP S63147343A
Authority
JP
Japan
Prior art keywords
circuit
circuit blocks
wiring
blocks
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29551486A
Other languages
English (en)
Inventor
Shinpei Tsuchiya
土屋 真平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29551486A priority Critical patent/JPS63147343A/ja
Publication of JPS63147343A publication Critical patent/JPS63147343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明し1ウ工−八集積回路上の複数個の良品の回路ブ
ロック間を配線する方式においで、オメガネッ[・ワー
クを用いることにより、結線プログラム個所を減少して
工程の短縮や集積度の向上を実現するようにしたしので
ある。
〔産業上の利用分野〕
本発明はつ1−ハ集積回路の回路ブロック間配線方式に
係り、特にウェーハ集積回路に搭載された良品の回路ブ
ロック間の配線方式に関する。
論理集積回路の外部で信号が遅延する現象(オフデツプ
ディレィ)を無り!こと、つ上−ハスクライブ工程や組
立て工程を省略してコストダウンを図ること、スクライ
ビング領域を有効パターン領域として使用することなど
を目的として、1枚のウェーハ上に複数個の個別回路ブ
ロックが形成されたウェーハ集積回路が種々検討されて
いる。
このつ1−ハ集積回路では、個別部品である回路ブロッ
クが、歩留り改善を目的として予備の回路ブロックも含
めて冗長に1枚のCクエーハ上に:IM載されている。
従って、各グループの回路ブ[,1ツクのうち、各グル
ープの良品の回路ブロック間の配線を簡11、かつ、小
面積で行なう必要がある。
〔従来の技術〕
第3図(最終図)は従来のウェーハ集積回路の回路ブロ
ック間配線方式の一例の構成図を丞1゜同図中、第1の
冗長グループを構成する回路ブ[lツク11〜18と、
第2の冗長グループを構成する回路ブロック21〜28
とは、各々同一回路構成とされている。回路ブロック1
1〜18は信号線1と1=1に接続されており、回路ブ
[1ツク21〜28も同様に信号線2と1:1に接続さ
れている。信号線1と2とはマトリックス状に配線され
、それらの交点3(第3図に黒丸で示す)が、結線プロ
グラム個所である。
この例では、各々8個の回路ブロック閤の結線をするか
しないかを選択する結線プログラム個所が全部で64 
(=8x8)個所必要となる。結線プログラム個所を選
択づる(具体的にはコンタクトホールを1711孔する
か否かの選択)ことにより、所望の回路が1枚のウェー
ハ上に構築される。
〔発明が解決しようとする問題点〕
この従来のウェーハ集積回路の回路ブロック間の配線方
式は、回路ブロック数が多くなると、結線プログラムの
個所が極めて多くなり、また配線を引き回すこともあり
、配線に要する面積が大であった。
更に、上記の従来方式では良品ブロック間結線の工数が
増大し、設計上において、結線プログラムの個所の位置
の計算等に要する時間がかかる(設計コストが大である
)などの問題点もあった。
本発明は上記の点に鑑みてf111作されたもので、上
記の諸問題点を解決したウェーハ集積回路の回路ブロッ
ク間配線方式を提供することを目的とする。
〔問題点を解決するための手段〕
本発明のウェーハ集積回路の回路ブロック間配線方式は
、各グループ同士の良品の回路ブ[lツク間を、切換回
路を介在したオメガネットワークで結線したしのである
〔作用〕
複数個の回路ブロック毎にグループを構成して搭載され
たウェーハ集積回路において、あるグループのうら良品
の回路ブ[lツクと、他のグループの良品の回路ブロッ
クとの間が、切換回路を介在したオメガネットワークで
結線される。
この切換回路は2本の入力線と2本の出力線との間の結
線をプログラムする個所が4個所有る回路で、その4個
所を任意に選択することで、回路ブロック間の選択結線
が行なえる。
〔実施例〕
第1図は本発明方式の一実施例の構成図を示す。
同図中、第3図と同一構成部分には同一符号を(=jし
、その説明を省略する。第1図において、31〜34は
第1列の切換回路、41〜44は第2列の切換回路、5
1〜54は第3列の切換回路で、これらは人々1り述す
る第2図の切換回路6の回路構成とされている。
回路ブロック11.12は切換回路31.32に接続さ
れ、回路ブ〔lツク13.14は切換回路33.34に
接続される。同様に、相隣る2つの回路ブロック15.
16は相隣62つの切換回路31.32に別々に接続さ
れ、次の相隣る2つの回路ブロック17.18は次の相
隣62つの切換回路33.34に接続されている。
切換回路31の2本の出力線は相隣62つの切換回路4
1.42の入力端に別々に接続され、切換回路33の2
本の出力線は相隣る2つの切換回路43.4/lの入力
端に別々に接続されている。
また、切換回路33の2本の出力線は相隣62つの切換
回路41.42の入力端に別々に接続され、切換回路3
4の2本の出力線は相隣62つの切換回路43.44の
入力端に別々に接続されている。
切換回路41〜44の各2本の出力線も上記と同様に切
換回路51〜54の入力端に接続されている。更に、切
換回路51”−54の各2本の出力線は回路ブ[1ツク
21〜28のうち、相隣62つの回路ブロックに夫々接
続されている。
これにより、回路ブ[1ツク11と回路ブ[1ツク21
又は22と結線する場合は、切換回路31゜41及び5
1を介して結線され、回路ブロック11と回路ブロック
23又は24と結線する場合は、切換回路31.41及
び52を介して結線され、回路ブロック11と回路ブロ
ック25又は26と結線する場合は、切換回路31.4
2及び53を介して結線され、更に回路ブロック11と
回路ブ(]ツク27又は28と結線する場合は、切換回
路31.42及び54を介して結線される。
同様にして、回路ブロック12〜18と回路ブロック2
1〜28との間の結線も切換回路31〜34.41〜4
4.51〜54を選択的に切換えることで任意に結線す
ることができる。
かかる結線自体はオメガネットワーク5と称され、公知
であるが、本実施例では切換回路31〜34.4.1〜
4.4.51〜54として、第2図に示す如き回路構成
の切換回路6を使用する点と、これらの回路をつI−へ
集積回路のブロック間配線に使う点に特徴を有する。
第2図において、切換回路6は入力回路よりの2本の入
力信号ね7.8と、出力回路への2木の出力信号線9,
10とが夫々直交する4個所の結線プログラム個所61
〜64を有している。この結線プログラム個所61〜6
4は、結線を選択的′に行なうための個所で、例えば第
2図に黒丸で示した結線プログラム個所62及び63を
夫々接続した場合、入力信号線7ど出力信@線9とが結
線されると共に、入力信号tlA 8ど出力信号線10
どが結線されることになる。
他方、第2図に白丸で示した結線プログラム個所61及
び64.を夫々接続した場合、人力信@線7と出力信号
線10とが結線されると共に、入力信号線8と出力信号
線9とが結線されることになる。このように、結線プロ
グラム個所61〜64のうち接続位置を選択することで
、2本の入力信号線7,8と2木の出力信号線9.10
との結線が選択的に行なえ、このことから回路ブロック
11〜18と21〜28との間で任意の結線が行なえろ
ことになる。
本実施例によれば、結線プログラム個所は1つの切換回
路当り4個所であるから、全部で48(=3x4x4)
個所となり、前記した従来の64個所の75%にまで減
少できる。
なお、各グループを構成する回路ブロック数は8個に限
定されるものではないことは勿論である。
〔発明の効果〕
上述の如く、本発明によれば、オメガネットワークに結
線プログラム個所を有する切換回路を介在させたので、
ウェーハ集積回路の良品の回路ブロック間の結線プログ
ラム個所を従来に比し削減することができ、その結果、
配線工程を短縮化できると共に信頼性を向上することが
でき、また配線領域を従来に比し減少することができる
ので、集積度を向上することができ、設計コストも低減
することができる等の特長を有するしのである。
【図面の簡単な説明】
第1図は本発明方式の一実施例の構成図、第2図は第1
図の構成図中の要部の一実施例を示す回路図、 第3図は従来の配線方式の一例を示す構成図である。 図中において、 11〜18.21〜28は回路ブ[1ツク、5はオメガ
ネットワーク、 6.31〜34,41〜44.51〜54は切換回路、 7.8は入)j信月線、 9.10は出力信号線、 61〜67′Iは結線プ[1グラム個所である。 ″!、L )、、:、、。 第1図 夜来のセ線方式カー例奮示す禅ぺ旧 第3図

Claims (1)

  1. 【特許請求の範囲】 複数個の回路ブロック毎にグループを構成して搭載され
    たウェーハ集積回路の回路ブロック間配線方式において
    、 各グループ同士の良品の該回路ブロック間を、2本の入
    力線(7,8)と2本の出力線(9,10)との間の結
    線をプログラムする個所が4個所有る切換回路(6,3
    1〜34,41〜44,51〜54)を介在したオメガ
    ネットワークで結線してなることを特徴とするウェーハ
    集積回路の回路ブロック間配線方式。
JP29551486A 1986-12-10 1986-12-10 ウエ−ハ集積回路の回路ブロツク間配線方式 Pending JPS63147343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29551486A JPS63147343A (ja) 1986-12-10 1986-12-10 ウエ−ハ集積回路の回路ブロツク間配線方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29551486A JPS63147343A (ja) 1986-12-10 1986-12-10 ウエ−ハ集積回路の回路ブロツク間配線方式

Publications (1)

Publication Number Publication Date
JPS63147343A true JPS63147343A (ja) 1988-06-20

Family

ID=17821604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29551486A Pending JPS63147343A (ja) 1986-12-10 1986-12-10 ウエ−ハ集積回路の回路ブロツク間配線方式

Country Status (1)

Country Link
JP (1) JPS63147343A (ja)

Similar Documents

Publication Publication Date Title
US5327023A (en) Programmable logic device
US5065308A (en) Processing cell for fault tolerant arrays
JPH0282552A (ja) 半導体集積回路
JPH06290157A (ja)
EP1594228A3 (en) Architecture and interconnect scheme for programmable logic circuits
JPS63147343A (ja) ウエ−ハ集積回路の回路ブロツク間配線方式
US4025799A (en) Decoder structure for a folded logic array
JPS63108746A (ja) プログラマブルロジツクアレイ
US8593818B2 (en) Network on chip building bricks
JP3070622B2 (ja) プログラマブル論理素子
JPS63241951A (ja) 半導体集積回路の製造方法
JPH06140566A (ja) 半導体集積回路
JP2874254B2 (ja) 半導体集積回路装置
JPH04326757A (ja) 情報処理装置及びそれを用いた並列計算機システム
JPH01278040A (ja) 半導体集積回路
JP3070663B2 (ja) Lsiの配線方法
JPS6292338A (ja) 半導体素子の製造方法
JPS60247392A (ja) 回線配分回路
JPH0560666B2 (ja)
JP2851079B2 (ja) 半導体集積回路の製造方法
JPS62210641A (ja) 半導体集積回路配線方式
JPH0318121A (ja) 半導体集積回路装置及びその構成方法
JPH03161962A (ja) 半導体装置
JPS59172249A (ja) モノリシツク集積回路
JPS6226186B2 (ja)