JPS63141159A - 実装カ−ドチエツク機能を備えた数値制御装置 - Google Patents
実装カ−ドチエツク機能を備えた数値制御装置Info
- Publication number
- JPS63141159A JPS63141159A JP61287761A JP28776186A JPS63141159A JP S63141159 A JPS63141159 A JP S63141159A JP 61287761 A JP61287761 A JP 61287761A JP 28776186 A JP28776186 A JP 28776186A JP S63141159 A JPS63141159 A JP S63141159A
- Authority
- JP
- Japan
- Prior art keywords
- card
- function
- status
- cpu
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は実装されたカードのチェックを行なう実装カー
ドチェック機能を備えた数値制御装置に関する。
ドチェック機能を備えた数値制御装置に関する。
［従来の技術］
従来、中央処理装置を備えたＣＰＵカード及びそれぞれ
所定の機能を備えた複数の機能カードから構成されてい
る数値制御装置には、ＣＰＵカード、機能カードが実装
されているか否かをチェックする回路は設けられていな
かった。このため、目視によりＣＰＵカード、機能カー
ドの実装を確認したり、ＣＰＵカードからシステム−バ
スを介して各機能カードをアクセスし、機能カードの実
装を確認していた。
所定の機能を備えた複数の機能カードから構成されてい
る数値制御装置には、ＣＰＵカード、機能カードが実装
されているか否かをチェックする回路は設けられていな
かった。このため、目視によりＣＰＵカード、機能カー
ドの実装を確認したり、ＣＰＵカードからシステム−バ
スを介して各機能カードをアクセスし、機能カードの実
装を確認していた。
ここで、第２図に示した数値制御装置における従来の機
能カードの実装チェック方法ついて説明する。第２図に
おいて、（１）は中央処理装置（以下、ＣＰＵという）
を備えたＣＰＵカード、（２）はメモリを備えたメモリ
カード、（３）はサーボモータを制御する機能を備えた
サーボインターフェイスカード、（４）は入出力機器を
制御する機能を備えたＩ１０機器インターフェイスカー
ド、（５）はシーケンサ等を制御する機能を備えた機械
インク−フェイスカード、（６）はＣＰＵカー゛ド（１
）と各機能カード（２）〜（５）との間のデータ伝送を
行なうシステムやバスである。
能カードの実装チェック方法ついて説明する。第２図に
おいて、（１）は中央処理装置（以下、ＣＰＵという）
を備えたＣＰＵカード、（２）はメモリを備えたメモリ
カード、（３）はサーボモータを制御する機能を備えた
サーボインターフェイスカード、（４）は入出力機器を
制御する機能を備えたＩ１０機器インターフェイスカー
ド、（５）はシーケンサ等を制御する機能を備えた機械
インク−フェイスカード、（６）はＣＰＵカー゛ド（１
）と各機能カード（２）〜（５）との間のデータ伝送を
行なうシステムやバスである。
従来の機能カードの実装チェック方法は、ＣＰＵカード
（１）がシステム・バス（７）を介して機能カード（２
）〜（５）をアクセスし、アクセスされた機能カードが
実装されていれば、その機能カードからＣＰＵカード（
１）のアクセスに対し、レディ信号又はアクノリッジ信
号を返し、実装されていることをＣＰＵカード（１）に
知らせるものである。
（１）がシステム・バス（７）を介して機能カード（２
）〜（５）をアクセスし、アクセスされた機能カードが
実装されていれば、その機能カードからＣＰＵカード（
１）のアクセスに対し、レディ信号又はアクノリッジ信
号を返し、実装されていることをＣＰＵカード（１）に
知らせるものである。
例えば、メモリカード（２）が実装されていれば、メモ
リカード（２）はレディ信号又はアクノリッジ信号を返
す。又、サーボインターフェイスカード（３）が実装さ
、れていなければミサーポインターフエイスカード（３
）はレディ信号又はアクノリッジ信号を返すことができ
ないので、ＣＰＵカード（１）はエラー状態になる。エ
ラー状態になったことにより、ＣＰＵカード（１）はサ
ーボインターフェイスカード（３）が実装されていない
ことを認識し、図示しないマン−マシン會インターフェ
イスを介してアラームを発生する。
リカード（２）はレディ信号又はアクノリッジ信号を返
す。又、サーボインターフェイスカード（３）が実装さ
、れていなければミサーポインターフエイスカード（３
）はレディ信号又はアクノリッジ信号を返すことができ
ないので、ＣＰＵカード（１）はエラー状態になる。エ
ラー状態になったことにより、ＣＰＵカード（１）はサ
ーボインターフェイスカード（３）が実装されていない
ことを認識し、図示しないマン−マシン會インターフェ
イスを介してアラームを発生する。
［発明が解決しようとする問題点］
上述した数値制御装置における従来の機能カードの実装
チェック方法は、ソフトウェアにかなりの負担がかかり
、実際に望むべき機能カードが実装されているか否かを
、目視によらなけらば確認できないという問題があった
。
チェック方法は、ソフトウェアにかなりの負担がかかり
、実際に望むべき機能カードが実装されているか否かを
、目視によらなけらば確認できないという問題があった
。
本発明は上記問題点を解決するためになされたもので、
機能カードの実装チェックのためのソフトウェアの負担
を軽減し、どのような機能カードが実装されているのか
を認識できる実装カードチェック機能を備えた数値制御
装置を提供することを目的とする。
機能カードの実装チェックのためのソフトウェアの負担
を軽減し、どのような機能カードが実装されているのか
を認識できる実装カードチェック機能を備えた数値制御
装置を提供することを目的とする。
ｆ問題点を解決するための手段］
そこで、本発明ではそれぞれ所定の機能を有する機能カ
ードにその機能カードのステータスを示すステータス信
号を出力するステータス信号発生回路及びステータス信
号発生回路を駆動制御するドライバをそれぞれ設け、中
央処理装置を備えたＣＦ’Ｕカードに機能カードのステ
ータス信号の出力を要求するリクエスト信号を出力する
リクエスト信号出力回路及びリクエスト信号を受け取る
レシーバを設け、ステータス信号及びリクエスト信号を
ステータス・バスにより伝送する実装カードチェック機
能を備えた数値制御装置を構成する。
ードにその機能カードのステータスを示すステータス信
号を出力するステータス信号発生回路及びステータス信
号発生回路を駆動制御するドライバをそれぞれ設け、中
央処理装置を備えたＣＦ’Ｕカードに機能カードのステ
ータス信号の出力を要求するリクエスト信号を出力する
リクエスト信号出力回路及びリクエスト信号を受け取る
レシーバを設け、ステータス信号及びリクエスト信号を
ステータス・バスにより伝送する実装カードチェック機
能を備えた数値制御装置を構成する。
［作 用］
上記構成の実装カードチェック機能を備えた数値制御装
置は、リクエスト信号出力回路が各機能カードのドライ
バにリクエスト信号を出力すると、ドライバがステータ
ス信号発生回路を駆動制御し、ステータス信号を出力さ
せ、レシーバがステータス中バスを介してステータス信
号を受け取り機能カードの実装を認識する。
置は、リクエスト信号出力回路が各機能カードのドライ
バにリクエスト信号を出力すると、ドライバがステータ
ス信号発生回路を駆動制御し、ステータス信号を出力さ
せ、レシーバがステータス中バスを介してステータス信
号を受け取り機能カードの実装を認識する。
［実施例］
以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
明する。
・第１図は本発明に係る実装カードチェック機能を備え
た数値制御装置のブロック図である。第１図において、
（１）はＣＰＵカード、（３）はサーボインターフェイ
スカード、（４）はＩ１０機器インク−フェイスカード
、（５）は機械インターフェイスカード、（６）はＣＰ
Ｕカード（１）と各機能カード（２）〜（５）との間の
データ伝送を行なうシステム、＋１バス、（７ａ）、（
７ｂ）及び（７Ｃ）は各機能カード（３）〜（５）に設
けられており、各機能カード（３）〜（５）のステータ
スを示すステータス信号を出力するステータス信号発生
回路、（８ａ）、（８ｂ）及び（８ｃ）は各機能カード
（３）〜（５）に設けられている、例えばＬＳ２４４等
のドライバ、（９）はドライバ（８ａ）、（８ｂ）及び
（８Ｃ）のうち、どのドライバをイネーブルにするのか
を、機能カード（３）〜（５）のステータス信号の出力
を要求するリクエスト信号を出力することにより選択す
るゲート選択回路、（１０）は各機能カード（３）〜（
５）が出力するステータス信号を受け取るレシーバ、（
１１）はステータス信号を伝送する８ビツトのステータ
ス・バスである。
た数値制御装置のブロック図である。第１図において、
（１）はＣＰＵカード、（３）はサーボインターフェイ
スカード、（４）はＩ１０機器インク−フェイスカード
、（５）は機械インターフェイスカード、（６）はＣＰ
Ｕカード（１）と各機能カード（２）〜（５）との間の
データ伝送を行なうシステム、＋１バス、（７ａ）、（
７ｂ）及び（７Ｃ）は各機能カード（３）〜（５）に設
けられており、各機能カード（３）〜（５）のステータ
スを示すステータス信号を出力するステータス信号発生
回路、（８ａ）、（８ｂ）及び（８ｃ）は各機能カード
（３）〜（５）に設けられている、例えばＬＳ２４４等
のドライバ、（９）はドライバ（８ａ）、（８ｂ）及び
（８Ｃ）のうち、どのドライバをイネーブルにするのか
を、機能カード（３）〜（５）のステータス信号の出力
を要求するリクエスト信号を出力することにより選択す
るゲート選択回路、（１０）は各機能カード（３）〜（
５）が出力するステータス信号を受け取るレシーバ、（
１１）はステータス信号を伝送する８ビツトのステータ
ス・バスである。
次に、本発明に係る実装カードチェック機能を備えた数
値制御装置の動作について説明する。
値制御装置の動作について説明する。
システムが立ち上げられ、ＣＰＵカード（１）のＣＰＵ
がゲート選択回路（９）のｒＡＪをイネーブルにし、ド
ライバ（８ａ）をオーブンにすると、ステータス発生回
路（７ａ）はステータス・バス（１１）にサーボインタ
ーフェイスカード（３）のステータス信号を出力する。
がゲート選択回路（９）のｒＡＪをイネーブルにし、ド
ライバ（８ａ）をオーブンにすると、ステータス発生回
路（７ａ）はステータス・バス（１１）にサーボインタ
ーフェイスカード（３）のステータス信号を出力する。
レシーバ（１０）がステータス発生回路（７ａ）が出力
したステータス信号を受け取ると、ＣＰＵカード（１）
のＣＰＵはサーボインターフェイスカード（３）が実装
されていることを確認する。
したステータス信号を受け取ると、ＣＰＵカード（１）
のＣＰＵはサーボインターフェイスカード（３）が実装
されていることを確認する。
同様にして、ドライバ（８ｂ）、（８ｃ）を順次オーブ
ンにし、ステータス発生回路（７ｂ）、（７ｃ）からス
テータス信号を出力させ、Ｉ１０機器インターフェイス
カード（４）、機械インターフェイスカード（５）の実
装を確認する。
ンにし、ステータス発生回路（７ｂ）、（７ｃ）からス
テータス信号を出力させ、Ｉ１０機器インターフェイス
カード（４）、機械インターフェイスカード（５）の実
装を確認する。
ＣＰＵカード（１）のＣＰＵはＣＲＴ等の表示装置（図
示せず）に機能カードの実装を確認したことを表示する
。機能カードが実装されていなければ、ステータス信号
は全ビットハイレベルｒＨＪになるので、機能カード（
３）〜（５）が実装されていないことを認ぶてき、表示
装置に機能カードの未実装の警告を表示する。
示せず）に機能カードの実装を確認したことを表示する
。機能カードが実装されていなければ、ステータス信号
は全ビットハイレベルｒＨＪになるので、機能カード（
３）〜（５）が実装されていないことを認ぶてき、表示
装置に機能カードの未実装の警告を表示する。
なお、本実施例では８ビツトのステータス・バス（１１
）を用いたが、システム全体の余裕があれば、１８ビツ
トのステータス・バスを用い、余裕がなければ８ビツト
以下のステータス中バスを用いるようにしてもよい。
）を用いたが、システム全体の余裕があれば、１８ビツ
トのステータス・バスを用い、余裕がなければ８ビツト
以下のステータス中バスを用いるようにしてもよい。
［発明の効果コ
以上説明したように本発明によれば、複数の機能カード
にそれぞれその機能カードのステータス信号を出力する
ステータス信号発生回路及びステータス発生回路をそれ
ぞれ設け、ＣＰＵカードに機能カードのステータス信号
の出力を要求するリクエスト信号出力回路及びステータ
ス・バスを介してステータス信号を受け取るレシーバを
設けることにより、ソフトウェアに負担をかけずに、機
能カードの実装の有無をチェックできる実装カードチェ
ック機能を備えた数値制御装置が得られる。
にそれぞれその機能カードのステータス信号を出力する
ステータス信号発生回路及びステータス発生回路をそれ
ぞれ設け、ＣＰＵカードに機能カードのステータス信号
の出力を要求するリクエスト信号出力回路及びステータ
ス・バスを介してステータス信号を受け取るレシーバを
設けることにより、ソフトウェアに負担をかけずに、機
能カードの実装の有無をチェックできる実装カードチェ
ック機能を備えた数値制御装置が得られる。
又、機能カードの実装の有無のみならず、機能カード固
有のステータスを認識でき、より高度な実装カードチェ
ック機能を備えた数値制御装置が得られる。
有のステータスを認識でき、より高度な実装カードチェ
ック機能を備えた数値制御装置が得られる。
第１図は本発明に係る実装カードチェック機能を備えた
数値制御装置のブロック図、第２図は数値制御装置にお
ける従来の機能カードの実装チェック方法の説明図であ
る。 各図中、１はＣＰＵカード、３はサーボインターフェイ
スカード、４はＩ１０機器インターフェイスカード、５
は機械インターフェイスカード、６はシステム・バス、
７ａｓ ７ｂ１７ｃはステータス信号発生回路、８ａ、
８ｂ、 ８ｃはドライバ、９はゲート選択回路、１０
はレシーバ、１１はステータス中バスである。 なお、各図中同一符号は同−又は相当部分を示すもので
ある。
数値制御装置のブロック図、第２図は数値制御装置にお
ける従来の機能カードの実装チェック方法の説明図であ
る。 各図中、１はＣＰＵカード、３はサーボインターフェイ
スカード、４はＩ１０機器インターフェイスカード、５
は機械インターフェイスカード、６はシステム・バス、
７ａｓ ７ｂ１７ｃはステータス信号発生回路、８ａ、
８ｂ、 ８ｃはドライバ、９はゲート選択回路、１０
はレシーバ、１１はステータス中バスである。 なお、各図中同一符号は同−又は相当部分を示すもので
ある。
Claims (5)
- （１）中央処理装置を備えたＣＰＵカードと、それぞれ
所定の機能を備えた複数の機能カードと、前記ＣＰＵカ
ードと前記複数の機能カードとを接続し、該ＣＰＵカー
ドと該複数の機能カードとのデータを伝送するバス・ラ
インとを有する実装カードチェック機能を備えた数値制
御装置において、前記機能カードに設けられ、該機能カ
ードのステータスを示すステータス信号を出力するステ
ータス信号発生回路と、前記機能カードに設けられ、前
記ステータス発生回路を駆動制御するドライバと、前記
ＣＰＵカードに設けられ、前記ドライバが設けられた機
能カードのステータス信号の出力を要求するリクエスト
信号を出力するリクエスト信号出力回路と、前記ＣＰＵ
カードに設けられ、前記ステータス信号を受け取るレシ
ーバと、前記リクエスト信号を前記複数の機能カードに
伝送するとともに、前記ステータス信号を前記ＣＰＵカ
ードに伝送するステータス・バスとを備えたことを特徴
とする実装カードチェック機能を備えた数値制御装置。 - （２）機能カードは、メモリカードである特許請求の範
囲第１項記載の実装カードチェック機能を備えた数値制
御装置。 - （３）機能カードは、サーボインタフェイスカードであ
る特許請求の範囲第１項記載の実装カードチェック機能
を備えた数値制御装置。 - （４）機能カードは、入出力カードである特許請求の範
囲第１項記載の実装カードチェック機能を備えた数値制
御装置。 - （５）リクエスト信号は、前記複数の機能カードに順次
出力される特許請求の範囲第１項記載の実装カードチェ
ック機能を備えた数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287761A JPS63141159A (ja) | 1986-12-04 | 1986-12-04 | 実装カ−ドチエツク機能を備えた数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287761A JPS63141159A (ja) | 1986-12-04 | 1986-12-04 | 実装カ−ドチエツク機能を備えた数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63141159A true JPS63141159A (ja) | 1988-06-13 |
Family
ID=17721413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287761A Pending JPS63141159A (ja) | 1986-12-04 | 1986-12-04 | 実装カ−ドチエツク機能を備えた数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63141159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258110A (ja) * | 1988-08-24 | 1990-02-27 | Fanuc Ltd | Ｃｎｃのプリント板情報表示方式 |
-
1986
- 1986-12-04 JP JP61287761A patent/JPS63141159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258110A (ja) * | 1988-08-24 | 1990-02-27 | Fanuc Ltd | Ｃｎｃのプリント板情報表示方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| JP3340358B2 (ja) | プログラマブルコントローラ | |
| JP2001156872A (ja) | 通信プロトコル変換システム、モニタ装置 | |
| JPS63141159A (ja) | 実装カ−ドチエツク機能を備えた数値制御装置 | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| JP3017843B2 (ja) | エレベータの伝送制御装置 | |
| JPH076286A (ja) | テレメータ・テレコントロール装置 | |
| JPH01250075A (ja) | 電子機器の基板管理システム | |
| KR200191356Y1 (ko) | 피엘씨 데이타의 실시간 모니터링 장치 | |
| JP2000347706A (ja) | プラント制御装置 | |
| KR100454185B1 (ko) | 버스제어 시스템의 카드자동인식시스템 및 그 방법 | |
| JP3329498B2 (ja) | ビルディングブロック形電子機器 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH0670763B2 (ja) | 制御装置の自己診断装置 | |
| JPH033043A (ja) | 半導体装置 | |
| JP3291036B2 (ja) | 遠隔監視制御システム | |
| JPS62188536A (ja) | 回線状態表示方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH0652075A (ja) | 通信エミュレータ装置 | |
| JPH1074073A (ja) | 表示制御装置 | |
| JPH0764607A (ja) | プラント制御伝送装置 | |
| JPH0196725A (ja) | マルチウインドウ制御装置 | |
| JP2001154716A (ja) | 多軸コントロールボード及び多軸コントロールボードを用いた通信方法 | |
| JPH04100103A (ja) | 機構制御装置 | |
| JPH07120324B2 (ja) | 割込ベクタ読取り方法 |