JPS63139410A - Fm復調回路 - Google Patents
Fm復調回路Info
- Publication number
- JPS63139410A JPS63139410A JP28804786A JP28804786A JPS63139410A JP S63139410 A JPS63139410 A JP S63139410A JP 28804786 A JP28804786 A JP 28804786A JP 28804786 A JP28804786 A JP 28804786A JP S63139410 A JPS63139410 A JP S63139410A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- frequency
- level change
- swallow counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
FM復調回路において、パルス発生器から出力されるパ
ルスの幅を復調ベースバンド信号のS/Nが最良となる
様にする為にこのパルス発生器をレベル変化検出器から
の検出出力で動作開始させ、分周値が任意に設定でき、
消費電力の少ないパルススワロ−カウンタの出力で動作
を停止させる様にして低消費電力化と上記のパルス幅の
調整可能を図ったものである。
ルスの幅を復調ベースバンド信号のS/Nが最良となる
様にする為にこのパルス発生器をレベル変化検出器から
の検出出力で動作開始させ、分周値が任意に設定でき、
消費電力の少ないパルススワロ−カウンタの出力で動作
を停止させる様にして低消費電力化と上記のパルス幅の
調整可能を図ったものである。
本発明はFM復調回路、特にパルスカウント形FM復調
回路の改良に関するものである。
回路の改良に関するものである。
近年、装置の小型化に伴い回路もLSI化されつつある
が、例えば携帯ラジオの様な携帯機器の場合は小型化と
低消費電力化の2つを行わなければならないので、この
FM復調回路も低消費電力化が必要である。
が、例えば携帯ラジオの様な携帯機器の場合は小型化と
低消費電力化の2つを行わなければならないので、この
FM復調回路も低消費電力化が必要である。
第3図は従来例のブロック図を、第4図は第3図の動作
説明図を、第5図は別の従来例のブロック図を示す。尚
、第3図及び第5図に示す団復調回路はパルスカウント
形の門復調回路である。
説明図を、第5図は別の従来例のブロック図を示す。尚
、第3図及び第5図に示す団復調回路はパルスカウント
形の門復調回路である。
以下、第4図を参照して第3図の動作を説明する。
先ず、第4図−■に示す様な門信号が入力するとリミッ
タ1で振幅制限されて第4図−■に示す様なパルス列(
2値化された信号)が得られるが、これが単安定マルチ
バイブレークMM2に加えられる。そこで、コンデンサ
Cと抵抗Rの積に対応する幅τを持つパルスがここから
出力され、低域通過形フィルタを通って復調ベースバン
ド信号が得られる(第4図−■、■参照)。尚、相隣る
パルスの間隔が周波数偏移となる。
タ1で振幅制限されて第4図−■に示す様なパルス列(
2値化された信号)が得られるが、これが単安定マルチ
バイブレークMM2に加えられる。そこで、コンデンサ
Cと抵抗Rの積に対応する幅τを持つパルスがここから
出力され、低域通過形フィルタを通って復調ベースバン
ド信号が得られる(第4図−■、■参照)。尚、相隣る
パルスの間隔が周波数偏移となる。
次に、第5図において、2値化された信号に変換された
F旧言号は立上り検出器4で立上りが検出され、この検
出パルスがリセットセットフリップフロップ(以下、R
3−FFと省略する)5のS端子に加えられるので、R
5−FFのQ端子からHレベルの信号がカウンタ6のE
N端子に加えられてカウント動作を開始する。
F旧言号は立上り検出器4で立上りが検出され、この検
出パルスがリセットセットフリップフロップ(以下、R
3−FFと省略する)5のS端子に加えられるので、R
5−FFのQ端子からHレベルの信号がカウンタ6のE
N端子に加えられてカウント動作を開始する。
一方、ディジタル比較器7は予め設定された設定価と入
力するカウント値とを比較して一致した時にパルスを送
出してR5−FF 5とカウンタ6をリセットして初期
状態に戻す。
力するカウント値とを比較して一致した時にパルスを送
出してR5−FF 5とカウンタ6をリセットして初期
状態に戻す。
これにより、所定の幅を持つパルス列がR5−FF5か
ら出力され、低域通過型フィルタ8を通って復調ベース
バンド信号が得られる。
ら出力され、低域通過型フィルタ8を通って復調ベース
バンド信号が得られる。
一般に、パルスカウント形FM復調回路の場合は無変調
波(即ち、搬送波)の周波数fifやカウンタに入力す
るクロック周波数f、の値が決まると、復調ベースバン
ド信号のS/Nは単安定マルチバイブレーク又はR5−
FFの出力パルスの幅τによって変化し、例えばクロッ
ク周波数f、が低下したり。
波(即ち、搬送波)の周波数fifやカウンタに入力す
るクロック周波数f、の値が決まると、復調ベースバン
ド信号のS/Nは単安定マルチバイブレーク又はR5−
FFの出力パルスの幅τによって変化し、例えばクロッ
ク周波数f、が低下したり。
搬送波の周波数rtrが高くなると上記のS/Nは劣化
することが知られている。
することが知られている。
ここで、第3図の場合は出力パルスの幅τはコンデンサ
Cと抵抗Rとの積で決まるので、周囲温度の変化、電圧
変動又は経年変化等により出力パルスの幅τや高さが変
化してS/Nが変化する。
Cと抵抗Rとの積で決まるので、周囲温度の変化、電圧
変動又は経年変化等により出力パルスの幅τや高さが変
化してS/Nが変化する。
又、第5図の場合は、コンデンサCや抵抗Rを使用しな
いので上記の様な欠点は生じないが、R5−FFのS端
子に加えるパルスとクロックとは非同期になっている為
、R5−FFのQ端子より出力されるパルス列は最大τ
l(τ1はクロックの周期)のジッタを持ち、これがF
M(言号の周波数偏移に重畳されて復調ベースバンド信
号のS/Nが劣化する。
いので上記の様な欠点は生じないが、R5−FFのS端
子に加えるパルスとクロックとは非同期になっている為
、R5−FFのQ端子より出力されるパルス列は最大τ
l(τ1はクロックの周期)のジッタを持ち、これがF
M(言号の周波数偏移に重畳されて復調ベースバンド信
号のS/Nが劣化する。
そこで、ジッタを小さくする為にはクロック周期τ1を
小さく、即ちクロック周波数f、を高くしなければなら
ないが、これにより高速カウンタが必要となって消費電
力が大きくなる。
小さく、即ちクロック周波数f、を高くしなければなら
ないが、これにより高速カウンタが必要となって消費電
力が大きくなる。
又、f目が変化した為にこれに対応してクロック周波数
「、が変化した時、出力パルスの幅を変化させようとし
ても外部より容易にこれを行うことができないと云う2
つの問題点がある。
「、が変化した時、出力パルスの幅を変化させようとし
ても外部より容易にこれを行うことができないと云う2
つの問題点がある。
上記の問題点は第1図に示すFM復調回路により解決さ
れる。
れる。
9は2値化されたFM信号のレベル変化を検出して検出
出力を送出するレベル変化検出器であり、11は入力す
るクロックを外部より任意に設定した分周値に分周して
出力を送出するパルススワロ−カウンタである。
出力を送出するレベル変化検出器であり、11は入力す
るクロックを外部より任意に設定した分周値に分周して
出力を送出するパルススワロ−カウンタである。
又、10は該レベル変化検出器の検出出力と該パルスス
ワロ−カウンタの出力とで動作が制御されるパルス発生
器で、8は低域通過形フィルタである。
ワロ−カウンタの出力とで動作が制御されるパルス発生
器で、8は低域通過形フィルタである。
本発明は2値化されたFM信号のレベル変化をレベル変
化検出器9で検出させて検出出力を送出させる。又、パ
ルススワロ−カウンタ11で入力した高速クロックを先
ず(M+1)分周したものを予め設定した値Aだけカウ
ントさせ、次に一分周したものを予め設定した値(N−
A )だけカウントさせた後、ここからパルスを出力さ
せる。そして、レベル変化検出器9とパルススワロ−カ
ウンタ11から出力されるパルスでパルス発生器10の
動作を制御することにより、所定の幅のパルスをこの発
生器から出力する様にした。
化検出器9で検出させて検出出力を送出させる。又、パ
ルススワロ−カウンタ11で入力した高速クロックを先
ず(M+1)分周したものを予め設定した値Aだけカウ
ントさせ、次に一分周したものを予め設定した値(N−
A )だけカウントさせた後、ここからパルスを出力さ
せる。そして、レベル変化検出器9とパルススワロ−カ
ウンタ11から出力されるパルスでパルス発生器10の
動作を制御することにより、所定の幅のパルスをこの発
生器から出力する様にした。
この為、パルススワロ−カウンタは大部分低速パルスを
カウントするので消費電力が低下する。
カウントするので消費電力が低下する。
又、パルススワロ−カウンタの分周値は公知の様に(M
N+A)で与えられるが、hは固定値で八とNは可変値
である為にこのAとNとを外部より任意に設定できる様
にして、上記パルス発生器10より出力されるパルス幅
をクロックの周期ずつ調整可能にした。
N+A)で与えられるが、hは固定値で八とNは可変値
である為にこのAとNとを外部より任意に設定できる様
にして、上記パルス発生器10より出力されるパルス幅
をクロックの周期ずつ調整可能にした。
第2図は本発明の実施例のブロック図である。
尚、全図を通じて同一符号は同一対象物を示す。
又、分周器112.スワロ−カウンタ113.プログラ
ムカウンタ114.切替器115. ANDゲート11
61分周値設定レジスタ111はパルススワロ−カウン
タ11の部分である。
ムカウンタ114.切替器115. ANDゲート11
61分周値設定レジスタ111はパルススワロ−カウン
タ11の部分である。
以下、図により動作を説明する。
先ず、レベル変化検出器1例えば立上り検出器9は入力
する2値化されたFM信号の立上りを検出してパルスを
発生し、これをl F F 10のS端子に加えるので
、Q端子からHレベルの信号が出力してANDゲート1
16はオンとなる。
する2値化されたFM信号の立上りを検出してパルスを
発生し、これをl F F 10のS端子に加えるので
、Q端子からHレベルの信号が出力してANDゲート1
16はオンとなる。
そこで、高速クロックがANDゲート116を通って分
周・器112で(M+1)分周され、これがスワロ−カ
ウンタ113でカウントされるが、^だけカランHに切
替えられ1M分周されたパルスがプログラムカウンタ1
14でカウントされるが、(N−A)だけ数えると、こ
のカウンタ114から出力が切替器115に加えられて
パルス発生器(例えば、 RS−FF) 10をリセッ
トすると共に、分周器の分周値を(M+1)に戻す。尚
、AとNは設定値である。
周・器112で(M+1)分周され、これがスワロ−カ
ウンタ113でカウントされるが、^だけカランHに切
替えられ1M分周されたパルスがプログラムカウンタ1
14でカウントされるが、(N−A)だけ数えると、こ
のカウンタ114から出力が切替器115に加えられて
パルス発生器(例えば、 RS−FF) 10をリセッ
トすると共に、分周器の分周値を(M+1)に戻す。尚
、AとNは設定値である。
例えば、高速クロックが32MHz′で門が16とする
と分周器112から2 MHzのパルスが出力されるの
で、スワロ−カウンタ113とプログラムカウンタ11
4は2MHzで動作すればよく、低消費電力化される。
と分周器112から2 MHzのパルスが出力されるの
で、スワロ−カウンタ113とプログラムカウンタ11
4は2MHzで動作すればよく、低消費電力化される。
又、分周値を外部から設定できる様にする為に分周値設
定レジスタ111を設け、ストローブを用いてこれにA
(!:Nの値のデータをセントしてスワロ−カウンタ
113とプログラムカウンタに設定値をセントする。
定レジスタ111を設け、ストローブを用いてこれにA
(!:Nの値のデータをセントしてスワロ−カウンタ
113とプログラムカウンタに設定値をセントする。
次に、パルス発生器10より出力されるパルス幅τはτ
・(MN+A)τ、となる。
・(MN+A)τ、となる。
ここで、(MN +A)は前記の様に分周値、τ1は高
速クロックの周期である。
速クロックの周期である。
今、門=16. N = 1. A= 1〜15とす
ると、τは17τ1〜31τ1までτ1ずつ変化するの
で、 R5−FF 10より出力されるパルス幅を1重
ずつ可変できる。
ると、τは17τ1〜31τ1までτ1ずつ変化するの
で、 R5−FF 10より出力されるパルス幅を1重
ずつ可変できる。
以上詳細に説明した様に本発明によれば、消費電力が低
下し、パルス幅をクロックの周期ずつ可変できると云う
効果がある。
下し、パルス幅をクロックの周期ずつ可変できると云う
効果がある。
第1図は本発明の原理ブロック図、
第5図は別の従来例のブロック図を示す。
図において、
8は低域通過形フィルタ、
9はレベル変化検出器、
10はパルス発生器、
11はパルススワロ−カウンタを示す。
7ネ、イト ロ月(n l!f、 1里)゛口=+ 7
121第 1 図 σ 冬党−−少記会1のブaツ2困 第 2 図 0(来911のプロ・ソフ m 4第 3 図 第3図の動作説gF4図
121第 1 図 σ 冬党−−少記会1のブaツ2困 第 2 図 0(来911のプロ・ソフ m 4第 3 図 第3図の動作説gF4図
Claims (1)
- 【特許請求の範囲】 2値化されたFM信号のレベル変化を検出して検出出力
を送出するレベル変化検出器(9)と、入力するクロッ
クを外部より任意に設定した分周値に分周して出力を送
出するパルススワローカウンタ(11)と、 該レベル変化検出器の検出出力と該パルススワローカウ
ンタの出力とで動作が制御されるパルス発生器(10)
と低域通過形フィルタ(8)とから構成されたことを特
徴とするFM復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28804786A JPS63139410A (ja) | 1986-12-02 | 1986-12-02 | Fm復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28804786A JPS63139410A (ja) | 1986-12-02 | 1986-12-02 | Fm復調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63139410A true JPS63139410A (ja) | 1988-06-11 |
Family
ID=17725146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28804786A Pending JPS63139410A (ja) | 1986-12-02 | 1986-12-02 | Fm復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63139410A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS568305B2 (ja) * | 1976-03-30 | 1981-02-23 | ||
JPS5820036A (ja) * | 1981-07-30 | 1983-02-05 | Nec Corp | パルス・スワロ−分周回路 |
JPS60170327A (ja) * | 1984-02-14 | 1985-09-03 | Fujitsu Ltd | シンセサイザ |
-
1986
- 1986-12-02 JP JP28804786A patent/JPS63139410A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS568305B2 (ja) * | 1976-03-30 | 1981-02-23 | ||
JPS5820036A (ja) * | 1981-07-30 | 1983-02-05 | Nec Corp | パルス・スワロ−分周回路 |
JPS60170327A (ja) * | 1984-02-14 | 1985-09-03 | Fujitsu Ltd | シンセサイザ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5724007A (en) | Adjustable lock detector for a phase-locked loop circuit | |
JPH053174B2 (ja) | ||
US5418822A (en) | Configuration for clock recovery | |
US4354124A (en) | Digital phase comparator circuit | |
JPS6322092B2 (ja) | ||
JP3272963B2 (ja) | デジタル周波数復調器 | |
US5095232A (en) | Timing signal delay circuit with high resolution or accuracy | |
US5500627A (en) | Precision duty cycle phase lock loop | |
JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
US20230006681A1 (en) | Phase-locked loop slip detector | |
JPS63139410A (ja) | Fm復調回路 | |
US4801894A (en) | Frequency detector for frequency locked loop | |
CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
US3422312A (en) | Electronic switching devices | |
CN215186702U (zh) | 锁相检测装置、锁相环 | |
JP3079943B2 (ja) | Pll回路 | |
JPS6348456B2 (ja) | ||
JPH018046Y2 (ja) | ||
JPH0612502B2 (ja) | タイミング回路 | |
JPH02127818A (ja) | 位相同期発振器 | |
KR870001231B1 (ko) | 펄스폭 변조기를 이용한 일반모터의 디지탈위상 제어회로 | |
JPS6398213A (ja) | パワ−オンリセツト回路 | |
JP2004080123A (ja) | 位相同期発振回路 | |
JPH0368348B2 (ja) | ||
JPH0438039A (ja) | 信号断検出回路 |