JPS63138474A - パタ−ン検査用画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、披検査パターンと基準パターンとの一致度
を検査するパターン検査用画像処理装置に関する。

（従来の技術） 従来、この種の画像処理装置では、基準パターンは第７
図に示すように制御プロセッサ１１に接続された大容量
補助記憶装置１２に格納されていた。

補助記憶装置１２内の基準パターンは、制御プロセッサ
１１の制御により主メモリ１３に転送され、しかる後に
制御バス１４を介して画像処理部Ｉ５内の画像メモリ１
８に転送される。一方被検査パターンはＩＴＶカメラ１
９−１または１９−２により入力され、画像処理部１５
内のＩＴＶコントローラ（ＩＴＶカメラコントローラ）
　１Ｂの制御により画像バス２０を介して画像メモリ１
８に転送される。しかして画像処理部１５内の画像プロ
セッサ１７は、画像メモリ１８１；転送された基桑パタ
ーンと被検査パターンとの比較処理を行ない両パターン
の一致度を調べるパターン検査を行なう。

しかし、第７図に示す従来の画像処理装置では、補助記
憶装置１２から画像メモリ１８への基準パターン転送が
複雑な経路を辿って行なわれるため高速転送が困難であ
った。また基準パターンの高速転送が困難なことから、
画像バス２０を複数本の画像データバスを用いて構成し
たとしても画像処理部１５でのパイプライン処理を実現
することは難しかった。

（発明が解決しようとする問題点） 上記したように従来のパターン検査用画像処理装置では
、複雑な経路を辿って基準パターン転送が行なわれるた
め高速転送が困難であり、パイプライン処理の適用が難
しいという問題があった。

この発明は上記事情に鑑みてなされたものでその目的は
、基準パターンの転送が高速で行なえ、しかもパイプラ
イン処理が適用でき、もってパターン検査の高速化が図
れるパターン検査用画像処理装置を提供することにある
。

［発明の構成］ （問題点を解決するための手段と作用）この発明では、
ｎｘｍ画素から成るｐ種の基準パターンを有する基準パ
ターン組を複数種格納する補助記憶装置と、この補助記
憶装置から転送される基準パターン組を格納する複数の
画像メモリとが設けられる。補助記憶装置において、上
記各基準パターン組のｐ種の基準パターンは、各祖母に
用意されたｎ×ｍワードのワードデータの所定位置に同
一画素位置の画素データ同士を単位として分散して格納
される。補助記憶装置からの基準パターン組の転送は、
段数率の画像データバスのうち画像入力手段による被検
査パターンの転送に供されない画像データバスの１つを
介し、転送先画像メモリを一定順序で切替えながらワー
ド単位で行なわれる。このため、主メモリ、制御バスを
介して基準パターン転送を行なう従来方式に比べ高速転
送が可能となる。しかも、各ワードデータにはｐ種の基
準パターンの同一画素位置の画素データが含まれている
ため、ｐ種の基準パターンの同時転送が可能となる。画
像入力手段により入力された被検査パターンは画像メモ
リの１つに格納されている基準パターン組内の該当基準
パターンと比較され一致度が検査される。

（実施例） 第１図はこの発明の一実施例に係るパターン検査用画像
処理装置のブロック構成図である。同図において、２１
は装置全体を制御する制御プロセッサ、２２は主メモリ
、２３は彼検査パターンの基準となる基準パターンを格
納する補助記憶装置である。２４−１．２４−２は■Ｔ
ｖカメラ、２５はＩＴＶカメラ２４−１．２４−２から
入力される画像を処理する画像処理部である。画像処理
部２５は、ＩＴＶカメラ２４−１．２４−２からの画像
人力を制御するＩＴＶコントローラ（ＩＴＶカメライン
タフェース”）　２Ｂ−１゜２６−２と、８ビツトの濃
淡画像メモリ２７−１〜２７−５と、画像プロセッサ２
８−１〜２８−４と、補助記憶装置２３の入出力制御を
行なうバルクコントローラ２９とを有している。この実
施例において、画像プロセッサ２８−１はノイズ除去の
ためのフィルタリング（ＦＬＴ）処理に用いられ、画像
プロセッサ２８−２は濃淡画像データ（ここでは被検査
パターンの各画素データ）の２値化処理に用いられる。

また画像プロセッサ２８−３は論理演算処理に用いられ
、画像プロセッサ２８−４はヒストグラム（ＨＳ　Ｔ）
演算処理に用いられる。ＩＴＶコントローラＨ−１，２
８−２、画像メモリ２７−１〜２７−５、画像プロセッ
サ２８−１〜２８−４およびバルクコントローラ２９は
、制御バス３１を介して制御プロセッサ２１に接続され
ると共に、８ビツトの画像データバス３２−１〜３２−
４を存する画像バス３３により相互接続されている。ま
たＩＴＶコントロー　−ｔ　２Ｂ−１，２８−２ハＩ　
Ｔ　Ｖ　カメラ２４−１．　２４−２と接続され、バル
クコントローラ２９は補助記憶装置２３と接続されてい
る。

次に補助記憶装置２３に格納される基準パターンについ
て説明する。この実施例では、ＬＳＩ（集積回路）チッ
プをパターン検査の対象としている。

このＬＳＩチップのサイズはＩＴＶカメラ２４−１゜２
４−２の視野（ここでは５１２Ｘ５１２画素分）より大
きいため、ＬＳＩチップを５１２Ｘ５１２画素のサイズ
で２８等分してパターン検査するようにしている。そし
て、ＬＳＩチップの各分割領域毎に５１２Ｘ５１２画素
から成る基準パターンを用意している。この基準パター
ンは、第２図に示すように、ＬＳＩチップの該当分割領
域の設計上のパターンに一致する第１基準パターンＡと
、この第１基準パターンＡの反転パターンである第２基
準パターンＢの対から成る。なお第２図では、便宜上１
８Ｘ１８画素から成る基準パターンＡ。

Ｂとして示されている。

さて、この実施例では、第１基準パターンＡと第２基準
パターンＢから成る２５個の基準パターンは２個単位で
組を成して扱われる。この基準パターンの組（１組）を
補助記憶装置２３に格納するのに、組単位で割当てられ
る５１２Ｘ５１２ワードのワードデータ（１ワードは８
ビツト）が用いられる。今、基準パターンの組（１組）
の一方の基準パターン対を第１基準パターンＡＩ、第２
基準パターンＢｌ、他方を第１基準パターンＡ２゜第２
基準パターンＢ２とし、基準パターンＡＩ。

Ｂｌの各画素位置のビットデータ（画素データ）をａｌ
、ｂｌｓ基準パターンＡ２．Ｂ２の各画素位置のビット
データ（画素データ）をＢ２．ｂ２とすると、基準パタ
ーンの組は、５１２Ｘ５１２ワードのワードデータの所
定位置に同一画素位置の画素データ同士を単位として分
散して配置される。第３図は、ａｌ、ｂＬ、Ｂ２．ｂ２
のワードデータ内配置状態を示したもので、ａｌはビッ
ト４に、ｂｌはビット５に、Ｂ２はビット６に、そして
ｂ２はビット７に配置される。

第４図は画像メモリ２７−１〜２７−５の構成を示す。

図に示すように、画像メモリ２７−１　（ｉ　−１〜５
）は、８枚のビットブレーン４０−０〜４０−７から成
る。

ビットブレーン４０−０は、画像メモリ２７−１の８ビ
ツト記憶データのビット０を指定し、ビットブレーン４
０−７は、同じくビット７を指定する。

次に、この発明の一実施例の動作を、第５図（ａ）乃至
第５図（ｄ）のデータ転送経路説明図と第６図（ａ）並
びに第６図（ｂ）の論理演算説明図とを参照して説明す
る。

まずパターン検査処理のために、制御プロセッサ２１に
より画像処理部２５に対するセットアツプ動作が制御バ
ス３１を介して行なわれる。これにより第１サイクルで
は、第５図（ａ）に示すように、ＩＴＶコントローラ２
６−１および画像メモリ２７−１が画像バス３３の画像
データバス３２−１に電気的に接続され、ＩＴＶコント
ローラ２Ｇ−２および画像メモリ２７−２が画像バス３
３の画像データバス３２−１に電気的に接続される。ま
た画像メモリ２７−５およびバルクコントローラ２９が
画像バス３３の画像データバス３２−４に電気的に接続
される。この状態において、ＩＴＶカメラ２４−１．２
４−２により例えば半導体ウェハ上の任意ＬＳＩチップ
において所定の位置関係にある２つの分割領域の多値画
像、即ち５１２×５１２画素から成る肢検査パターン（
８ビット／両索）が入力される。ＩＴＶカメラ２４−１
．２４−２からの被検査パターンは、ＩＴＶコントロー
ラ２Ｂ−１゜２６−２、画像データバス３２−２．３２
−１を介して１画素用位で順次画像メモリ２７−１．２
７−２に転送され、同画像メモリ２７−１．２７−２に
同時に格納される。このようにして、ＩＴＶカメラ２４
−１からの被検査パターンは画像メモリ２７−１に格納
され、ＩＴＶカメラ２４−２からの被検査パターンは画
像メモリ２７−２に格納される。

一方、上記２つの被検査パターン入力と平行して、これ
ら被検査パターンの次の入力対象となる２つの被検査パ
ターンの基準となる基準パターンの組（が設定されてい
る５１２Ｘ５１２ワードのワードデータ）を補助記憶装
置２３から例えば１ワ一ド単位で読出す動作がバルクコ
ントローラ２９の制御により行なわれる。補助記憶装置
２３からのワードデータは、バルクコントローラ２９、
画像バス３３の画像データバス３２−４を介して画像メ
モリ２７−４゜２７−５のうちの例えば画像メモリ２７
−５に転送され、同メモリ２７−５に格納される。この
際、第１基準パターンＡｔ、Ａ２のビットデータａｌ、
ａ２は画像メモリ２７−５のビットブレーン４０−４．
　４０−６の該当画素位置に格納され、第２基準パター
ンＢｌ。

Ｂ２のビットデータｂｌ、ｂ２は画像メモリ２７−５の
ビットブレーン４０−５．４０−７の該当画素位置に格
納される。この実施例において、１組の基準パターン転
送は５サイクルで完了するようになっており、上記した
補助記憶装置２３から画像メモリ２７−５への基準パタ
ーン転送動作は後続の第２乃至第５サイクルにおいても
続けられる。なお、第１サイクルで入力された上記２つ
の被検査パターンの基準となる基準パターンの組は、第
１サイクルに先行する５サイクルの期間に画像メモリ２
７−４に入力されている。

次の第２サイクルでは、第５図（ｂ）に示すように、画
像メモリ２７−１が画像データバス３２−１に、画像プ
ロセッサ２８−１が画像データバス３２−１．３２−２
に、画像プロセッサ２８−２が画像データバス３２−２
゜３２−３に、そして画像メモリ２７−３が画像データ
バス３２−３に、それぞれ電気的に接続される。また画
像メモリ２７−５およびバルクコントローラ２９の状態
は、第１サイクルの場合と変わらない。第２サイクルに
おいては、画像メモリ２７−１に格納された被検査パタ
ーンが・１画素型位で読出される。画像メモリ２７−１
から読出された被検査パターンは、画像データバス３２
−１を介して１画素型位で画像プロセッサ２８−１に転
送され、同画像プロセッサ２８−１によりフィルタリン
グ（ＦＬＴ）処理が施される。画像プロセッサ２８−１
によりフィルタリング処理が施された被検査パターンは
、画像データバス３２−２を介して１画素型位で画像プ
ロセッサ２８−２に転送され、同画像プロセッサ２８−
２により２値化される。画像プロセッサ２８−２により
２値化された彼横査パターンは、画像データバス３２−
３を介して１画素型位で画像メモリ２７−３に転送され
、同画像メモリ２７−３に格納される。以上の画像メモ
リ２７−１から画像プロセッサ２８−１への転送、画像
プロセッサ２８−１から画像プロセッサ２８−２への転
送、および画像プロセッサ２８−２から画像メモリ２７
−３への転送は、パイプライン方式で行なわれる。

次の第３サイクルでは、第５図（Ｃ）に示すように、画
像メモリ２７−３が画像データバス３２−１に、画像プ
ロセッサ２８−３が画像データバス３２−１〜３２−３
に、画像プロセッサ２８−４が画像データバス３２−３
に、そして画像メモリ２７−４が画像データバス３２−
２に、それぞれ電気的に接続される。また画像メモリ２
７−５およびバルクコントローラ２９の状態は、第１サ
イクルの場合と変わらない。第３サイクルにおいては、
画像メモリ２７−３に格納された２値化被検査パターン
が、画像データバス３２−１を介して１画素型位°で画
像プロセッサ２８−３に転送される。また画像メモリ２
７−４に既に格納されている基準パターンの組が、画像
データバス３２−２を介して１画素型位で画像プロセッ
サ２８−３に転送される。この転送動作は、上記の被検
査パターン転送と並行して行なわれる。

画像プロセッサ２８−３は、画像メモリ２７−３からの
披検査パターンと画像メモリ２７−４からの基準パター
ン組のうちの上記波検査パターンに対応する基準パター
ン（ここでは第１基準パターンＡｔ、第２基準パターン
Ｂｌ）との間で画素単位で論理演算、例えば第６図（ａ
）、（ｂ）に示すように論理積（ＡＮＤ）演算を行なう
。この論理積演算結果は、“Ｏｍであればオール“０”
、“１”であればオール“１゛の濃淡画像データとして
画像データバス３２−３経由で画像プロセッサ２８−４
に転送される。画像プロセッサ２８−４は、画像プロセ
ッサ２８−３からの論理積演算結果のヒストグラム（即
ちオール“０”となる画素数とオール“１”となる画素
数）をとる。以上の画像メモリ２７−３．２７−４から
画像プロセッサ２８−３への転送および画像プロセッサ
２８−３から画像プロセッサ２８−４への転送は、パイ
プライン方式で行なわれる。

第１基準パターンＡｔ　　（Ａ）と被検査パターンとの
画素単位の論理積結果のヒストグラムは、基準より小さ
くなる披検査パターンを検出するのに用いられる。これ
は、被検査パターンが基準に一致するか基準より大きい
場合には、上記の論理積結果が“１゛となる画素数は第
１基準パターンＡＩのそれに一致し、基準より小さい場
合には小さくなる程“１”画素数が減少することから明
らかである。同様に第２基準パターンＢｌ　　（Ｂ）と
披検査パターンとの画素単位の論理積結果のヒストグラ
ムは、基準より大きくなる被検査パターンを検出するの
に用いられる。これは、被検査パターンが基準に一致す
るか基準より小さい場合には、上記の論理積結果が“１
２となる画素数は０となり、基準より大きい場合には大
きくなる程“１゜画素数が増加することから明らかであ
る。

次の第４サイクルにおける画像処理装置の状態は、第５
図（ｄ）に示すように、画像メモリ２７−２が画像デー
タバス３２−１に電気的に接続される点を除き、第５図
（ｂ）に示す第２サイクルの状態と同様である。これに
より第４サイクルでは、画像メモリ２７−２に格納され
た被検査パターンを対象として、第２サイクルにおける
画像メモリ２７−１内の彼検査パターンの場合と同様の
処理が行なわれる。

そして、次の第５サイクルの画像処理装置の状態は、第
５図（ｃ）の状態と同様となり、第４サイクルにおいて
２値化された画像メモリ２７−３内の彼検査パターンと
画像メモリ２７−４に格納されている基準パターン組の
残り（ここでは第１基準パターンＡ２．第２基準パター
ンＢ２）との画素単位の論理積演算と、論理積演算結果
のヒストグラムをとる処理がパイプライン方式で行なわ
れる。

一方、制御プロセッサ２１は、第３サイクルにおいて画
像プロセッサ２８−４により求められたヒストグラムの
内容を制御バス３１を介して入力して基準パターンとの
一致度をチェックし、上記の原理に従って許容サイズよ
り小さい（細い）か大きい（太い）かを判定する。

第６乃至第１０サイクルにおいては、ＩＴＶカメラ２４
−１．２４−２から新たに入力される被検査パターンの
検査が、第１乃至第５サイクルにおいて画像メモリ２７
−５に格納された基学パターンを用いて第１乃至第５サ
イクルと同様に行なわれる。

なお、前記実施例では、１ワード中に２個の基準パター
ン（のビットデータ）を持たせている場合について説明
したが、１ワードが８ビツトの場合であれば最大４個の
基準パターンを持たせることが可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、次に列挙する作
用効果を奏することができる。

■　補助記憶装置から画像メモリへの基準パターン転送
が画像バス経由で直接行なえるため、転送時間の短縮が
図れる。

■　１ワード中に複数の基準パターン（のビットデータ
）を持たせているので、複数の基準パターンが１度に転
送でき、効率のよい基準パターン転送が行なえる。

■　上記■、■によりパイプライン処理の適用が可能と
なり、パターン検査の高速化が図れる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るパターン検査用画像
処理装置のブロック構成図、第２図は基準パターン例を
示す図、第３図はワードデータ内基桑パターンビット配
置例を示す図、第４図は画像メモリの構成を示す図、第
５図（ａ）乃至第５図（ｄ）はパターン検査処理の各サ
イクル毎のデータ転送経路を説明する図、第６図（ａ）
および第６図（ｂ）は基準パターンと被検査パターンと
の間の論理演算を説明する図、第７図は従来例を示すプ
ロ→り構成図である。 ２１・・・制御プロセッサ、２３・・・補助記憶装置、
２４−１゜２４−２・・・ＩＴＶカメラ、２５・・・画
像処理部、２Ｇ−１，２６−２・＝　Ｉ　Ｔ　Ｖ　：ｌ
　ントローラ、２７−１〜２７−訃・・画像メモリ、２
ｇ−１〜２８−４・・・画像プロセッサ、２９・・・バ
ルクコントローラ、３１・・・制御ハス、３２−１〜３
２−４・・・画像データバス、３３・・・画像バス。 出願人代理人　弁理士　鈴　江　武　彦第２図 第３図 第４図 第６図（ａ） 第６図（ｂ） 第７図

Claims (1)

【特許請求の範囲】
1. ｎ×ｍ画素から成る基準パターンをｐ種有する基準パタ
   ーン組を複数種格納する補助記憶装置であって各基準パ
   ターン組が各組毎に用意されたｎ×ｍワードのワードデ
   ータの所定位置に同一画素位置の画素データ同士を単位
   として分散して格納される補助記憶装置と、上記基準パ
   ターン組を格納する複数の画像メモリと、複数本の画像
   データバスと、上記補助記憶装置から上記複数の画像メ
   モリの１つへ上記複数本の画像データバスの１つを介し
   て上記複数種の基準パターン組の１つをワード単位で転
   送する動作を１基準パターン組転送終了毎に転送先の上
   記画像メモリを一定順序で切替えて行なう基準パターン
   転送手段と、ｎ×ｍ画素から成る被検査パターンを上記
   複数本の画像データバスのうち上記基準パターン組の転
   送に供されない画像データバスを介して入力する画像入
   力手段と、この画像入力手段により入力される被検査パ
   ターンと上記複数の画像メモリの１つに格納されている
   上記基準パターン組内の該当基準パターンとの一致度を
   検査するパターン検査手段とを具備することを特徴とす
   るパターン検査用画像処理装置。