JPS63137485A - 光結合半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光結合半導体装置（以下、ホト・カプラと称
する）に関し、特に異なる接地を持つ回路間の結合、及
びグランド・ループ電流の除去等を目的に、例えば工場
内や移動物体内の様に、電磁波雑音の多い環境の中で使
用され、尚且つ高速データ伝送ラインの非接点スイッチ
、終端として使用される高速データ伝送用ホト・カプラ
に関する。

〔従来の技術〕

昨今、高速データ伝送用ホト・カプラの持つべが求めら
れている。同相雑音信号は、他の伝送信号ラインとホト
・カプラの発光素子を駆動するライン（即ち入力側ライ
ン）との間の容量性結合を通して、あるいは誘導性負荷
や火花放電等から住じる電磁波を入力側ラインが空中線
として機能することにより受信するというようなかたち
で、入力側ラインに誘起される。そして、ホト・カブラ
は１ｍ以下の極めて至近距離にて発光素子と受光素子を
対向させるのが一般的であシ、そのため入出力間に存在
する静電容量を通して入力側ラインの同相雑音信号は、
受光素子に光電流を発庄させることになる。この種の変
位電流は、極めて高周波であるため応答性の劣るホト・
トランジスタの様な受光素子ではさして問題にならない
が、高速データ伝送用ホト・カプラを構成する受光素子
内蔵集積回路は、一般にＰＮホト・ンイオード士高利得
・高帯域リニア増幅器で構成される丸めに、この変位電
流に対し敏感でアシ、アナログ・データ伝送では出力波
形の歪み、デジタル・データ伝送では誤まった論理の出
力といった結果を招く。

従来、この檻の高速データ伝送用ホト・カブ２では同相
雑音信号の影響を低減するために、Ｍ４図に示す様な入
出力間にシールドを施す技術が存在した（例えば、特開
昭５Ｏ−９２６９１）。具体的な構造は第５図の受光素
子断面図によって得られる。但し、この場合の受光素子
はＰ型半導体基板４０とＰ型絶縁分離拡散領域４１によ
シ絶縁分離されたＰＮホト・ダイオードであシ、この受
光素子の第２絶縁膜５０上を透光性且つ導電性を有する
物質によってシールド膜５１を形成する。実際には導電
性透明樹脂、あるいは厚さ１００１程度のアルミ又は多
結晶シリコン等で覆い、これらの導体を受光素子内蔵集
積回路内の最低電位であるグランド電極４８に接するこ
とによシ、第４図に示す入出力間シールド３６が施され
、そのため、高速データ伝送用ホト・カプラの高い伝送
容量を損うことなく高いＣＭＲＲの実現を可能にしてい
た。

なお、第４図において、３４はＰＮホト・ダイオード、
３５は増幅器、３７は発光素子、３８は信号源、３９は
同相雑音信号源を示す。また、第５図において、４２は
Ｐｆｉ埋め込み領域、４３はＮ型エピ領域、４４はＰＪ
拡散領域、４５はＮ型拡散領域、４６は７ノード電極、
４７はカソード電極、４９は第１絶縁ＩＸを示す。

〔発明が解決しようとする問題点〕

しかし、上述した従来の高速データ伝送用ホト・カプラ
には以下の様な欠点がある。まず、最初の欠点として、
受光素子自体の感度が低下する。何故ならばホト・カプ
ラの入出力間は光によシ信号管伝達するため、画先伝達
路にシールド膜５１の物質が存在することは受光素子の
量子効率を低下させる。たとえ受光素子内蔵集積回路内
の増幅器の利得を高くしても伝送データＯ８Ｎ比が低下
するのは避けられない。しかも、比抵抗の低い物質程、
光の吸収係数が大きいといっ九事実が多くの物質につい
て知られてお）、従って高いＣＭＲＲを望む程受光素子
の感度が低くなるため、後段の回路設計は困難を来たす
。

二番目の欠点として、一般の受光素子内蔵集積回路は公
知のバイポーラ集積回路を製造するプロセスにて製造可
能であシ、又そのため製造ラインを共有することによシ
低ベレット単価・高歩留シを実現しうるが、第５図に示
すような従来の高速データ伝送用ホト・カブ２の受光素
子内置集積回路の構造は、取り扱う資材あるいはその物
理的形態（厚さ・比抵抗等）の面で特殊であシ、それら
はペレット単価の上昇、歩留シの低下を引き起す要因と
なる。

上述した従来の高速データ伝送用ホト−カプラに対し、
本発明は一般のバイポーラ集積回路の断面構造をそのま
＼活かし、受光素子内蔵集積回路内部の回路構成によｊ
５ｃＭＲＲの向上を実現するものである。

〔問題点を解決するための手段〕

本発明のホト・カプラは、電気信号を光信号に換しＰＮ
接合によシ形成される受光素子を内蔵する集積回路とを
具備する光結合半導体装置において、前記入力側との間
に定容量値を得るために前記集積回路に設けられた導体
膜と、前記受光素子に流れる電流中に存在する前記受光
素子と前記入力側との間で形成される入出方間容量を通
過する第１変位電流を前記導体膜と前記入力側の間で形
成される定容量を通過する第２変位電流で相殺する雑音
除去回路を含んで構成される。

〔実施例〕 次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の回路ブロック図、第２
図は第１図に示す実施例のＰＮホト・ダイオードを内蔵
した集積回路の平面図である。ＰＮホト・ダイオードエ
は第２図に示す集積回路ペレット１６においてＰ型半導
体基板及びＰ型絶縁分離拡散によってＰ　Ｎｌｐｋ分離
されたＮ型エピタキシャル層内に、Ｐ型アノード領域１
７を設けることによシ得られる。なお、第２図において
、１８は７ノード電極、１９＃″ｉカソード電極、２０
は導体膜（後に説明）、２１はＰＮホト・ダイオード１
を除いた他の集積回路を示す。

Ｐ型アノード領域１７は集積回路ペレット１６内の集積
回路２１″ｆｒ：構成するＮＰＮ）ランジスタのベース
領域形成と同時に製造される。図示した様にＰ型アノー
ド領域１７は集積回路ベレット１６の中で相描の面積を
占め、実用レベルにて０．１〜Ｑ、３ｍｍ”　程の面積
でラシ、更に拡散領域の面抵抗は前記の製造方法によれ
ば１００〜２００Ω／口の低抵抗を示す。従ってＰ型ア
ノード領域１７自体が平板コンデンサーの一導体板とな
シホト・カプラの入力側を構成する物体との間に入出方
間容量３（第１図参照）を保有する。又、入出力問答ｆ
ｔ３の値Ｃｓは約Ｑ、ｌｐＦ’であることが知られてい
る。

ここで、発光素子２には信号源１４により信号電流が供
給されてお如、その結果得られる発光素子２の光信号及
びＰＮホト・ダイオード１の光電流信号ははソそれに追
従していると考えてさしつかえない。一方、同相雑音信
号源１５は第１囚に示したようにホト・カプラの入力側
と接地との間に位置すると考えることができる。便宜上
信号源、１４および同相雑音信号源１５の両者の信号を
正弦波と考えその角周波数を各々ωＮ（Ｎ：Ｎｏｒｍａ
ｌ）、ωｃＪｃＭ：Ｃｏｍｍａｎ　Ｍｏｄｅ）とするな
らば、Ｐ型アノード領域１７では ｉ　　ｌ　（ｔ）：＝ｃｔ　　ｅｊ”ｔ　十　β　ｊω
ｃｘｅコＧＪ　ＣＭ　ｔ　　　・・（ｇ（α、βはホト
・カプラの設計及び使用条件によシ決まる定数） で表わされる正常信号と同相雑音信号の重畳信号が発生
し、（１）式で表わされるｉｌ（りは電流電圧変換器６
ｆ、径由してＡＩの利得を持つ反転増幅器８によシミ圧
増幅され、次の（２）式で表わされる様に出力される。

但し回路部分の遅延時間をｄｌ、電流電圧変換器６の変
換比をＫとした。

Ｖ　１（を十ｄ　ｌ　）ニーＫＡＩ　ｉ　ｌ　（リ　、
・・・（２）一方、この集積回路ベレット１６のパター
ン上ＰＮホト・ダイオード１の周囲に導体膜２０ｔ−設
けておく。この導体膜２０は集積回路ベレット１６の布
線形成の時に作ることが容易であシ、前記のＰ型アノー
ド領域１７と同様にホト・カプラの入力側を構成する物
体との間に同相信号容量５を保有する。同相雑音信号源
１５の影響を入出方間容量３の場合とまったく同様に考
えた場合、同相信号容量５を通しての変位電流ｉ　ｚ　
（ｔ）及び、変換比がＫである電流電圧変換器７とＡｘ
の利得を持つ非反転増幅器９を通しての出力■雪（リ　
は風回路部分の遅延時間＝ｉｄｔとした。

ｉ　２　（ｔ）　＝βｊωＣ，、、ｊ（′ＪｃＭｔ　　
　　＝−（３１Ｖ２　（ｔ＋ｄ２）＝　ＫＡ２　ｉ　２
　（ｔ）　　　　　　＝　（４Ｊ実用上、ｄｓ＞ｄｚ　
　とみなしてさしつかえないので、抵抗１０〜１３及び
反転増幅器１２により構成される加算演算器にＶｌ（り
とＶ２（りを入力すると次式で表わされる出力信号Ｖｓ
（りを得る。但し、回路部分全体の遅延時間をｄとした
。

十βｊＱ１８ｊ″ｃＭｔ（Ａｔ　Ｃ１−Ａ２Ｃ２））・
・・（５） この時ＡｔＣｘ＝Ａ２Ｃ２となるように回路設計及びペ
レット・レイアウトすると（５）式は・・・　（６） となシ、信号源１４の正常信号の成分のみが増幅して出
力されるため同相雑音信号成分の除去が可能になる。

第３図は本発明の第２の実施例の回路ブロック図である
。

本発明の第１の実施例はアナロ°グ拳データ伝送に於け
る同相雑音信号除去の解決法として有効であシ、第２の
実施例はデジタル−データ伝送の場合の解決法として有
効である。

第３図において、２２はＰＮホトダイオード、２３は発
光素子、２４は入出方間容量、２５社導体ＨＩＸ（第２
図に示す導体膜２０と同様に集積回路ベレットのＰＮホ
トダイオード２２の周囲に成形ハ２１１同相信号容量、
２７および２８はトランス・インピーダンス型増幅器、
２９は基準電圧源、３０は定電流源、３１は演算増幅器
、３２１！信号源、３３は同相雑音信号源である。

信号源３２＃ｉ２値化論理信号を発生し、そのため極め
て微小時間区域内ではＰＮホト・ダイオード２２のアノ
ードには次の（７）、（８）式で示される電流ｉ　３　
（ｔ）が生じていると考えることができる。又、導体膜
２５に生じる変位電流については（２）式と同等である
。なお、入出方間容量２４および同相信号容量２６０大
°きさそれぞれＣ１およびＣ２とし１ｚ（９＝βｊωＣ
ｚｅｊ″ＣＭｔ　　　　　　、　、　・（２）そして、
両者で発生した電流ｉ　５（ｔｌ、ｉ　ｘ体）は各各人
３及びＡ４の利得を持つトランス・インピーダンス型増
幅器２７．２８にて電流電圧変換、電圧増幅が行なわれ
る。その結果得られる電圧値はトランス・インピーダン
ス増幅器での遅延時間を双方ともｄであると近似するこ
とによシ、Ｖｓ（ｔ＋ｄ）＝−Ａｓｉｓ（す＋Ｖｃｏｎ
ｓ、ｔ　　・・（９）Ｕｚ（ｔ＋ｄ）＝　−Ａ４ｉｚ（
リ　　−−−（１０）であると考えることができる。こ
こでＶｃｏｎａｔは定電流源３０による電圧上昇である
。そしてさらに、基準電圧源２９は演算増幅器３１の非
反転入力端子にスレッショルド電位Ｖｎｗｒｔ−供給し
ているが、この電圧源２９の出力インピーダンスを高く
してやることによりトランス・インピーダンス型増幅器
２８の出力を重畳することが可能であり最終的に次式に
示すＤの符号によって出方論理が決定される。

Ｄ＝（演算増幅器３１の非反転入力端子の電位）−（演
算増幅器の反転入力端子の電位）＝（Ｕｚ（ｔ＋ｄ）　
＋Ｖｉｘｒ）−Ｕｓ　（ｔ＋ｄ）（発光素子２３消灯の
場合） この時回路設計及びベレット−レイアウト設計によシ、
ＡｓＣ５＝ＡａＣｘ及びｉ　ｏＡｓ）Ｖｃｏｎｓｔ−Ｖ
ＲＩＦ＞０　０条件を満たすことによって、受光素子内
置の集＆回路の同相雑音信号の影響を受けず尚且つ、発
光素子２３の点滅に応答したデジタル値を出力すること
が可能になる。

〔発明の効果〕

以上説明したように本発明は、入力側との間に定容量値
を有する導体膜を設けることにより、ベレット・レイア
ウトと回路設計を工夫して、まった〈従来のバイポーラ
集積回路のプロセスヲ変更することなく受光素子内蔵集
積回路に電磁波誘導信号除去能力を付加出来るので、高
ＣＭＲＲ高速データに伝送ホト・カプラを構成する受光
素子内蔵集積回路の製造が容易となる。それゆえ、高歩
留し、高品質でアシ、尚且つ低価格の高速データ伝送ホ
ト・カプラの提供が可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の回路ブロック図、第２
図は第１図に示すＰＮホト・ダイオードを内蔵する集積
回路の平面図、第３図は本発明の第２の実施例の回路ブ
ロック図、第４図は従来の高速ホト・カプラの回路ブロ
ック図、第５図は第４図に示すＰＮホトダイオード３４
の断面図である。 １・・・・・・ＰＮホト・ダイオード、２・・・・・・
発光素子、３・・・・・・入出方間容量、４・・・・・
・導体膜、５・・・・・・同相信号容量、６，７・・・
・・・電流電圧変換器、８，１２・・・・−・反転増幅
器、９・・・・・・非反転増幅器、１０゜１１．１３・
−・・・・抵抗、１４・・・・・・信号源、１５・・・
用同相雑音信号源、１６・・・・・・集積回路ペレット
、１７・・・・・・Ｐ型アノード領域、１８・・・・・
・アノード電極、１９・・・・・・カソード電極、２０
・・・・・・導体膜、２１・・・・・・集積回路、２２
・・・・・・ＰＮホト・ダイオード、２３・・・・・・
発光素子、２４・・・・・・入出方間容量、２５・・・
・・・導体膜、２６・・・・・・同相信号容量、２７゜
２８・・・・・・トランス・インピーダンス型増幅器、
２９・・・・・・基準電圧源、３０・・・・・・定電流
源、３１・・・・・・演算増幅器、３２・・・・・・信
号源、３３・・・・・・同相雑音信号源、３４・・・・
・・ＰＮホト−ダイオード、３５・・・・・・増幅器、
３６・・・・・・入出力間シールド、３７・・・・・・
発光素子、３８・−・・・・信号源、３９・・・・−・
同相雑音信号源、４０・・・・・・Ｐ型半導体基板、４
１・・・・・・Ｐ型絶縁拡散領域、４２・・・・・・Ｎ
型埋め込み領域、４３、、、、、、Ｎ型エビ領域、４４
・・・・・・Ｐ型拡散領域、４５・・・・・・Ｎ型拡散
領域、４６・・・・−・アノード電極、４７・・・・・
・カソード電極、４８・・・・・・グランド電極、４９
・・・・・・第１絶縁膜、５０・・・・・・第２絶縁膜
、５１・・・・・・シールド膜。 ＄　ｔ　　図 第　２　関 茅　３　図

Claims (1)

【特許請求の範囲】
1. 電気信号を光信号に変換する発光素子が設けられた入力
   側と、この発光素子と非接触で対向し前記光信号を電気
   信号に変換しＰＮ接合により形成される受光素子を内蔵
   する集積回路とを具備する光結合半導体装置において、
   前記入力側との間に定容量値を得るために前記集積回路
   に設けられた導体膜と、前記受光素子に流れる電流中に
   存在する前記受光素子と前記入力側との間で形成される
   入出力容量を通過する第１変位電流を前記導体膜と前記
   入力側の間で形成される定容量を通過する第２変位電流
   で相殺する雑音除去回路を含むことを特徴とする光結合
   半導体装置。