JPS63137443A - 半導体中間構体の製造方法 - Google Patents

半導体中間構体の製造方法

Info

Publication number
JPS63137443A
JPS63137443A JP61285528A JP28552886A JPS63137443A JP S63137443 A JPS63137443 A JP S63137443A JP 61285528 A JP61285528 A JP 61285528A JP 28552886 A JP28552886 A JP 28552886A JP S63137443 A JPS63137443 A JP S63137443A
Authority
JP
Japan
Prior art keywords
pellet
metal foil
tip
tape
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61285528A
Other languages
English (en)
Inventor
Yuji Yamada
裕治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP61285528A priority Critical patent/JPS63137443A/ja
Publication of JPS63137443A publication Critical patent/JPS63137443A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産」LLQlJL也厨一 本発明は、長尺は絶縁性のテープ上に、多数の半導体素
子及びリードを取付けるようにしたいわゆるTABIJ
−ド型半導体中間構体の製造方法に関するものである。
従未Δ伎亙 従来のこの種中間構体を、第3図及び第4図により説明
すると、図において、1は、樹脂よりなる長尺の絶縁性
のテープ、2.2.・・・は銅箔等に錫メツキ処理を施
して形成した金属箔リードで、テープ1上に放射状に配
設され、その先端部以外はテープ1に固着されている。
3,3.・・・は、表面周辺部にバンプ電極4,4.・
・・が突出形成されたペレットで、金属箔リード2,2
.・・・の先端部と、バンプ電極4,4.・・・とを熱
圧着することにより、テープ1に金属箔リード2,2.
・・・を介して支持される。
このテープ1は、その長手方向に沿って複数の孔5,5
.・・・が、等間隔に穿設されたものである。6は、テ
ープ1の全面に、銅箔を貼着し、これをエツチングによ
り、所定の微細パターンに形成した配線パターンで、金
属箔リード2,2.・・・と、金属箔リード2,2.・
・・の後端部に設けられた電極パターン7.7.・・・
と、金属箔リード2゜2、・・・の電極パターン7.7
.・・・から延びるIJ−ド引出し用導電パターン8,
8.・・・と、テープ1の孔5,5.・・・間の略中間
位置に、その短手方向に沿って配設され、後述するよう
に、メッキ処理時には、絶縁パンチ孔9,9.・・・部
分で、引出し用導電パターン8,8.・・・とtmされ
た給電用導電パターン10.10.・・・とからなる。
次に、上記構成よりなる中間構体の製造方法を説明する
と、先ず、孔5,5.・・・を等間隔に穿設し、配線パ
ターン6を形成したテープ1を用意する。そして、この
テープ1の金属箔リード2゜2、・・・を錫メツキ処理
するために、給電用導電パターン10,10.・・・を
利用して電圧を印加し、このメッキ処理後、金属箔リー
ド2,2.・・・から延びるリード引出し用導電パター
ン8,8.・・・と、給電用導電パターン10,10.
・・・との接続部位に、絶縁パンチ孔9,9.・・・を
穿設して、金属箔リード2゜2、・・・と、給電用導電
パターン10,10.・・・とを分離する。そして、テ
ープ1の6孔5,5.・・・内に、ペレッ)3,3.・
・・を配設し、金属箔リード2゜2、・・・の先端部を
、ペレット3,3.・・・のバンプ電極4,4.・・・
とを熱圧着することにより、テープ1にペレット3,3
.・・・を支持する。
しかる後、第4図に示すように、下型1!上に、テープ
1を載置し、ペレット3,3.・・・毎に、ゴム製の上
型12により押圧して、金属箔リード2゜2、・・・の
先端部を、下方すなわちペレット側に折曲して、金属箔
リード2,2.・・・と、ペレッ3.3.・・・の周縁
部とのショートを防止するようにしていた。
尚、この種中間構体は、第5図に示すように、製造から
出荷に到るまで、ロール状に巻回されている。
口(”口 しかしながら、上記方法で製造すると、金属箔リード2
,2.・・・の先端部を折曲する際、上型でミ、傷に基
づく、ショート、断線等の不良を惹起することがあった
。  ′ −の 本発明は、上記点に鑑み提案されたもので、金属箔リー
ドの先端を、熱圧着するまでに、ペレット側に折曲して
おくことを特徴とする。
1反 上記方法を採用することにより、ペレットを直接押圧す
ることがなくなる。
実」1例− 以下、本発明の一実施例を第1図及び第2図により説明
するが、第4図及び第5図と同一部分には、同一符号を
付して、その説明は省略する。
先ず、従来と同様、その長手方向に沿って複数の孔を、
等間隔に穿設し、配線パターンを形成し、且つ、金属箔
リード2,2.・・・に、錫メッキを施したテープ1を
用意する。次に、第1図に示すように、下型11上に、
テープ1を載置し、ペレット配設位置毎に、ゴム製の上
型12により押圧して、金属箔リード2,2.・・・の
先端部を、下方すなわちペレット側に折曲する。しかる
後1、第2図に示すように、基台13上に、表面にバン
プ電極4.4.・・・を形成したペレット3を載置する
とともに、さらに、その上に、テープ1を、各金属箔リ
ード2,2.・・・の先端部を、バンブ電極4゜4、・
・・上に対応させて載置し、その上より、ツール14を
当接させて、各金属箔リード2,2.・・・とバンプ電
極4,4.・・・を熱圧着する。
尚、上記実施例で、金属箔リード先端部の折曲を、錫メ
ッキを施した後に実施しているが、錫メッキを施す前に
実施することもできる。
光j廊と復呆一 本発明は、以上のような方法であるから、金属箔リード
先端部の折曲時に、ペレットにゴミが付着したり、傷が
付いたりすることがなく、ペレットのゴミ、傷に基づく
、ショートあるいは断線等が皆無となって、製品良品率
を格段に向上させることができ、しかも、製品自身の信
頼性をも格段に向上させることができる。
【図面の簡単な説明】
第1図、第2図は、本発明に係る製造方法の工程断面図
、第3図は、半導体中間構体の平面図、第4図は、従来
の製造方法の工程断面図、第5図は、半導体中間構体の
斜視図である。 1・・・絶縁性のテープ、 2・・・金属箔リード、3
・・・ペレット、     5・・・孔。 第1図 第2図 第3図 第4図 第5図

Claims (1)

    【特許請求の範囲】
  1. 複数の孔が等間隔に穿設された長尺な絶縁性のテープの
    各孔内に配設されたペレットを、前記孔の周縁部に放射
    状に、前記テープに固着されて形成された多数の金属箔
    リードの先端に、熱圧着するようにしたものにおいて、
    前記金属箔リードの先端を、熱圧着するまでに、ペレッ
    ト側に折曲しておくことを特徴とする半導体中間構体の
    製造方法。
JP61285528A 1986-11-28 1986-11-28 半導体中間構体の製造方法 Pending JPS63137443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61285528A JPS63137443A (ja) 1986-11-28 1986-11-28 半導体中間構体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61285528A JPS63137443A (ja) 1986-11-28 1986-11-28 半導体中間構体の製造方法

Publications (1)

Publication Number Publication Date
JPS63137443A true JPS63137443A (ja) 1988-06-09

Family

ID=17692698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61285528A Pending JPS63137443A (ja) 1986-11-28 1986-11-28 半導体中間構体の製造方法

Country Status (1)

Country Link
JP (1) JPS63137443A (ja)

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
JP2857496B2 (ja) Tab回路の製造方法
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP2000150702A (ja) 半導体装置の製造方法
US6857459B1 (en) Wirefilm bonding for electronic component interconnection
JPS63137443A (ja) 半導体中間構体の製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP2564596B2 (ja) 半導体装置の製造方法
JPH0539630Y2 (ja)
JPS59129451A (ja) リ−ドフレ−ム
JPH02211643A (ja) 半導体装置
JPH0525236Y2 (ja)
JP2655507B2 (ja) 半導体装置用リードフレームおよび半導体装置の製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
JP2771301B2 (ja) Tabリード型半導体装置
JPS5874064A (ja) リ−ドフレ−ム
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JPH06104314A (ja) フィルムキャリア
JPS59152656A (ja) 半導体装置
JPS621239A (ja) 半導体装置
JP2509435Y2 (ja) リ―ドフレ―ム