JPS63136544A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63136544A JPS63136544A JP61282680A JP28268086A JPS63136544A JP S63136544 A JPS63136544 A JP S63136544A JP 61282680 A JP61282680 A JP 61282680A JP 28268086 A JP28268086 A JP 28268086A JP S63136544 A JPS63136544 A JP S63136544A
- Authority
- JP
- Japan
- Prior art keywords
- positioning mark
- laser beams
- alignment mark
- absorption layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000010521 absorption reaction Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、冗長回路が設けられた半導体装置のレーザ光
に対する位置合せマークの構造に関する。
に対する位置合せマークの構造に関する。
本発明は、冗長回路を有し、７ユーズ素子をレーザ光で
切断する際の位置合せマークが設けられた半導体装置に
おいて、位置合せマークの下層にレーザ光の吸収層を形
成しておくことにより、正確な位置合せができるように
したものである。
切断する際の位置合せマークが設けられた半導体装置に
おいて、位置合せマークの下層にレーザ光の吸収層を形
成しておくことにより、正確な位置合せができるように
したものである。
メモリ装置が大容量化するに伴って、欠陥のあるメモリ
セルを救済して歩留りの向上を図るために冗長回路を使
用することが一般的になってきている。この冗長回路を
プログラムする場会１例えばポリＳｌより成るフユーズ
素子をし〜デ光で切断する位置を決めるために予め設け
らｎている位置合せマーク（アラインメント・ターゲッ
トとも呼ぶ）を別のレーザ光を使用して走査し、その反
射光の強度変化により位置合せマークの位置を確認し、
この位置を基準としてフユーズ素子の位置を認識する方
法が採られている。
セルを救済して歩留りの向上を図るために冗長回路を使
用することが一般的になってきている。この冗長回路を
プログラムする場会１例えばポリＳｌより成るフユーズ
素子をし〜デ光で切断する位置を決めるために予め設け
らｎている位置合せマーク（アラインメント・ターゲッ
トとも呼ぶ）を別のレーザ光を使用して走査し、その反
射光の強度変化により位置合せマークの位置を確認し、
この位置を基準としてフユーズ素子の位置を認識する方
法が採られている。
上述したように、レーザ光を使用してＡ４より成るレー
ザ光の位置合せマークを認識する際１位置合せマークか
らの反射光と位置合せマークの周囲からの反射光との強
度差が大きく、且つ明瞭であればある程正確な認識が可
能になる。しかし１位置合せマークからは略一定の反射
光が得られるが。
ザ光の位置合せマークを認識する際１位置合せマークか
らの反射光と位置合せマークの周囲からの反射光との強
度差が大きく、且つ明瞭であればある程正確な認識が可
能になる。しかし１位置合せマークからは略一定の反射
光が得られるが。
位置合せマークの周囲は一般に多層膜となっているため
１反射状態が製造時のばらつきによって左右され１位置
合せマークからの反射光と位置合せマークの周囲からの
反射光との強度差が小さくなって位置合せマークの正確
な認識が不可能になることもあった。
１反射状態が製造時のばらつきによって左右され１位置
合せマークからの反射光と位置合せマークの周囲からの
反射光との強度差が小さくなって位置合せマークの正確
な認識が不可能になることもあった。
本発明は、上記問題点を解決することができる半導体装
置を提供するものである。
置を提供するものである。
本発明は、Ａｔのようなレーザ光を反射する材料より成
る、レーザ光、に対する位置合せマーク（２）が設けら
れた半導体装置において１位置合せマーク（２）の下方
の層にレーザ光の吸収層（３）ｔ−形成することを特徴
とする。
る、レーザ光、に対する位置合せマーク（２）が設けら
れた半導体装置において１位置合せマーク（２）の下方
の層にレーザ光の吸収層（３）ｔ−形成することを特徴
とする。
レーザ光の吸収層（３）の材料としては１例えばポリＳ
ｔ （リン、ヒ素等の不純物をドープしたポリＳ１カ好
マしい）、ポリサイド、シリサイド等を使用することが
できる。
ｔ （リン、ヒ素等の不純物をドープしたポリＳ１カ好
マしい）、ポリサイド、シリサイド等を使用することが
できる。
本発明によれば１位置合せマーク（２）の下方の層にレ
ーザ光の吸収層（３）を形成しておくことにより。
ーザ光の吸収層（３）を形成しておくことにより。
位置合せマーク（２）からの反射光と位置合せマーク（
２）の周囲からの反射光との強度差が大きくなるため、
位置合せマーク（２）の位置を正確に認識することが可
能になる。
２）の周囲からの反射光との強度差が大きくなるため、
位置合せマーク（２）の位置を正確に認識することが可
能になる。
図面を参照して本発明を半導体装置、例えばメモリ装置
の冗長回路に適用した場合の実施例を説明する。具体的
には、冗長回路をプログラムするために、フユーズ素子
をレーザ光で切断する際に用いる位置合せマークの構造
である。
の冗長回路に適用した場合の実施例を説明する。具体的
には、冗長回路をプログラムするために、フユーズ素子
をレーザ光で切断する際に用いる位置合せマークの構造
である。
先ず第１図に示す実施例においては、 Ｓｔ基板（１）
上の所定位置に位置合せマーク（２）に対して充分大き
な面積を有するレーザ光の吸収層（３）を形成し。
上の所定位置に位置合せマーク（２）に対して充分大き
な面積を有するレーザ光の吸収層（３）を形成し。
この上にＡｔより成る位置合せマーク（２）を直接形成
した後、必要に応じてオーバコート層（４）を形成する
。なお、吸収層（３）の幅は、走査するレーザ光の径よ
り大きくして、レーザ光が吸収層（３）内を全て照射で
きるようにする。（５）は層間膜である。本実施例の場
合、レーザ光の吸収層（３）は、リンＰをドーグしたポ
リＳｉで形成するが、この他例えばポリサイド、シリサ
イド等を使用することができる。
した後、必要に応じてオーバコート層（４）を形成する
。なお、吸収層（３）の幅は、走査するレーザ光の径よ
り大きくして、レーザ光が吸収層（３）内を全て照射で
きるようにする。（５）は層間膜である。本実施例の場
合、レーザ光の吸収層（３）は、リンＰをドーグしたポ
リＳｉで形成するが、この他例えばポリサイド、シリサ
イド等を使用することができる。
このように吸収／！ （３）の材料をＰをドーグしたポ
リ８１とすることによυ、 ＭＯＳ ）ランジスタのｒ
−）電極、配線層等と同じ材料を使用することができる
ため、この吸収層（３）の形成工程を他の工程と同時に
整会性良く行うことができる。位置合せマーク（２）が
このように構成されたメモリ装置の冗長回路をプログラ
ムする（所要のフユーズ素子を切断する）ために、レー
ザ光で位置会せマーク（２）に対する照射を行った際１
位置合せマーク（２）の周囲にレーザ光を良く吸収する
ドーグトポリＳｌより成る吸収層（３）が形成されてい
るため、レーザ光を反射する位置合せマーク（２）との
反射光の強度差が大きくなシ１位置合せマーク（２）の
認識を正確に行うことができ、これによってフユーズ素
子を正確に切断することができる。
リ８１とすることによυ、 ＭＯＳ ）ランジスタのｒ
−）電極、配線層等と同じ材料を使用することができる
ため、この吸収層（３）の形成工程を他の工程と同時に
整会性良く行うことができる。位置合せマーク（２）が
このように構成されたメモリ装置の冗長回路をプログラ
ムする（所要のフユーズ素子を切断する）ために、レー
ザ光で位置会せマーク（２）に対する照射を行った際１
位置合せマーク（２）の周囲にレーザ光を良く吸収する
ドーグトポリＳｌより成る吸収層（３）が形成されてい
るため、レーザ光を反射する位置合せマーク（２）との
反射光の強度差が大きくなシ１位置合せマーク（２）の
認識を正確に行うことができ、これによってフユーズ素
子を正確に切断することができる。
次に第２図に示す実施例においては、基板（１）上の所
定位置にＰをドープしたポリＳ１より成るレーザ光の吸
収層（３）を形成し、この上に層間膜（５）を介してＡ
／、の位置合せマーク（２） ′ｔ−形成し、この後必
要に応じて全面にオーバーコート層（４）を形成する。
定位置にＰをドープしたポリＳ１より成るレーザ光の吸
収層（３）を形成し、この上に層間膜（５）を介してＡ
／、の位置合せマーク（２） ′ｔ−形成し、この後必
要に応じて全面にオーバーコート層（４）を形成する。
このように位置合せマーク（２）の下に層間Ｍ（５）を
介してレーザ光の吸収層（３）を形成した場合、直接吸
収層（３）に形成した場合と比べて多少効果は落るが。
介してレーザ光の吸収層（３）を形成した場合、直接吸
収層（３）に形成した場合と比べて多少効果は落るが。
吸収層（３）がない場合と比べて１周囲によって反射す
る割合が低下するため、相対的に位置会せマーク（２）
によって反射する強度の割合が高まる。
る割合が低下するため、相対的に位置会せマーク（２）
によって反射する強度の割合が高まる。
〔発明の効果〕
本発明によれば、位置合せマークとその周囲との反射光
の強度差が大きくなるため、位置合せマークを正確且つ
容易に認識することができる。また、位置合せマークの
材料として他の工程（ダート電極形成工程、配線層形成
工程等）で用いる材料と同じ材料を用いることによって
同時に形成することができるため、工程数の増加を伴わ
ないで位置合せマークの形成が可能である。
の強度差が大きくなるため、位置合せマークを正確且つ
容易に認識することができる。また、位置合せマークの
材料として他の工程（ダート電極形成工程、配線層形成
工程等）で用いる材料と同じ材料を用いることによって
同時に形成することができるため、工程数の増加を伴わ
ないで位置合せマークの形成が可能である。
第１図は実施例の断面図、第２図は他の実施例の断面図
である。 （２）は位置会せマーク、（３）はレーザ光の吸収層で
ある。 代 理 人 伊 藤 真向 松隈秀
盛 突兇例のｔ酊図 第１図 他ｆ）突姓例ｎ１面図 第２図
である。 （２）は位置会せマーク、（３）はレーザ光の吸収層で
ある。 代 理 人 伊 藤 真向 松隈秀
盛 突兇例のｔ酊図 第１図 他ｆ）突姓例ｎ１面図 第２図
Claims (1)
- 【特許請求の範囲】 レーザ光を反射する材料より成る、レーザ光に対する位
置合せマークが設けられた半導体装置において、 上記位置合せマークの下方の層にレーザ光の吸収層を形
成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61282680A JPS63136544A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61282680A JPS63136544A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136544A true JPS63136544A (ja) | 1988-06-08 |
Family
ID=17655656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61282680A Pending JPS63136544A (ja) | 1986-11-27 | 1986-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272133A (ja) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0494522A (ja) * | 1990-08-10 | 1992-03-26 | Mitsubishi Electric Corp | アライメイト・マーク構造 |
-
1986
- 1986-11-27 JP JP61282680A patent/JPS63136544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272133A (ja) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0494522A (ja) * | 1990-08-10 | 1992-03-26 | Mitsubishi Electric Corp | アライメイト・マーク構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576463C (zh) | 利用双重曝光技术在半导体器件中形成图案的方法 | |
| US20020045134A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| CN100541722C (zh) | 激光辐照方法和激光辐照装置 | |
| US7053495B2 (en) | Semiconductor integrated circuit device and method for fabricating the same | |
| JPH07335721A (ja) | アライメントマークを有する半導体装置 | |
| US5128283A (en) | Method of forming mask alignment marks | |
| KR20030070841A (ko) | 마스크 기판 및 그 제조 방법 | |
| US7049197B2 (en) | Method of manufacturing a semiconductor device | |
| JPS63136544A (ja) | 半導体装置 | |
| US7723826B2 (en) | Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer | |
| JP3344485B2 (ja) | 半導体装置の製造方法 | |
| US6522389B2 (en) | Scanning exposure photo-mask and method of scanning exposure and scanning exposure system | |
| US6537713B2 (en) | Multilayer alignment keys and alignment method using the same | |
| US4623403A (en) | Indexing of laser beam for programming VLSI devices | |
| JPH0666240B2 (ja) | 半導体装置の製造方法 | |
| US20030180668A1 (en) | Photomask having small pitch images of openings for fabricating openings in a semiconductor memory device and a photolithographic method for fabricating the same | |
| JPS61104637A (ja) | 半導体装置 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63237433A (ja) | 半導体集積回路装置 | |
| JPS63136543A (ja) | 半導体装置 | |
| JP2000252190A (ja) | 半導体装置のアライメントマーク | |
| JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
| JP2005019622A (ja) | トリミング部を備えた半導体装置及びその製造方法 | |
| JP3171412B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR890004572B1 (ko) | 반도체 장치의 수선을 위한 정렬구조물 제작방법 |