JPS63136531A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS63136531A JPS63136531A JP28264686A JP28264686A JPS63136531A JP S63136531 A JPS63136531 A JP S63136531A JP 28264686 A JP28264686 A JP 28264686A JP 28264686 A JP28264686 A JP 28264686A JP S63136531 A JPS63136531 A JP S63136531A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- gettering
- semiconductor device
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005247 gettering Methods 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 241000270730 Alligator mississippiensis Species 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 12
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000008646 thermal stress Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は固体撮像素子などに使用される半導体装置に係
り、特に結晶欠陥の原因となる金属不純物を除去するゲ
ッター領域が形成された半導体装置に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device used in a solid-state image sensor, etc., and in particular, a getter region for removing metal impurities that cause crystal defects. The present invention relates to a formed semiconductor device.
(従来の技術)
半導体基板に含まれている重金属やアルカリ金属などの
金属不純物は結晶欠陥を発生させる原因となり、結晶欠
陥を活性化させる要因となっている。従って、半導体装
置の製造においては金属不純物を除去するため、各種の
ゲッタリング処理が行われている。第5図、第6図、第
7図はこのゲッタリング処理が行われる半導体装置の断
面図を示している。(Prior Art) Metal impurities such as heavy metals and alkali metals contained in a semiconductor substrate cause crystal defects and become a factor that activates the crystal defects. Therefore, in the manufacture of semiconductor devices, various gettering treatments are performed to remove metal impurities. FIGS. 5, 6, and 7 show cross-sectional views of semiconductor devices on which this gettering process is performed.
第5図の半導体装置はリンゲッタリングを施したもので
あり、半導体基板51上に形成された絶縁層52内に活
性領域53が形成され、この活性領域53周辺の絶縁層
52中にリン54が拡散されている。拡散されたリン5
4は絶縁層52内でリンガラスに変化して絶縁層52内
に存在する重金属などの金属不純物を吸収して除去する
ものである。なお、半導体!!仮1内の金属不純物を除
去するには、基板1裏面から同様にリンを拡散させて吸
収、除去することが行われる。しかしながら、この半導
体装置では、リン拡散工程が半導体素子の形成過程に組
み込まれるため、活性領域53内にもリンが拡散すると
共に、リン拡散によって絶縁層52の耐圧が劣化すると
いう問題点があった。The semiconductor device shown in FIG. 5 is one that is subjected to ring gettering, in which an active region 53 is formed in an insulating layer 52 formed on a semiconductor substrate 51, and phosphorus 54 is formed in the insulating layer 52 around this active region 53. is being spread. diffused phosphorus 5
4 changes into phosphorus glass within the insulating layer 52 and absorbs and removes metal impurities such as heavy metals present within the insulating layer 52. Furthermore, semiconductors! ! In order to remove the metal impurities in the temporary 1, phosphorus is similarly diffused from the back surface of the substrate 1 to be absorbed and removed. However, in this semiconductor device, since the phosphorus diffusion process is incorporated into the process of forming the semiconductor element, there is a problem that phosphorus is diffused into the active region 53 and the withstand voltage of the insulating layer 52 is deteriorated due to the phosphorus diffusion. .
第6図の半導体装置はイントリンシック・ゲッタリング
が施されたものであり、半導体基板51の内部に結晶欠
陥層56が形成され、この結晶欠陥層56によって金属
不純物55を吸収するようになっている。しかしながら
、この半導体装置では結晶欠陥56が半導体基板51の
内部に形成されるため、半導体基板51の表面で横方向
に拡散する金属不純物に対するゲッター能力が小さく、
確実なゲッタリングができないという問題点があった。The semiconductor device shown in FIG. 6 is subjected to intrinsic gettering, in which a crystal defect layer 56 is formed inside a semiconductor substrate 51, and metal impurities 55 are absorbed by this crystal defect layer 56. There is. However, in this semiconductor device, since crystal defects 56 are formed inside the semiconductor substrate 51, the getter ability for metal impurities that diffuse laterally on the surface of the semiconductor substrate 51 is small.
There was a problem that reliable gettering was not possible.
又、熱応力に対する耐性も劣化している。Moreover, resistance to thermal stress is also deteriorated.
第7図の半導体装置は裏面ゲッタリングが施されたもの
である裏面ゲッタリングは半導体基板51の裏面に機械
的歪を発生させるか、あるいは裏面にイオン注入してダ
メージ層57を形成し、このダメージ層57に金属不純
物55を吸収させるものである。しかしながらこの半導
体装置においても、半導体基板51の表面で横方向に拡
散する金属不純物に対してのゲッター能力が小さく、特
にダメージ層57が裏面に形成されるため、第5図、第
6図のものに比べてゲッター能力が小さいという問題点
があった。The semiconductor device in FIG. 7 has been subjected to backside gettering. Backside gettering involves generating mechanical strain on the backside of the semiconductor substrate 51 or by implanting ions into the backside to form a damaged layer 57. This allows the damaged layer 57 to absorb the metal impurity 55. However, even in this semiconductor device, the getter ability for metal impurities that diffuses laterally on the surface of the semiconductor substrate 51 is small, and in particular, the damaged layer 57 is formed on the back surface, so that the semiconductor device shown in FIGS. The problem was that the getter ability was small compared to .
(発明が解決しようとする問題点)
このように従来の半導体装置では、ゲッター領域の形成
が難しいと共に、特に基板表面に横方向に拡散する金属
不純物のゲッター能力が小さいという問題点があった。(Problems to be Solved by the Invention) As described above, in the conventional semiconductor device, it is difficult to form a getter region, and in particular, the gettering ability of metal impurities that diffuses laterally into the substrate surface is low.
本発明は上記事情を考慮してなされたもので、確実なゲ
ッタリングを行うことが可能な半導体装置を提供するこ
とを目的としている。The present invention has been made in consideration of the above circumstances, and an object of the present invention is to provide a semiconductor device that can perform reliable gettering.
(問題点を解決するための手段)
上記目的を達成するため本発明による半導体装置は、ゲ
ッター領域を半導体基板の表面に形成したことを特徴と
する。(Means for Solving the Problems) In order to achieve the above object, a semiconductor device according to the present invention is characterized in that a getter region is formed on the surface of a semiconductor substrate.
(作 用)
本発明は以上のように構成されているので、本発明によ
る半導体装置のゲッター領域は半導体基板内の金属不純
物を吸収する。特に基板表面で横方向に拡散する金属不
純物に対するゲッター能力が大きい。又、ゲッター領域
は半導体装置製造工程中に行われる数多くの加熱工程で
の熱応力を基板の表面部分で緩和する。(Function) Since the present invention is configured as described above, the getter region of the semiconductor device according to the present invention absorbs metal impurities in the semiconductor substrate. In particular, it has a high getter ability for metal impurities that diffuse laterally on the substrate surface. Further, the getter region relieves thermal stress at the surface portion of the substrate during the numerous heating steps performed during the semiconductor device manufacturing process.
(実施例)
以下、本発明を図示する実施例を参照して具体的に説明
する。(Examples) The present invention will be specifically described below with reference to illustrative examples.
第1図は本発明の一実施例による半導体装置の断面図で
ある。半導体ウェーハ等を構成する半導体基板1の表面
の所定箇所に活性領域3が形成されている。この活性領
域3は周知の半導体製造工程によって形成される。さら
に適宜箇所にはチャネルストップ領域(図示せず)が形
成されている。FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention. Active regions 3 are formed at predetermined locations on the surface of a semiconductor substrate 1 constituting a semiconductor wafer or the like. This active region 3 is formed by a well-known semiconductor manufacturing process. Furthermore, channel stop regions (not shown) are formed at appropriate locations.
本実施例ではこのような半導体基板1表面に金属不純物
を吸収するゲッター領域2が形成される。In this embodiment, a getter region 2 that absorbs metal impurities is formed on the surface of such a semiconductor substrate 1.
ゲッター領域2は半導体基板1の表面の所定箇所に位置
するように形成され、これにより半導体基板1内に存在
する金属不純物を基板1表面で吸収するが、特に基板1
表面で横方向に拡散移動する金属不純物を確実に吸収す
るようになっている。The getter region 2 is formed to be located at a predetermined location on the surface of the semiconductor substrate 1, and thereby absorbs metal impurities present in the semiconductor substrate 1 on the surface of the substrate 1.
It is designed to reliably absorb metal impurities that diffuse and move laterally on the surface.
かかるゲッター領域2は半導体装置として機能する領域
、すなわち活性領域3やチャネルストップ領域、以外の
領域に形成されており、結晶欠陥を電気的に活性化する
金属不純物の除去を行うことができる。又、ゲッター領
域2は後述する方法によって形成されるが、この領域2
は結晶構造として欠陥を含む領域のため、結晶格子が変
化し易く半導体基板1に発生する熱応力がゲッター領域
2に選択的に集中する。しかも活性11’i域3が形成
される半導体基板1の表面にゲッター領域2が形成され
ているため、活性領域3等に負荷する熱応力がゲッター
領域2で緩和され、熱応力によって活性領域3が破壊さ
れることがなくなる。この場合、ゲッター領域2を半導
体チップ単位に形成することもでき、これにより半導体
基板1内の局所的な熱応力の緩和も可能となる。The getter region 2 is formed in a region that functions as a semiconductor device, that is, in a region other than the active region 3 and the channel stop region, and can remove metal impurities that electrically activate crystal defects. Further, the getter region 2 is formed by a method described later, but this region 2
Since the region includes defects in its crystal structure, the crystal lattice is likely to change, and thermal stress generated in the semiconductor substrate 1 is selectively concentrated in the getter region 2 . Moreover, since the getter region 2 is formed on the surface of the semiconductor substrate 1 where the active 11'i region 3 is formed, the thermal stress applied to the active region 3 etc. is relaxed in the getter region 2, and the thermal stress causes the active region will no longer be destroyed. In this case, the getter region 2 can be formed for each semiconductor chip, thereby making it possible to alleviate local thermal stress within the semiconductor substrate 1.
次に、以上の半導体装置の製造方法を説明する。Next, a method for manufacturing the above semiconductor device will be explained.
第2図ないし第4図はそれぞれ製造方法を示す断面図で
ある。第2図の方法は、まず半導体基板1上に厚い酸化
膜層4(層の厚み約8000人)を形成する(同図(a
))。次にフォトエツチングプロセスで半導体基板1を
エツチングして活性領域形成予定部位以外の半導体基板
1を露出させる(同図(b))。これにより、活性領域
部分は酸化膜層4によってマスキングされており、この
状態でリンを拡散し、露出した半導体基板1の表面にリ
ン濃度の大きなゲッター領域4を選択的に形成すること
ができる。2 to 4 are cross-sectional views showing the manufacturing method, respectively. The method shown in FIG.
)). Next, the semiconductor substrate 1 is etched by a photo-etching process to expose the semiconductor substrate 1 other than the portion where the active region is to be formed (FIG. 2(b)). As a result, the active region portion is masked by the oxide film layer 4, and in this state, phosphorus can be diffused to selectively form a getter region 4 with a high phosphorus concentration on the exposed surface of the semiconductor substrate 1.
第3図に示す方法は、この第2図の方法に類似したもの
であり、活性領域をマスキングする層として、100O
A程度の酸化膜層4の上面に、さらに層厚的4000A
のポリシリコン層を形成し、これらの層をパターニング
でエツチングし、さらにリン拡散を行い、ゲッター領域
2を形成するものである。The method shown in FIG. 3 is similar to the method shown in FIG.
On the top surface of the oxide film layer 4 with a thickness of about A, an additional layer with a thickness of 4000 A
A getter region 2 is formed by forming polysilicon layers, patterning and etching these layers, and further performing phosphorus diffusion.
第4図に示す方法は、第3図の方法で得られるリン拡散
前の半導体基板1を利用するものである。The method shown in FIG. 4 utilizes the semiconductor substrate 1 obtained by the method shown in FIG. 3 before phosphorus diffusion.
この方法はポリシリコン層5上にレジスト膜6を形成し
く同図(a)) 、次にゲッター領域予定部位をバター
ニングしてフォトエツチングを行い、その後、化学エツ
チング、反応性イオンエツチング等によりポリシリコン
膜5および酸化膜層4をエツチングして半導体基板のゲ
ッター領域予定部位を露出させる(同図(b))。この
露出後もさらにエツチングを続行して露出部分をエツチ
ングに曝し、必要に応じて露出部分にイオン注入を行う
。これにより露出部分の結晶状態が変化するがら、これ
に続く酸化工程では露出部分が選択的に歪んでOS F
(Oxidizatlon 1nduced Sta
ckingFault)が発生し、ダメージ領域7が形
成される。In this method, a resist film 6 is formed on a polysilicon layer 5 (FIG. 2(a)), then a portion where a getter region is to be formed is patterned and photoetched, and then a polysilicon layer 5 is etched by chemical etching, reactive ion etching, etc. The silicon film 5 and the oxide film layer 4 are etched to expose a portion of the semiconductor substrate where the getter region is to be formed (FIG. 4(b)). After this exposure, etching is continued to expose the exposed portion to etching, and if necessary, ions are implanted into the exposed portion. This changes the crystalline state of the exposed portion, but in the subsequent oxidation step, the exposed portion is selectively distorted and the OSF
(Oxidizatlon 1nduced Sta.
ckingFault) occurs, and a damaged region 7 is formed.
このOSFは酸化したときに余ったシリコンにより発生
する。このダメージ領域7は金属不純物を吸収すること
ができ、ゲッター領域として機能する。This OSF is generated by excess silicon during oxidation. This damaged region 7 can absorb metal impurities and functions as a getter region.
以上のとおり本発明によれば、金属不純物を吸収するゲ
ッター領域を半導体基板の表面に形成したから、半導体
基板表面で横方向に拡散する金属不純物のゲッター能力
が大きくなり結晶欠陥を抑制することができる。又、半
導体装置製造工程で生じる熱応力も半導体基板の緩和さ
れ結晶欠陥の誘発も防止することができる。As described above, according to the present invention, since a getter region that absorbs metal impurities is formed on the surface of the semiconductor substrate, the gettering ability of the metal impurities that diffuses laterally on the semiconductor substrate surface is increased, and crystal defects can be suppressed. can. Furthermore, thermal stress generated in the semiconductor device manufacturing process is alleviated in the semiconductor substrate, and crystal defects can be prevented from occurring.
第1図は本発明の一実施例による半導体装置の断面図、
第2図は同半導体装置の製造工程の断面図、第3図は同
半導体装置の別の製造工程の断面図、第4図は同半導体
装置のさらに別の製造工程の断面図、第5図、第6図お
よび第7図はそれぞれ従来の半導体装置の各側の断面図
である。
1・・・半導体基板、2・・・ゲッター領域、3・・・
活性領域。
出願人代理人 佐 藤 −雄
第1図
(!D)
(C)
第2図
第3図
(a)
(b)
(C)
第4図
第5図
第6図
第7図FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention;
FIG. 2 is a cross-sectional view of the manufacturing process of the same semiconductor device, FIG. 3 is a cross-sectional view of another manufacturing process of the same semiconductor device, FIG. 4 is a cross-sectional view of yet another manufacturing process of the same semiconductor device, and FIG. , FIG. 6, and FIG. 7 are sectional views of each side of a conventional semiconductor device, respectively. 1... Semiconductor substrate, 2... Getter region, 3...
active area. Applicant's agent Mr. Sato Figure 1 (!D) (C) Figure 2 Figure 3 (a) (b) (C) Figure 4 Figure 5 Figure 6 Figure 7
Claims (1)
ングするゲッター領域が形成されていることを特徴とす
る半導体装置。 2、特許請求の範囲第1項記載の装置において、前記ゲ
ッター領域がリンを拡散したものであることを特徴とす
る半導体装置。 3、特許請求の範囲第1項記載の装置において、前記ゲ
ーター領域は欠陥を有するダメージ領域であることを特
徴とする半導体装置。[Scope of Claims] 1. A semiconductor device characterized in that a getter region for gettering metal impurities is formed in a predetermined region on the surface of a semiconductor substrate. 2. A semiconductor device according to claim 1, wherein the getter region is one in which phosphorus is diffused. 3. The semiconductor device according to claim 1, wherein the gator region is a damaged region having defects.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28264686A JPS63136531A (en) | 1986-11-27 | 1986-11-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28264686A JPS63136531A (en) | 1986-11-27 | 1986-11-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63136531A true JPS63136531A (en) | 1988-06-08 |
Family
ID=17655227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28264686A Pending JPS63136531A (en) | 1986-11-27 | 1986-11-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63136531A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02128442A (en) * | 1988-11-07 | 1990-05-16 | Nec Corp | Manufacture of semiconductor device |
US5272119A (en) * | 1992-09-23 | 1993-12-21 | Memc Electronic Materials, Spa | Process for contamination removal and minority carrier lifetime improvement in silicon |
-
1986
- 1986-11-27 JP JP28264686A patent/JPS63136531A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02128442A (en) * | 1988-11-07 | 1990-05-16 | Nec Corp | Manufacture of semiconductor device |
US5272119A (en) * | 1992-09-23 | 1993-12-21 | Memc Electronic Materials, Spa | Process for contamination removal and minority carrier lifetime improvement in silicon |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02100326A (en) | Manufacture of mos type semiconductor device high in breakdown strength | |
JPS63136531A (en) | Semiconductor device | |
JPH0210730A (en) | Forming method and construction of field isolation for field effect transistor on integrated circuit chip | |
JPS597228B2 (en) | Zetsuen Gate Handout Taisouchino Seizouhouhou | |
JPH0349236A (en) | Manufacture of mos transistor | |
JPH04356965A (en) | Semiconductor device | |
JP2683847B2 (en) | Method for manufacturing semiconductor device | |
KR100250686B1 (en) | Manufacturing method of a semiconductor device | |
JPH0423439A (en) | Manufacture of semiconductor device | |
JPH01122167A (en) | Manufacture of semiconductor device | |
JPH036844A (en) | Manufacture of semiconductor integrated circuit | |
JPH0274042A (en) | Manufacture of mis transistor | |
JPH0230145A (en) | Manufacture of semiconductor device | |
JPS5830735B2 (en) | Handout Taisouchino Seizouhouhou | |
JPH0555232A (en) | Manufacture of semiconductor device | |
JPH01223741A (en) | Semiconductor device and manufacture thereof | |
JPS6358963A (en) | Manufacture of schottky barrier diode | |
KR19980053674A (en) | Manufacturing method of semiconductor device | |
JPS62106620A (en) | Manufacture of semiconductor device | |
JPH01187976A (en) | Manufacture of semiconductor device | |
JPS61104615A (en) | Manufacture of semiconductor device | |
JPH03278540A (en) | Manufacture of semiconductor device | |
JPH06181310A (en) | Manufacture of semiconductor device | |
JPH03155651A (en) | Manufacture of semiconductor device | |
JPH0245922A (en) | Manufacture of semiconductor device |