JPS63136101A - アクセス機械コンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ファクトリ・オートメーション・ネットワ
ークにおいて複数のマシン即ちプロセス・コントローラ
を結合するコンピュータ装置に関する。

［従来技術とその問題点］ ファクトリ・オートメーションでは、機械装置を＆ｌ１
ｗするために現在用いられ、プログラマブル機械、即ち
コンピユータ化された機械をネットワークにより互いに
、かつ高レベルの管理コンピュータと接続することが可
能ならば、更に複雑な機能を実行し、かつ整合させるこ
とが可能となる。

ネットワークは、中央コンピュータからプログラマフル
°システムに新しいプログラムを通信するコトにより・
アッセンブリ・ラインの「再構成」ｆ可ｆｌｋ：するＯ
また、ネットワークは、指定された複数位匠で多くの監
視機能及び報告機能を備え、これらが製造処理の効率を
更に改善するための情報を管理者に提供するものとなる
。

今日、製造工場に多くのプログラム可能な工具、機器及
び制御装置が設置されているが、これらのプログラム可
能な機械の多くのものは互いに通信することができない
。このような通信を顧客のハードウェア及びソフトウェ
アによって確立すると、インタフェースが７アクトリ・
オートメーションのコスｉ−の５０％にもなることが予
測されるものであった。

一定規模の製造者は、その生産工場に大規模なプログラ
ム可能な装置を採用することを予測して、ＨＡＩ’（！
ＪＪ造オートメーション・プロトコル）を確Ｓγするも
のであった。ＮＡＰとは、個々の機械又はプロセスを制
御する特殊化されたコンピュータ制御装置に汎用メイン
フレーム・コンピュータを相互接続する７層の通信仕様
である。そのＨＡＰ基準はその７層の全てに完全ではな
く、未だ開発の段階にある。またＭＡＰ基準は、ＭＡＰ
使用の全てに適合するような装置が得られない段階で実
施されでおり、ＭＡＰネットワーギングＩＩ　ｒｌが得
られるように新しい装置を設置１している状態である。

初期のＨＡＰネットワークの公開実験は、可能性があり
、未だアドレス指定されていない又は解決されていない
問題を指摘した。、管理コンピュータから工場現場のス
テーションにブ［１グラム及びデータをダウンロードす
る際に費やされる時間が一つの問題であった。コンピュ
ータが通信可能であっても、通信ネットワークは、ある
タスクを達成するのに必要なメツセージが多過ぎたり、
冗長なデータが通信されたり、又は必要なプロトコル翻
訳が多過ぎたりするとボトルネックを発生する可能性が
ある。他の問題として中央コンピュータがアプリケーシ
ョン・プログラム全体を再編集してデータ・テーブルに
おいて、又はステーション・レベル・コントローラによ
りυＪｔｌされている設備の離散的な装置の構成にＪ３
い゛Ｃ単純な変化を実行することを必要とすることであ
った。

アプリケーション・プログラムを中央コンビュ−タに占
き込むときは、ステーション・レベルで記憶されたデー
タ項１コ又は変数がこれを見出すことになるメモリの特
殊なアドレス又は位置ではなく、あるラベルにより表わ
される。アプリケーション・プログラムが編集されたと
きは、プログラムのデータ項目は中央コンピュータのメ
モリに割り付けられたアドレスである。

ステーションでは、いくつかのデータ変数が被制ａｍ械
の装置の物理接続にＩＩＩ連される。光電センナのよう
な付加的な装置がプログラマブル・コントローラに接続
されたときは、新しいデータ項目がプログラマブル・コ
ントローラのメモリに生成される。プログラマブル・コ
ントローラに付加的な装置を接続することなく、プログ
ラマブル・コントローラのメモリに時間変数のような他
の新しいデータ項目を生成してもよい。

−ＭＡＰ公１１１運転では、ステーション・レベルにお
ける新しいデータ項目又は変数の取り込みには、中央コ
ンピュータのレベルでのアプリケーション・プログラム
及びデータ・ファイルの再編集が必要であった。この場
合の再編集には、ステーション・レベルでの新しい変数
のアドレス又は位置を中央コンピュータのデータ・ファ
イルにおけるアドレス又は位置に関連付ける必要があっ
た。

通信ネットワーク基準のＩ型化は改良開発であるが、フ
ァクトリ・オートメーションの目的に到達には更に本発
明により提供されるような革新的な解決が必要である。

［発明の要約］ 本発明は、セル制御コンピュータと、対応する複数のス
テーションに位置する複数の機械ｉｌ制御コンピュータ
とを含むフアクトリ・オートメーション・セルのデータ
ベース・アクセス機械にＩ！ｌ連される。更に、これら
のアクセス機械はファクトリ゛オートメーション・セル
内の通信を支援するコンピュータでもある。

アクセス機械は、その機械制御コンピュータが参照する
ためにデータ項目に割り付りられたアドレスから独立す
る形式でデータが編成されているデータ・ベースを蓄積
している。

アクセス機械は、データ・ベースをアクセスすると共に
、第１のローカル・エリア・ネットワークを介し、デー
タ・ベースの一部として情報を編成しているメツセージ
によりセル制御コンピュータとの間でデータ項目の通信
をする第１の通信手段を右する。

また、アクセス機械は、その機械制御コンピュータのス
テーションに従って編成されているステーション関連の
情報ブロックを含むメツセージにより、第２のローカル
・エリア・ネットワークを介して機械問罪コンピュータ
との間でデータ項目を通１Δする第２の通信手段を有す
る。

更に、アクセス機械は、第２の通信手段に対してインタ
フェースをし、ステーション関連の情報ブロックとステ
ーション独立のデータ・ベースとの間でデータ項目の編
成を翻訳をする手段を有する。

アクセス機械は、古い郵便局で用いられていた巨大な区
分は棚セツ１〜のようなものとして想像することしでき
る。ステーション・レベル装置は、区分は整理棚の一方
から制御装置の必要性により決定した計画に基づいて、
情報（ｙ：一部、メツレージ、グラフィック・イメージ
）を挿入し、かつ抽出する。セル化制御コンピュータは
他方の区分１フ棚側から人間インタフェースと、セルυ
制御コンピュータにより接続されている高レベル・コン
ピュータとの必要性により決定された異なる計画に基づ
き、情報の挿入及び抽出を行なう。各区分は棚は固有の
名称即ちタグにより識別される。

アクセス機械は、セル制御コンピュータから独立してい
るコンピュータであるので、分散処理が可能である。セ
ル制御コンピュータは映像表示装置、キーボード及びマ
ウスを右するワーク・ステーションによりユーザーとの
通信を処理し、一方アクヒス機械はリモート・ステーシ
ョンからのデータ収集を処理する。セル制御コンピュー
タ及びアクセス機械は必要なときは互いに通信をするが
、全般的にアクセス機械はセル制御コンピュータを実時
間データ収集の負荷から開ＩＩｉするものである。

従って、セル制御コンピュータはそのニー）ア−・イン
タフェース機能に集中することができる。

更に、本発明は、アクセス機械が「オンライン」及び機
械制御コンピュータを制御している間に、セル１ＩＩＩ
　Ｉｎコンピュータがデータ・ベースに項［１を付加、
又は削除することを可能にする。これは「オンライン構
造」と呼ばれる。

本発明は、ステーションの設備構成に筒車な変更を加え
たとぎに、アプリケーション・１０グラムを再編成する
必要性、又はセルυＩｗＪコンピュータにおいて多量の
データを再編成する必要性をなくすものである。更に、
本発明は、セル１ｔｉｌｌ　ｆｉｌコンピュータの動作
を管理する高レベル・コンピュータにおける同様の問題
を停止する！！礎が得られる。

以上で説明した以外の他の目的及び効果は、以下の本発
明の好ましい一実施例の説明から、当該の技術分野にお
いて習熟する者に明らかである。

以下の説明では、本発明の一部をなし、また本発明の一
実施例を示す付図を参照する。しかし、このような例は
本発明の種々の実施例を網羅するものではないので、説
明に従って本発明の範囲を定める特許請求の範囲を参照
すべきである。

［好ましい実施例の詳細な説明］ 第１図及び第２図は本発明に対する従来の技術を表わす
装置を示す。ステーション１におけるロボット・コント
ローラ１０のようなステーション・レベルの複数の装置
と、ステーション２におけるプログラマブル・コントロ
ーラ１１は、第１のローカル・ネットワーク１２を介し
てゲート・ウェイ・マシン１３に接続されている。ゲー
ト・ウェイ・マシン１３は更に第２のマツプ・ネットワ
ーク１４を介してメインフレーム又はミニコンピユータ
でもよい管理コンピュータ１５に接続されている。マツ
プ・ネットワーク１４はＭＡＰ　ｌ準の層１〜３に適応
し、特に［Ｅ基準８０２．４に適応しているトークン・
パッシング広帯域ネットワークを形成している。

管理コンピュータ１５はハードウェア及びソフトウェア
通信インタフェース１７を利用している多数のアプリケ
ーション・プログラム１６を実行してマツプ・ネットワ
ーク１４を介してメンセージ１８を送受信している。こ
れらのメツセージ１８内のデータはＭＡＰ　ＩＩ準に適
合するプロトコルに従って一連のバイトとして編成され
ている。例えば、４ワードのデータは特に関係があるも
のと見做される。アプリケーション・プログラム１６で
は、これらはモータ（ＭＯＴＯＲ）　、スイッチ（ＳＷ
ＩＴＣｌｌ）、アキュムレータ（八〇〇〇Ｍ）１、及び
プリセット（ＰＩ（ＥＳＥＴ）　１のラベルが割りＩＩ
　Ｇノられる。これらの４データ・ワードはステーショ
ン２にＪ３けるプログラマブル・コントローラ１１のメ
モリに記憶されている４デ一タ項目に対応する。

ＭＯＴＯＲ、Ｓ旧ＴＣＩＩ、ＡＣＣＵＨ１、及びＰＲＥ
ＳＥＴ　１のラベルを付けた４ワードの処理においては
林木的な２つの発行がある。第１の発行は、どのように
してステーション２のプログラマブル・コント０−ラ１
１における記憶位置に関連して編成し、かつ管理コンピ
ュータ１５の記憶にデータを記憶するかにある。第２の
発行は、どのようにして管理コンピュータ１５とプログ
ラマブル・コン１〜ローラ１１との間で通信するための
データを編成するかにある。

アプリケーション・プログラム１６がソース・コードに
古き込まれたときは、４デ一タ項目にラベルが割りＮけ
られる。アプリケーション・プログラム１６がオブジェ
クト・コードに編集されたときは、アプリケーション・
プログラム１６のデータ変数が管理コンピュータ１５内
の中央処理装置に利用可能なアドレス・セットに基づく
１０５１６（１６進）のように、管理コンピュータ１５
のメモリ内のアドレスが割り付けられる。このデータを
プログラマブル・コントローラ１１に通信したときは、
ステーション・アドレスを有するメツセージ１８に編成
される。ステーション・アドレスは、そのステーション
により検出され、かつ比較されることにより、メツセー
ジがそのステーションに対して送出されていることを判
断する。

プログラマブル・コントローラ１１が他の方向に管理コ
ンピュータ１５にデータを送信するどきは、プログラマ
ブル・コントローラ１１は、メツセージ１８に管理コン
ピュータ１５のアドレスを有する。

典型的なものとして、ゲート・ウェイ・マシン１３は、
起動処理中に［初期化Ｊされ、管理装置と、通信しな１
）ればならないステーション・レベルの装置とのアドレ
スを確認する。ゲート・ウェイ・マシン１３は、プロト
コル変換及び他のメツセージ処し’ｌ！４１能を実行し
ている間に、そのメモリのｖＪり付は領域にそのステー
ションのメツセージ・データを記憶することができる。

ゲート・ウェイ・マシン１３は、ステーションに対して
下流に伝送されているメツセージ・データをメモリ領域
のセットに記憶し、また管理コンピュータ１５に対して
上流に伝送されているメツセージ・データをメモリ領域
の他のセットに記憶することができる。メツセージ１８
が下流に伝送されている場合は、ステーション・アドレ
スがローカル・ネットワーク１２を介してメツセージ１
８に搬送される。

メツ廿−ジ１８が上流に伝送されている場合は、通常、
管理コンピュータ１５のアドレスがマツプ・ネツ１−ワ
ーク１４を介して戻されるメツセージに含まれる。

ステーション・レベルのアドレスの他に、各データ項目
はステーション内に配置される特定のアドレスを有する
。このアドレスを、高次レベルのユーザ・プログラム・
アドレスとして、又は低次レベルのマシン・アドレスと
して表現してもよい。

ユーザ・プログラミング・アドレスはプログラマブル・
コントローラ用に開発された８進の表記法により表示さ
れている。アドレス°“０１０　”、“０３０　”、”
　１１０°′及び“１３０　”はステーション２との間
で通信される４デ一タ項目用のユーザ・プログラム・ア
ドレスである。これらのユーザ・プログラミング・アド
レスは、マイク［１エレクトロニツクＣＰＩＩにＪ、り
用いられるプ１．］グラマプル・コントローラ１１内で
一組のマシン・レベル・アドレスに変換される。ここで
の説明の都合により、ユーザ・プログラミング・アドレ
スを参照することになる。

第１図で説明した従来の技術では、ステーション・レベ
ル・アドレスに加えて各データ１０目について形式のデ
ータ・アドレス指定又は識別をしている。−メツセージ
はステーション・レベル及びデータ・レベルのアドレス
と共に形成され、管理コンピュータ１５からプログラマ
ブル・コントローラ１１に送出され、必要とするプロト
コル変換し実行される。これには、管理］ンピコータ１
５のメ七りにあるデータ項目の値を下流のプログラマブ
ル・コントローラ１１に送出すること、及びプロゲラ７
ブル・コントローラ１１のメしりにあるデータＩＱ　ｒ
ｌの値を上流の管理コンビニ１−夕１５のメ廿りに送出
することにかなりの時間を必要とすることになる。デー
タ１０目が異なる４つのステーションに配置されている
ときは、メツセージの数及び通信時間は４の係数で乗口
したものとなる。

第２図（よ特定のデータ１０目の性？１をこの例につい
て表わしている。プログラマブル・］ントローラ１１は
リミット・スイッチ２３からの４１１号に対してｎｔし
゛Ｃ応答し、コンベλ７・し−夕２７を制御りるように
１ａ続されている。このηｈ、Ｅ　ｌよプログリンプル
・：ｊシトローラ１１のｙＩ！なるデータ１０目を示す
ことのみを目的として関連されたものであって、この例
をこのような装置の実際のプログラムを示唆するものと
解釈すべきではない。

プログラマブル・コントローラ１１はデータ項目を記憶
する主メモリ２１を有するブ［］ごツリ２０を備えてい
る。プロセンナ２ｏは人力しジュール２２を介してリミ
ット・スイッチ２３に接続されでいる。リミット・スイ
ッチ２３の複数接点は通常１１１成されている。これら
の接点は、−１ンベア２４に沿って移動するパッケージ
２５がリミッ１−・スイッチ２３のアームに接触したど
きに開放どなる。これは、入力しジコール２２を介して
ブ「ｌセッサ２０に送出される１１１号の論理状ずぶを
変更ηるｂのとなる。史に、プロセンナ２０は出力Ｅジ
ュール２６を介してコンベア２４を移動させるし−９２
７にも接続されている。プロセッサ２０　！、エモータ
２７を起動ざＵる信Ｈを発住さＵることかでき、リミッ
ト・スイッチ２３の接点かｌｕｌ＋放されたときは、プ
ログラムされたｄ延の後Ｇ、二、１°古＞ｌの出力を＋
９　＋Ｊ：　Ｌ　’Ｃ〔−タ２７枝びコンベノ′２４を
鈴止させる。

この動作を完結させるために、リミット・スイッチ２３
の状態を表わすデータのステータス・ビットは、プログ
ラマブル・コントローラ１１の主メモリ２１にある入ツ
ノイメージ・テーブル２９に記憶される。リミット・ス
イッチ２３のステータス・ビットはアドレス”　１１０
　”により１６ピツト・データの上位バイトのビット″
１０”（８進）に記憶される。モータ２７の゛オン″、
又は゛オフ″を表わすデータのステータス・ビットは主
メモリ２１の出力イメージ・プーアル２８に記憶される
。モータ２７のステータス・ビットはアドレス゛’０１
０”（８進）により１６ピツトのデータの下１０バイト
にビット″″００″として記憶される。

プロセッサ２ｏは制御プログラム３ｏを実行する。

ＩＩＩ　ｉｌｌプログラム３０はプログラマブル・コン
ト［１−ラ１１の技術分野で開発されたシンボリック言
語によつ０表わされており、リミット・スイッチ２３の
入力ステータスを調べ、また２ＩＩＩ　１１１プログラ
ム３０の論理に従つζモータ２７の出力ステータスをセ
ットさせる。

ｔＩＩＩＩｊプログラム３０の実行はυＪｉｌｔブ０グ
ラム″走査”と呼ばれることもある。プロセッサ２０も
“Ｉ１０走査″を周期的に実行してリミット・スイッチ
２３のステータスを読み込み、かつモータ２７の動作ス
テータスを制ｔＥしている。Ｉ１０走査は毎秒当り多数
回実行されるので、コンベア２４上の実際の動作条件に
対してプログラマブル・コントローラ１１の応答（よ肉
眼でｔよ直ちに現れる。

リミット・スイッチ２３及びコンベヤ・モータ２７のよ
うな物理装置を表わすステータス・ビットは、プログラ
マブル・コントローラ１１が使用している１デ一タ形式
である。しかし、プログラマブル・コントローラ１１の
主メモリ２１に存ン１する他の形式のデータは外部の物
理装置に対応していない。この型式のデータはタイマ及
びカウンタのプリセット値及び槓ｆＪ　Ｉａにより例示
さ−れている。

第２図のメモリ・マツプに示すように、出力イメージ・
テーブル２８には、主メモリ２１においてアドレス“’
０３０”（８進）から開始するタイマー及びカウンタの
積算値を記憶する領［３１が続く。ＶＸＩｎ　Ｉ＋ａ　
ＡＣＣＩＪＨ１は、２進符号化１０進（ＢＣＩ））の３
デジツトとしてワード“’　０３０　”により、４ｔ位
ビット（ビット゛１７″〜゛１４　”　）としての４υ
１ｎピツトと共に配憶される。タイマー及びカウンタの
プリセット（直は入力イメージ・テーブル２９に統く領
１４３２に記憶される。ブリセラｈ　１１ｄ　ＰｆｔＥ
ＳＥｒ　１　ハ：１ｌＣｔ”ＦＭ化十進（ＢＣＤ　）　
（７）３デジツトとしてワード゛’１３０”により、４
ｔ位ピッ１〜（ごラド’１７”〜”　１４　”　）とし
ての４　ａｌｌ　’：）ｕビットと共に記憶される。

これを背Ｅｌとして、タイマー及びカウンタの１峰（ま
、２つの段階、叩ら階段Ａ及び階段Ｂ＠右ηろラダー図
に友ねされでいる制御プログラム例を４照しＣ説明する
ことが′Ｃきる。ある階段の仝条１′４が［頁］のとき
（ま、その階段の出力初年を実（１する。階段ＡにＪ３
　Ｌする第１にしＴ　１１１［−・つの条ｆ１命令（Ｌ
リミット・スイッチ−２３のＸｌ０Ｑ令である。

ＸＩＯ命令は、「メモリ位ｉＮ　”　０１０　”　ノビ
ツト゛００“′でリミット・スイッチ・ステータス・ピ
ッ］・を調べて、リミツ１へ・スイッチ）怪魚（ま開成
しているか否かを調べる」ものと解釈される１、イ］−
スのときは、条件が満足されて４３す、次の合金により
表わされている出力４ノ作が実行される。階段△におけ
る次の命令はタイマー・オン遅延（ｒＯＮ）命令である
。

タイマー・オン遅延（ＴＯＮ）命令１よラダー図のプロ
グラムにおいて次のように表わされている。

シンボル゛’　（ＴＯＮ　）　”の−Ｌの’　０３０　
”は、このプログラム・タイマーの槓０１ｆｆＪ　ｈ＜
　ｆメ［す２１にＪ３けるアドレス゛’０３０”（ε３
進）により記憶されていることを表わしている。シンボ
ル″′ｔｒＯＮｌ　　”のトの″１　、　Ｏ”は、この
プログラム・タイマーが１．０抄の時間基準で！１７］
ｆｌ−シでいることを表わしている。プログラム・タイ
マーが１秒間動作する度に、ＫＩＧｌｉｆｌｉよ１ｔど
け進められる。

閏の”ＰＩＩ　　０１０”は、坦在数が１０進”　１０
　”であり、１０カウント（Ｖに槓Ｏ１／ｉが埠在（／
１に等しくなり、タイマーがタイム・アウトどなったこ
とを８味する。この状態になると、ワード０３０におけ
るどラド１５”（８進ンはセットされる。

ラダー図プログラムの階段へを要約すると、リミット・
スイッチ接点が１０秒経過して開放されたときは、デー
タ・ワード゛”　０３０　”のピッド１５″をしットし
てタイミング・サイクルの終了を知らせる。階段Ｂにお
いて、第２のＸＩＯ命令は「出力付９’ｌＪ　　（ＯＴ
Ｅ　）命令によりプログラムされる。この階段Ｂが真の
ときは、このｘＩＯ命令はセット状態にワード“００″
の出力ステータス・ピッド″Ｏｏ″を保持してコンベＡ
７・モータ２７を付勢させる。ｘ１０命令が偽となると
くタイマーがタイム・アウトとなったことを知ら「る）
、階段Ｂは中断され、モータ・ステータス・ビットはリ
セットされ、コンベヤ・モー９２７を減勢させる。勿論
、他の論理命令はこの例に付加されて、モータが連続的
に回転しないことを確認する。

前記の例に見られるように、出力イメージ・テーブル２
８及び入力イメージ・テーブル２９のステータス・ビッ
トは被制御Ｈ置の物理Ｖｔ１ｉ！７に関連する。プログ
ラマブル・コントローラ１１の主メモリ２１の位置は入
力モジュール２２及び出力モジュール２６の端末装置に
対応しているので、ステータス・ビットをＩ１０走査中
にプロセッサ２０と、物理装置との間で送信することが
できる。

リミット・スイッチ２３及びコンベヤ・モータ２７の入
出力アドレスと、メモリにおけるそれらのステータス・
ビットのアドレスは、入力モジュール２２及び出力モジ
ュール２６のどの端末装置がリミット・スイッチ２３及
びコンベヤ・モータ２７に結線されているかに依存して
いる。光電子センサのような付加装置がプログラマブル
・コントローラ１１の端末装置に接続されるときは、プ
ログラマブル・コントローラ１１のメモリに新しいデー
タ項目が作成される。

タイマのプリセット値及び積ｎ値はコンベア２４の制御
装置の物理接続に対応する゛′ステータス″データ変数
というよりもプログラム・データ変数である。しかし、
このような値のプログラミングはステーション・レベル
装置のメモリのアドレスにより新しいデータ変数を生成
する。

第１図に戻るが、いくつかの方法でステーション２に新
しいデータ変数の生成が可能なことが分かる。アプリケ
ーション・プログラム１６は管理コンピュータ１５がス
テーション２でユーザｉ、ＩＩ　ａプログラムの実行を
監視するように書き込まれていることもあり、またステ
ーション２のある変数のステータスに従ってステーショ
ン１のロボット・コントローラに信号を送り、ユーザ１
１１１ｇＩｌプログラムの実行を開始させることがある
。しかし、新シイ変数を変数ＨＯＴＯＲ、５１４１ＴＣ
ＩＩ、八ＣＣＵＨ−１及びＰＲＥＳＥＴ−１に加算した
ときに、アプリケーション・プログラム１６を再編集し
て新しいメモリ位置を割り付け、新しい変数値を保持す
ることなく、アプリケーション・プログラム１６を変更
する簡？１１な方法はなかった。

再編集問題の他にも、第１図の装置は、図示よりも多く
のアプリケーション・プログラム１６及び更に多くのス
テーションがある非常に多量のメツセージを通信させる
ことになる。非常に多量のメツセージを通信することは
、リアル・タイムの工場環境のシステム応答時間を長く
させるものひある。

第３図において、第１図及び第２図の第１ハイ・レベル
と比較したとぎにステーション・レベル上に２つのレベ
ル即ち階級がある。セルυｌｌ７Ｉｌコンピュータ４０
は、ステーション・レベルからルベル上のセル・レベル
に配置される。セル＆Ｊ　ｔｉｌｌコンピュータ４０は
、入出カブリッジ・モジュール５３を介して工場レベル
で管理コンピュータ５６と通信するように接続されてい
る。管理コンピュータ５６はメイン・フレーム又はミニ
コンビコータ・クラスのものでよい。

セルｉｌｌ　Ｉｌｌコンピュータ４０はワーク・ステー
ション４１、電源ユニツ１〜４２、セル・プロセッサ及
びメモリ・ユニット４３及びハード・ディスク・ユニッ
ト４４を備えている。ワーク・ステーション４１〜ハー
ド・ディスク・ユニット４４は別個の筐体に収容されて
いる。セル制御コンビュータ４ｏのコントロール・セン
ター又はイー制御中枢はセル・プロセッサ及びメモリ・
：Ｌニット４３である。セル・プロセッサ゛及びメモリ
・ユニツ１〜４３はプロセッサ・モジュール及びメモリ
・モジュールをν品えている。プロセッサ・モジュール
内には、米国アリシナ州フェニックス及びテキサス州オ
ースチンのモトローラ（株）により製造されたＣＰｕ６
８００シリースのマイクロエレクトロニツクスＣＰ１１
がある。メモリ・モジュールはメモリ客間が４メガバイ
ト（８Ｈ１））のランダム・アクセス・メモリ（ＲＡＭ
＞を有する。ワーク・ステーション４１及びハード・デ
ィスク・ユニット４４はヒル・プロはツサ及びメモリ・
ユニット４３に接続された周辺装置である。電源ユニッ
ト４２は当該装置の他のユニットに電力を供給している
。ワーク・ステーション４１はカラー・ビデオ・ディス
プレイ装置４５及び別個のキーボード４６及びマウス（
図示なし〉を備えている。ハード・ディスク・ユニット
４４は７１メガバイト（７１Ｈｂ）のメモリ容ωを有し
、起動時に８　ＨｂＲＡ　Ｍにアプリケーション・プロ
グラム、データ・ベース及び他の複数のデータ・ファイ
ルをレープすること、及びこれらの項目を再ロードする
のに有用なものである。

セル制御コンピュータ４ｏは、米国マサチューセッツ州
ウェストフォードのマサチューレツツ・コンピュータ・
コーポレーションから入手可能なシリーズ５５００コビ
ユータ・システムとコンパチブルである。これは、米国
ニュージャジー州ショトヒルのＡＴ＆丁ベルベル研究所
入手可能なＩＩＮＩＸオペレーティング・システムによ
り幼年する。

セルυ１ｗＪコンピュータ４０はデータ・アクセス・ベ
ースバンド回路網４９を介してアクセス機械（ＡＣＣＥ
ＳＳ　ＨＭＣＩＮＥ）　１及びＡＣＣＥＳＳ　ＨＭＣＩ
ＩＩＮＥ２と呼ばれる本発明の２つのマシンに接続され
ている。データ・アクセス・ベースバンド回路網４９は
ＩＥＥＥ基準８０２．３で規定されている搬送波検出多
用アクセス／衝突検出（Ｃ３ＨＡ／ＣＤ）型である。

ＩＥＥＥ基準８０２．３の仕様は１９８０年９Ｊ］３０
日にＤＥＣ、インテル及びゼロックスが刊行したイサー
ネット・バージョン１．０仕様を発展さぜたものである
。ｒＥＥＥ基準８０２．３の仕様には３つの特徴が付加
されている。

ＨＥＡＩｔＢＥＡＴ　：パケットの送信成功後に、直ち
に「心拍」信号をコントローラに返送する必要がある。

ＪＡＢＢＥＲ：コントローラが什１（１２，１４４ビツ
ト＋プリアンプル）により許容されているものよりかな
り長いパケットを送信しようとしたときに、１−ランシ
ーバが送信を停止するのに必要なトランシーバ１１ｍ１
１゜ＨＡＬＦＳｒＥＰ　５ＩＧＮＡＬＬＩＮＧ　：入出
力回路を交流結合したトランシーバを有するコントロー
ラにより使用できるようにする。

データ・アクセス・ベースバンド回路網４９は次の機能
ブロックからなる。

（２）、受動放送媒体（同軸ケーブル）、（へ）、トラ
ンシーバ（同軸ケーブル用の１−ランスミ゛ンタ争レシ
ーバ）、 （→、同軸ケーブルのセグメントに複数のトランシーバ
を接続し、かつ同軸ケーブルの複数セクションを一緒に
接続するコネクタ、 に）、チャネル・クロック、 （Ｃ）、チャネル・データ・エンコーダ及びデコーダ、 （ｆ）、プリアンプル発生器及び停止器、（ロ）、搬送
波及び衝突検出回路。

同軸ケーブルの媒体は全ネットワークで共通の要素であ
る。トランシーバは同軸ケーブルの媒体に接続されてい
る各ステーションに必要とされる。

データ・アクセス・ベースバンド回路網４９は入出カブ
リッジ・モジュール５３を介してＭＡＰ広帯域回路網５
５に接続されてデータに指定されたＭＡＰプロトコルに
知らせ、かつトークン・パッシング・バス・ネットワー
クのＩＥＥＥ４１Ｆ＝８０２　、４に知らせる。セルυ
Ｊｔｌｌコンピュータ４０はＮＡＰ広帯域回路網５５を
介して工場レベルの管理コンピュータ５６に接続されて
いる。

システム−データ・ベース６２は、当該装置において唯
一のアクセス機械であるときは、セルυｊ御コンピコ、
−タ４０に記憶され、ＡＣＣＥＳＳ　ＨＡＣＩＩＩＭＥ
１によりほぼ二重化されることになる。システム・デー
タ・ベース６２（よ＾ＣＣ［ＳＳ　ＭＡＣＨＩＮＥ２を
介して拡張ｉｉＪ　ＩＩなので、システム・データ・ベ
ース６２の第１部（ＰＡＲＴｌ）はＡＣＣＥＳＳ　ＨＡ
ＣＩＩＩＮＥＩに記憶され、またシステム・データ・ベ
ース６２の第２部ＰＡＲ丁２はＡＣＣＥＳＳ　ＨＡＣｌ
ｌ［ＮＥ２に記憶される。システム・データ・ベース６
２は複数のステーション・レベルのロボット・コントロ
ーラ１０．プログラマブル・コントローラ１１と、プロ
グラマブル・コントローラ５７〜６０及びセル制御コン
ピュータ４０間のインタフェースとして機能する。

ステーション２のプログラマブル・コントローラ１１は
図においてベースバンド（ＢＡＳＥＢＡＮＤ）ＬＡＮ　
１及びＢＡＳＥＢＡＮＤ　Ｉ−ＡＮ２と呼ばれる２つの
ベース・バンド・ローカル・エリア・ネットワーク（Ｌ
ＡＮ）のうちの一つを介してＡＣＣＥＳＳ　ＨＡＣＩＩ
　［ＮＥ　１に接続される。３７１図及び第２図に関連
して説明した４つのデータ項目を含む情報は、ステーシ
ョン２のプログラマブル・コントローラ１１と、八ＣＣ
ＥＳＳ　ＨＡＣＩｌ［ＮＥｌとの間のＢＡＳＥＢＡＮＤ
　２を介して通信され、システム・データ・ベース６２
の構造により再編成される。好ましいネットワークは米
国オハイオ州ハイランド・ハイツのアレン・ブラツドレ
ー（八１ｌｅｎ−Ｂｒａｄｌｅｙ　）　　（株）からデ
ータ・ハイウェイ（Ｄａｔａ　Ｈｉｇｈｗａｙ）の商品
名により提供されている。これらのネットワークの構造
及び動作を説明するために、１９８２年３月９日に発行
されたグルドウスキー（Ｇｒｕｄｏｗｓｋｉ　）　伯に
よる米国特許第４．３１９，３３８号と、アレン・ブラ
ツドレー（株）から入手可能な商業的な印刷物とを参照
すべきである。

スタートアップ動作中は、システム・データ・ベース６
２はセル制御コンピュータ４０からＡＣＣＥＳＳＭＡＣ
ＨＩＮＥ　１にダウンロードされる。動作が継続するに
従って、メツセージはデータ・アクセス・ベースバンド
回路網４９を介して伝送される。以下で更に詳細に説明
するように、これらのメツセージのキャラクタは、第１
図及び第２図に関連して先に説明したメツセージとかな
り異なり、またプログラマブル・コン］・ローラ５７と
の間で８八ＳＥ８八Ｎ０１．八Ｎ２を介して伝送される
メ゛ンセージの４−Ａ／ラクタともかなり異なる。デー
タ・アクセス・ベースバンド回路１４９を介して伝送さ
れるメツセージはデータ・ベース処理メツセージとして
編成される。

第３図に示すように、第２のアクセス機械ＡＣＣＥＳＳ
　ＭＡＣＨＩＮＥ２もデータ・アクセス・ベースバンド
回路網４９に接続することかできる。システム・データ
・ベース６２のＰＡ［２はデータ・アクビス・ベースバ
ンド回路網４９を介してＡＣＣＥＳＳＨ八ＣＩＩＩＮへ
　２にダウンロードされる。このシステム・データ・ベ
ース６２の部分は、８＾５ＥＢＡＮＤ　ＬＡＮ４を介し
てＡＣＣＥＳＳ　ＨＡＣＩＩ　［ＮＥ　２と通信するス
テーション・レベル装置ｉ！５８〜６０のインタフェー
スとして機能する。更に他のステーション・レベル装置
もＢＡＳＥＢＡＮＤ　ＬＡＮ３を介してシステム・デー
タ・ベース６２及びＡＣＣＥＳＳ　ＨＭＣＩｌｆＮＥ２
にインタフェースさせることができる。

第１図及び第２図にＩＴｌ連して説明するように、ある
ステーション・レベル装〃において同一データ項目アド
レスに対して高レベルのコンピュータにおけるデータ項
目のアドレスに関連して、多重階層のコンピュータ・シ
ステム技術には問題がある。メツセージをコンピュータ
・システムの最高レベルから最低レベルに転送し、かつ
翻訳することは、システム応谷時間を遅くさせるもので
ある。

本発明はステーション・レベル装置とコンピュータ・シ
ステムの高レベルとの間のインタフェースとしてのデー
タ・ベース・マシンを提供りるものである。このデータ
・ベースはコンピュータ・システム全体を機能させるよ
うに構築されると共に、第３図のコンピュータ・システ
ムにお番）る各データ項目は、「タグ」即ち全体的な識
別子が割り付けられている。このタグはデータ・ベース
処理において用られる形式の識別子となり、またデータ
項目をコンピュータ・システムにおける種々のマシンの
秒々のアドレス位置に関連付ける便宜的な相互参照とし
ても機能する。

一般に、データ・ベースは異なる形式のデーク°ファイ
ルにより編成される。データ・ファイルはデータ・ベー
スにおいて情報の最大のグループ分けである。データ・
ベース管理プログラムは個別的に識別されるファイル間
の結合及びＩＩＩ係を編成する。ファイル内には複数の
記録があり、各記録内には記録内の情報項目の見出しと
なる多数のフィールドがある。フィールドのうちの一つ
は通常、識別子と定義され、識別フィールドは識別子に
結合されるべき各記録に含まれる。このコンピュータ・
システムでは、識別子がタグ名となっている。

システム・データ・ベース６２により用られる特定のい
くつかの記録は第４ａ図に示されている。

情報はワーク・ステーションのキーボード４６を介して
当該装置に入力され、カラー・ビデオ・ディスプレイ装
置４５に表示される。第４ａ図はカラー・ビデオ・ディ
スプレイ装置４５上に表示される記録生成形式を示す。

フィールド叩ち［原子（Ａｔｏｍ）　Ｊラベルは、一つ
づつスクリーン上にハイライト表示される。ハイライト
表示されたフィールド（“型式（ＴＹＰＥ）”　）の名
称は、カラー・ビデオ・ディスプレイ装置４５のスクリ
ーンの底部にあるカーソル・フィールド６３に隣接して
現われる。カーソル６４が左から右へ移動して次の文字
の位置を支持するに従い、文字が打ち込まれる。また、
フィールドに許容されるキャラクタ数がカーソル・フィ
ールド６３のシンボル″“＜〉間の示されている。情報
が入力され、ユーザーが満足するものに検定されたとき
は、“ｆ３実行（ＣＯＭＭＩＴ）”命令がシステム・デ
ータ・ベース６２のファイルの記録に書き加えられる。

第４ａ図のラベル゛ｆ１次のタグ（ＮＥＸＴ丁八Ｇ）へ
・・ｆ４削除（ＤＥＬＥＴＥ）”は、キー“ｆ″及び″
１″を操作することにより、又は命令が表示されている
スクリーンに触れることにより入力が可能な命令を表わ
している。

第１図及び第２図に示したプログラマブル・コントロー
ラ１１の４デ一タ項目のような各データ項目には、記録
が生成される。第４ａ図に示すように、フィールドは、
一般セクション、パラメータ・セクション、説明セクシ
ョン及び警報パラメータ・セクションを含む４セクシヨ
ンにグループ分けされる。例えば、一般セクション内に
は、タグ名、データ形式、テキスト説明及び“イン・サ
ービス″ステータスのフィールドがある。第１図及び第
２図のＨＯＴＯＩＩデータ項目に割り付けられた゛タグ
名″は゛’ＮＯ丁ＯＲ”である。゛′型型式スフイール
ド種々の形式のデータ項目のうちのいくつかは、ＢＩＴ
　、　ＮＵ１４ＢＥＲ，ＴＥＸＴｒある。ＨＯ丁ＯＲス
テータス・ビットのようなプログラマブル・コントロー
ラ１１のメモリにおける論理ビットは、ＢＩＴデータ形
式のものとなる。ＡＣＣｌｌＨ１のようなタイマーの積
算値はＮＩＩＨ８ＥＲデータ形式となる。ＣＲＴのスク
リーン上に表示するためにＡＣ８ＩＩフォーマットによ
り伝送される英語の旬のようなデータは、ＴＥＸＴデー
タ形式のものどなる。

当該装置における各ステーションには記録も生成され、
このような記録を生成する形式は第４ｂ図に示されてい
る。ステーションはタグ名（この実施例ではコンベア（
ＣＯＮＶＥＹＯＩ？　）も受信する。このタグは゛形式
″フィールドに人力されるステーション（ＳＴ＾丁［Ｏ
Ｎ）なる用語によりステーション・タグとして識別され
る。ステーション記録！録の他のフィールドはパラメー
タ・セクション、説明セクション及び警報パラメータ・
セクション内でグループ分けされる。ステーション・タ
グも第４ａ図の形式のパラメータ・セクション内のフィ
ールドのうちの一つとして入力されてデータ項目記録を
生成することに注意すべきである。

第５図はステータス識別子を用いて特定ステーションの
データ項目の全記録に関連付ける方法を示す。ＨＯＴＯ
Ｒのようなタグ名はステーション２のプログラマブル・
コントローラ１１におけるＨＯＴＯＲステータス・ビッ
トに対応するデータ項］」記録を識別するために入力さ
れる。ステーション識別子″Ｃ０ＮＶＥＹＯＩｔ”はデ
ータ項目の位置を識別するために入力された。第１図及
び第２図に示すデータ項目ＭＯＴＯＲ、ＡＣＣＵ）Ｉ　
１　、Ｓ１丁Ｃ１＋及びＰＲＥＳＥＴ　１、及びＣ０Ｎ
ＶＥＹＯＲ”ステーションのステーション記録に対して
相互参照されたものの全部のために４つの記録が入力さ
れる。このようにして、名デー夕項目記録においてステ
ーション情報を反復することなく、全てのデータ項目を
特定のステーションと、ステーション記録の情報に関連
付【プさせることができる。

第５図は更に第４ａ図及び第４ｂ図の形式で入力された
情報をセル制御コンピュータ４０及びアクセス機械の記
録に記憶する方法ら示す。これらの記録には、゛原子″
とも呼ばれる多数のフィールドを備えている。以下は、
優に説明する種々の記録において共通に見られる原子の
いくつかについて、アルファベット類に簡単な記述をつ
けた表である。

Ｃ３Ｔ＾■原子：この原子は読み出し専用原子であり、
データ項目は最初に更新されたか、データ項目は所望の
速度で更新されているか、及びデータは有効か否かのよ
うなデータ項目について一定のステータス情報を示して
いる。

ＣＶＡ［）ＯＲＩ３ａ子：コノ原子ｕ　ＣＶＡｌ、ｔｌ
Ｅ　（共通ｍ＞　＊’ｚのリモー１〜・ステーション・
テーブル・アドレスを表わす。

ＣＶＡＬＵＥ原子：この原子はデータ項目に古き込むこ
とができる命令値を表わす。

ｌＮ５ＥｎＶ原子：この原子は、データ項目は機能して
いるか否かを知らせるピット形式の２ステート原子であ
る。

ＲＡＴＥ　：この原子はデータ項目を更新するための走
査クラスのカテゴリを表わすコードである。

ＲＨＴ　ＦＨＴ原子：この原子は３デイジツトＢＣＤ　
、　１６ビツト符号なし２進数、１ビツト２進数、ＡＳ
ＣＩＩコード、又はプログラマブル・コントローラ１１
のタイマー及びカウンタに用られた表示のうちの一つの
ようなデータを表わす表記法を表わす。

１？５ＴＡＮ原子：この原子はデータ項目を収集ずべき
ネットワーク・ステーションのタグ名である。

ＴＡＧ原子：これはデータ項目の全体的な識別子である
。

ＴＹＰＥ原子：この原子は■＾Ｇ原子により識別された
データ形式の記述である。この記述は形式ＢＩＴ・ＴＩ
ＭＥＲ１又はＴＥＸＴのようなデータ項目のレベルにあ
ればよく、又は記述は５ＴＡＴＩＯＮのようなシステム
・レベルにあればよい。

ＶＡＤＤＩＩＳ原子：これはＶＡＬＵＥ原子のステーシ
ョン・データ・テーブル・データ・アドレスである。

ＶへＬｔｌＥ原子：この原子はデータ項目のデフオール
１−値か、又は修正値である。

第５図に示すように、セル＆１１″ｌＡコンピュータ４
０の各データ項目記録には、ワーク・ステーション４１
の画像表示装置上の記録を見るための表示パラメータが
含まれる。これらの表示パラメータには第４ａ図に示す
カラー−ビデオ・ディスプレイ装Ｍ４５のスクリーンの
「説明１部分に見られるフィールドが含まれている。ア
クセス機械はこの情報を必要としないので、これが記録
に他のデータと共にダウンロードされることはない。他
方、第４ａ図に示すカラー・ビデオ・ディスプレイ装置
ｄ４５のスクリーンの１パラメータ」部分におＧＪるフ
ィールドに入力されたデータは、ワーク・ステーション
４１からデータを収集するためにアクセス機械により用
られるので記録に関連するパラメータ・フィールドには
、データ形式（例えば、ビット、番Ｍ）、ステーション
Ｌｌ別（ＣＯＩＩＶＥＹＯＩＩ）、ポーリング・クラス
（例えば１〜６）、及び英数字形式の表示（例えば、２
進数、３ＢＣＤ）が含まれている。更に、アクセス機械
における記録には、読み出しアドレス（ＶＡＤＤＲ＞　
、及び占き込みアドレス（ＣＶＡＤＯＲ）を含めること
ができ、これに、」；す、あるステーションで第１のア
ドレスでデータを読み出し、他のステーションに潟ぎ込
むことが℃゛きる。

読み出しアドレス及び７１す込みアドレスは同一でもよ
い。

記述及びパラメータ１京子とは別に、セル制御コンピュ
ータ４０及びアクセス機械の記録には、実時間応答を修
飾して１ｔＩＩＪ御しているコンベアの条件を変更して
もよい話性フィールド即ち「活性Ｊ原子の数が含まれて
いる。ン６性原イには例えば、収集ステート（Ｃ３ＴＡ
Ｔ）　ｌ１ｉｔ子、占＠　込ミｍＴ　（ＣＶＡｌ　Ｕｒ
）、及び読み出し値（ＶＡＬＩＩＥＩ　１６を子がある
。

ヒル制御コンビコータ４０のステージコン記１．☆に（
ま、第４ｂに示′７Ｉ説明フィールド川の原ｊ１も含ま
れており、アクセス機械はこれらを必要とすることはな
い。ステーション記録用のパラメータＩＩＩ＜子は第５
図に示すようなデータ項目記録ど多少異なっている。パ
ラメータ原子には、ステーションに接続されているアク
セス機械用の識別子、ステーションを接続しているネッ
トワーク・ボー［・、ステーション・アドレス、ステー
ション形式、［イン又【、東アウ１へ・サービス」タグ
、及び警報エネーブル／ディレープル・ステータス原子
が含まれている。更に、ステーション記録の他の原子を
ステータス原子であると考えてもよい。ステーション記
録には「活性１原子が含まれない。

第６図はデータＩｎ目記録を編成し、データ・ベース６
２に７クレスする方を大を示す。「ハツシュ（ｆｌａｓ
ｈ）関数」とし−Ｃ当該の技術分野において知られてい
る形式の数学的な関数がタグ原子に印加さ１″Ｌ、第６
図に示すハツシュ・コード・テーブルに計搾されたメモ
リ・アドレスを発生させる。このメモリ・アドレスによ
り、ポインタ即ち第２のアドレスを記憶し、このアドレ
スが記録にＪ３いて第１データ・ワードのアドレスとな
る。データ項目記録はデータ・ディクショナリ・ポイン
タのポインタ（この場合は第１のデータ・ワードからの
オフセットを表わづ数）付きのヘッダを有する。各記録
の「形式」、例えばビット、番号又はステーション用の
データ・ディクショナリが備えられており、このデータ
・ディクショナリはメモリの他の位置に記憶され、その
特殊形式の多数記録に対するデータ・ディクショナリ・
ポインタにより結合される。このデータ・ディクショナ
リには特殊形式の記録及び記録内の位￥１（記録の開始
からのオフヒツト）にお番プる原子リストが含まれる。

また、データ・ディクショナリには原子形式のような原
子についての他の情報を含めてもよい。オフセットを参
照した後に、特定の原子値を記録にアクセスすることも
できる。

ハツシングは記録を非隣接的、かつ不連続的な方法で数
学的にメモリに加算することを可ｒ１１．：する。従っ
て、データ・ベース６２に新しい記録を挿入することが
でき、外見をステーション・レベル・アドレスの連続的
なシステムに開連しているものにし、しかも実際にはメ
モリのランダム位置に記録し、また記録を取り出す。

先に述べたように、ＴＹＰＥ原子による異なった形式の
記録がある。各形式の記録のために、データ・ベース６
２にはデータ・ディクショナリが含まれている。このよ
うな強調はここで説明した基本的な発明に必要ではない
ので、以下のデータ・ディクショナリでは、警報機能に
関連するある原子を省略していた。ステーションのよう
なシステム・レベル・データ用のデータ・ディクショナ
リには次の原子が含まれる。

Ａ旧＾Ｇ　＝アクセス機械のタグ名、 ＡＣＫ　　：肯定的応答、 ＤＩＳＴ＾　：診断ステータス、 （１讐ＰＯＲｒ：ネットワーク・ボート、ＩＮＳ［ｌｉ
Ｖ：イン・サービス・ステータス、Ｒ＾丁Ｅ二走査クラ
ス、 ５ＴＡＤＤＲニス７−ジョン・ネットワーク・アドレス
、５ＴＹＰＥ　　ニスチージョン形式、 ■へＧニスチージョン・タグ名、 丁ｌＮ５ＥＲニスチージョンのタグのイン／アラ１〜・
壷ナービス・ステータス、 ＴＹＰＥ　：形式コード、 ＶＡＬＵＥ　：ステータス・コード、 ＢＩＴのようなデータ項目記録のデータ・ディクショナ
リには次の原子が含まれる。

八〇に：内定応答、 ＣＳ丁＾丁：収集ステータス、 ＣＶＡＤＤＲ：コマンド値アドレス、 ＣＶＡＬＵＥ　：　：Ｉ　ｖノド値、 ＣＶＤＢＮＣ：コマンド不一致デバウンス、ｌＮ５ＥＲ
Ｖ　：イン・サービス・ステータス、Ｒへ■Ｅ二走査ク
ラス、 ｆｌＨＴＦＨＴ　：リモート・データ・フォーマツｉ〜
、５ＴＡＴＮ　ニスチージョン・タグ名、ＴＡＧ　：タ
グ名、 ｒＹＰＥ　：型式名、 Ｖ＾ＤＤＲ３：　Ｖ＾ＬＩＩＥのデータ・テーブル・ア
ドレス、ＶＡＬＵＥ　：収集値。

ＩＮＦＥＧＥＲのようなデータ項］コ記録のｉ−タ・デ
ィクショナリには次の原子が含まれている。

八ＣＫ　：　＋４７定応答、 Ｃ３Ｔ八１［＝収集ステータス、 ＣＶＡＤＤＲ：コマンド又は書き込み値アドレス、ＣＶ
ＡＬＵＥ：コマンド又はよき込み（０、ｌＮ５ＥＩＩν
：イン・サービス・ステータス、ＲＡＴＥ　：走査クラ
ス、 ＲＨｒｒＨＹ：　３テイジツトＢｃＤ　、　４デイジツ
トＢＣＤ　。

６デイジツトＢＣ０、１６ビツト符号付き２進数、及び
１６ビツト符号なし２進数を含むリモー１〜・データ・
〕〕Ａ−マット Ｒ３ＴＡＴＮ　ニスチージョン・タグ名、■へＧニスチ
ージョン・タグ名、 ＶＡＤＩ）Ｒ３ニジＡ　１．　ＩＪ　Ｅ原子のデータ’
７−プル・アドレス、 Ｖ八しＵＥ　：　収集（ｃ。

ＴＩＭＥＨのようなデータ項目配録のデータ・ディクシ
ョナリには次の原子が含まれている。

ＡＣＫ：ｉ”ｊ定応答、 Ｃ０ＮＶＥＲ：タイム・ベースの変換係数、Ｃ３ＴＡＴ
Ｅ　：収集ステータス、 ＣＶＡＤＤＲ：コマンド又は害き込み値アドレス、ＣＶ
ＬＵＥ　：コマンド又は占き込み値、ｌＮ５ＥＲＶ　：
イン・サービス・ステータス、ＰＲＥＳＥＴ　：タイマ
ー・プリセット値、ＲＡＴＥ　：走査クラス、 ＲＨｒＦＨＴ　：リモート・データ・フォーマット、Ｒ
３ＴＡＴＮ　ニスチージョン・タグ名、ＴＡＧ　ニスチ
ージョン・タグ名、 ＴＩＨＥＤ　：タイマー完了ステータス、ＴＩＭＩＮＧ
　：タイミング・ビット、ＴＹＰＥ　：型式コード、 ＶＡＤＤＲ３：　ＶＡＬＵＥ原子のデータ・テーブル・
アドレス、 ＶＡＬＵＥ　：収集又は読み出し値、 第７図及び第８図は、データ・ベース６２がＡＣＣＥＳ
Ｓ　ＨＭＣＩＩＩＮＥｌに存在し、実時間のファク１゛
り環境で動作する際にステーション・レベル装置と通信
をする本発明の特徴を示す。データ゛ヘース６２に変更
を行なうときは、アクセス機械が「オン・ライン」にあ
る間に行なう。また、データ・ベース６２はセルυＩ　
ｔｉｌ＋コンピュータ４０に存在し、ワーク・ステーシ
ョン４１を介して人間のユーザーと通信をする。

これらの２つの異１τるインタフェース・タスクを実行
する２つのコンピュータ、叩もセル制御コンビＪ−夕４
０及びＡＣＣＥＳＳ　ＨＭＣＩＩＩＮＥｌを備えると都
合がよい。両１’４８示、及びキーボード応答のような
全ての１−ザー・インタフェース機能と、ステーショ）
ンからの更新データのタスクがピル制御ｍ’ｌンビニｊ
−り４０のみにより処理されるときは、コンピュータ・
システムの応答が極端に低下する。

従って、アクセス機械はヒルυＩ′ｍコンビ１−夕４０
に対してパートナ−のように存在し、ステージ」ン・イ
ンタフェース及びユーザー・インクフェース・ジョブを
これらの１ｎで分割することにより、システム応答を大
きく改善することができる。

ｌｕ副制御］　ンＬ”　１−　タ４０　トＡＣＣＦＳＳ
　ＨＡＣＩＩＩＮＥ　１との間にパートナ−シップを形
成するには、一定のデータ・ベース処理を実行する際に
、これらの間に通信が必要である。これらの処理は以下
のように分類され、定義される。

構成処理 ΔＤＯＴＡＧ／ＰＯＩＮＴ　：タグを付けたデータ項目
記録をデータ・ベース６２に加算する。

ＤＥＬＥＴＥ　ＴへＧ／ＰＯＩＮｒ　：この処理はデー
タ・ベース６２からタグ付きのデータ項目記録を停止し
、他のデータ項目に再割り付けするタグ名を開放する。

ＲＥＡＤ　：データ・ベース６２から第１のタグ付きデ
ータ項目の全ての原子についての情報を読み出す。

一旧■Ｅ：データ・ベース６２に第１のタグ付きデータ
項目の全ての原子についての情報を書き込む。

ＬＯＣに：データ・ベース６２のタグ（ｑきデータ項目
に対するデータの古き込みをυｊｍする処理。

ＵＮＬＯＣに「ロック」処］！ｌ！の影響を除く処理で
あり、これには「ロックＩＤ二１−ド」が必殻である・
ＣＬＥＡＲＬＯＣＫ［：Ｄ　ＰＯＩＮＴ　：　シスーｒ
ム°フォールトがう回復した後のＵロック」処理の影響
を除く処理であり、これには［ロック［１）コード」を
必要としない。

データ・アクヒス処理 原子の’ＧＥＴ”リストコニの処理ではＡＣＣＥＳＳＨ
ＡＣｌｌＩＮＥｌのような一つのアクセス機械のデータ
・ベースの多重タグ付ぎデータ項目から多重原子を読み
出す。これらの原子はＢＡＳＥＢＡＮＤ　ＬＡＮＩ及び
ＢＡＳＥＢＡＮＤ　ＬＡＮ２土の種々のステーションで
のデータを表わすことができる。

原子の“ＰＵＴ　”リスト：この処理では、ＡＣＣＥＳ
ＳＭＡＣＨＩＮＥ　１のような一つのアクセス機械のデ
ータ・ベース６２の多重タグ付きデータ項目に多重原子
を古き込む。これらの原子はＢＡＳＥＢＡＮＤ　ＬＡＮ
１及びＢＡＳＥＢＡＮＤ　ＬＡＮ２上の種々のステーシ
ョンでのデータを表わしてもよい。

ユテイリテイ ＢＡＣＫＵＰ：この処理では、データ・ベース６２のコ
ピーを作成し、このコピーを最初にセル＆ＩＩ　ＩＩＩ
コンピュータ４０に、特にハード・ディスク・ユニット
４４に記憶する。

ＲＥＳＴＯＲＥ　：この処理では、データ・ベース６２
のバックアップ・コピーをセル制御コンピュータ４０の
ハード・ディスク・ユニツ１〜４４から再読み出しをし
、アクセス機械に再ロードする。データ・ベース構成は
、基本的にタグ付きデータ項目を加えるか、タグ付きデ
ータ項目を削Ｆｆ、するか、又は原子情報を読み出し又
は書き込むことによりタグ付きデータ項目における原子
を変更するかに関連する。一定の「ロック」処理がこれ
らのり本構成処理に関連される。

データ項目をロックしたときは、”ＲＥΔ０″処理によ
りデータ項目記録からデータを読み出すことがテキルが
、”ＷＲＩＴＥ　”及ヒ”ＰＵＴ　”処理によるデータ
項目記録の書き込みデータにはυ１限がある。

「読み出しのみ」の点をロックすることにより、これら
書き込みの処理の全てをロックすることができ、又はデ
ータ・ベース構成を実行するソースからのみ更新するた
めにこの点をロックするコトができる。このソースは１
０ツク識ζノ」名文ハＭ号が与えられる。セル制御コン
ピュータ４ｏがフォールト条ｆ１から再スタートしたと
きは、タグ付きデータ項目のロックを解くことが必要な
こともあり、このことから“ＣＬＥΔｌｉｔ　ＬＯＣに
″処理が錫えられている。

”ＧＥＴ”及び“ＰＩＩＴ　”処理はデータ・ベースの
アクセス処理である。これらにはデータ俸アクセス・ベ
ースバンド回路網４９の利用で＾い優先順位が与えられ
ており、「構成」処理より短い処理時間を必要とする。

個別的な”ＧＥＴ”又は’　ＰＵＴ”には１アクセス礪
械が含まれるが、連続的な”ＧＯＴ”又ハ“Ｐ　Ｕ　Ｔ
”を用（、Ｎ　ｒ　ＡＣＣＥＳＳ　ＨＡＣＩＩＩ）ＩＥ
　１及びＡＣＣＥＳＳ　ＭＡＣＨＩＮＥ２のような２つ
のアクセス機械でデータをアクセスすることができる。

ＡＤＤ　ＴＡＧ　／ＰＯＩ訂、ＲＥＡＤ、及び讐旧■［
のような構成処理には、ヒルｖＪ御コンピュータ４０に
より指令され、アクセス鍬械に対するメツセージの送出
、アクセス機械からセル制御コンピュータ４０へのメツ
セージの返送が含まれる。これらの処理はニーブーにと
りトランスペアレントである・これらのユーザーは第４
ａ図及び第４ｂ図のスクリーン情報を見ると共に、デー
タ・ベース管理プログラムは、あるスクリーン表示の呼
び出し又はデータの入力の入力に応答して、ＡＤＤ　丁
ＡＧ／ＰＯＩＮＴ、ＲＥＡＤ、及び旧？ＩＴＥのような
構成処理を実行する。

セルυ制御コンピュータ４０のデータ・ベース管理プロ
グラムは、これらの機能を実行するために、セル制御コ
ンピュータ４０におけるデータ・ベース６２の形式で動
作し、アクセス機械にメツセージを通信することになる
。史に、アクセス機械は構成処理の実行を含むそのデー
タ・ベースの形式の管理のためにプログラムされている
。

第７図は“ＡＤＤ　ＴＡＧ／ＰＯＩＮＴ　”処理を示Ｊ
０この処理により、オンライン構成、又はアクセス機械
の例と、そのデータ・ベース６２とが冑られる。

この例では、光電センサをコンベア２４に付加し、プロ
グラマブル・コントローラ１１のメモリの位置がアドレ
ス゛’０１１”によりデータ・ワードのビット“ＯＯ″
に存在するように、入力モジュールの端末に結線するも
のと仮定している・第７図に示すように、データ変数）
１０ＴＯＲ、ＳイＩ丁Ｃ１１、八ＣＣＩＩＨ１及びＰＲ
ＥＳＥＴ　１は連続的な一連のメモリ・アドレスを発生
するように編集されてはいないが、その代わりにこれら
のタグにハツシュ機能を適用することにより、メ七り・
アドレスが割り付けられる。従って、データ項目ＨＯＴ
ＯＲ、５ＷＩＴＣ１１、ＡＣＣＵＨ１及ヒＰＲＥＳＥＴ
１　ヲ第７図に示すと共に、メ［りのランダム・アドレ
ス、及びＥＹＥ　１と呼ぶことにする新しいデータ項目
（第１図を参照されたい）がそのタグのハツシュ機能を
適用丈ることに基づくメモリ位置に割り付けられること
になる。

特定のメモリ・アドレスに新しいデータを配ｆｆ１Ｔる
ためにデータ・ベース又はアプリケーション・プログラ
ムを再編集する必要はない。

第９図に、また第１０図は更に詳細にデータ・アクセス
・ベースバンド回路網４９を介してＡＣＣＥＳＳ　ＭＡ
ＣＨＩＮＥｌに送出されたメツセージ用のプロトコルを
概要的に示す。第９図に示Ｊ−ように、データ・アクセ
ス・ベースバンド回路網４９を介して送出されたデータ
・ベース処理メツセージには、８バイトのプリアンプル
６５と、これに６バイトのマシン・レベル着信アドレス
６６．６バイトのマシン・レベル発信アドレス６７及び
２バイトのメツセージ型式識別子６８が続く。これらの
項目には４６バイトから１５００バイトまでの範囲にあ
るメツセージ・データ７１が続く。データ・アクセス・
ベースバンド回路網４９を介して送出されるメツセージ
の終端部には４バイトのナイフリック・リダンダンシー
・コード（ＣＲＣ）がある。

第１０図を参照すると、”ＡＤＤ　ＴＡＧ／ＰＯＩＮＴ
　”メツセージが更に詳細に説明示されている。メツセ
ージ・データの第１エレメントはプロトコル・ヘッダー
７０である。プロトコル・ヘッダー７０には“ＡＤＤ　
ＴＡＧ／ＰＯＩＮＴ　”メツセージとしてメツセージを
表わす機能コード７３が続く。機能コード７３にはデー
タ・エレメント７４が続いてＪ３す、データ・エレメン
ト７４にはメモリ・アドレスに加算してメツセージ（第
１０図のメツセージに第７のデータ・エレメント８０と
して示す。）におけるデータ点基準の位置決めをする数
字のオフセットが含まれている。データ点基準には、デ
ータ項目のタグ名と、データ項目記録が存在するアクセ
ス機械の識別子とが含まれている。

続いて、第１０図において、点基準オフセットには、ｇ
ＡＩ４エレメント７５が続き、セル・レベルのようなレ
ベルに１１服することが可能な点基準の領域を指定して
いる。これは、セルの領域内で特４１となるタグを定め
るものである。領域エレメント７５には、ビット、整数
又はタイマーのようなデータ型式を指定するデータ型式
エレメント７６が続く。データ型式エレメント７６には
データ項目において原子数を指定するデータ・エレメン
ト７７が続く。データ・エレメント７７にはオフセット
７８，７９、アレーをなす原子アドレス８１、及びアレ
ーをなす原子値８２が続く。Ｑ後に、プロトコル終端７
２が続く。

いくつかの原子は初期値が必要であり、初期値が指定さ
れなかったときは、デフオールド値が設定される。初期
（１１は、データをステーションから収集することにな
るＶへＬＵＥ原子のような他の原子には必要としない。

第７図に示すように、［Ｙ［１デ一タ項目をセル制■コ
ンピュータ４０におけるデータ・ベース６２の型式に加
算したときは、“八〇〇　ＰＯＩＮＴ　”メツセージ用
＾ＣＣＥＳＳ　　ＨＡＣＩＩｒＮＥ　１　ニ伝送すレル
。

“八〇ＯＰＯＩＮＴ　”メツセージにはデータ・ベース
６２の情報を記憶するために必要なタグ名が含まれる。

更に、“八ＤＤ　ＰＯＩＮＴ　”メツセージには、ＥＹ
ＥｌのようなりＩＴ型式のデータ項目のデータ・ディレ
クトリによりで定義されているＲ３ＴＡＴＮ原子及びＶ
ＡＤＤＲ３原子の形式で、リモート・ステージ」ンにお
けるデータ項目の位置が含まれている。ステーション位
置情報はオンライン橘成変更中においてのみ送出され、
後に実行されるデータ・ベース・アクセス処理には必要
ではない。

メツセージの受信及び実行を確ｕｆｆるために、ＡＣＣ
ＥＳＳ　ＨＡＣＩＩＩＮＥＩは第１１図にマツプ化した
メツセージを返送する。このメツセージにはリターン・
プロトコル・ヘッダ８３、アレーの原子有効コ−ド８５
、原子右’Ａ＋コード８５の１ｉｉｌ始のＡ“フセット
・ポインタをイｊＴＪるデータ・エレメント８４、及び
リターン・プロトコル終端８６が含まれている。

点は、−ｆｌ構成されると、ステーション２のブ［］グ
ラマプル・コントローラ１１における条件句【ノに応谷
して、その「活性」原子の収集及び更新を開始する。第
７図のデータ・ベース６２の下流において、通信ハード
ウェア及びソフトウェア・インタフェース６３はデータ
項目及びステーション記録のアドレス情報を利用して、
第１図に示す型式のネットワーク・メツセージ６４を使
用しているステーション２のプログラマブル・コントロ
ーラ１１の位置゛０１１”と通信をする。

データ項目は、一旦構成されると、そのステーション・
レベル・アドレスではなく、そのタグ名によりＡＣＣＥ
ＳＳ　ＨＡＣＩＩＩＮＥ　１から抽出可能となる。更に
、データ項目記録は、そのタグ名により抽出可能なとき
は、ステーション・レベル・アドレスの形式にあるオバ
ーヘッドを搬送することなく、単一のメツセージにより
、他のステーションから更に速くデータ項目を抽出する
ことができる。

第８図は４ステーシヨンからのデータの抽出を示す。一
つのローカル・ネットワークに接続されているステーシ
ョン１〜４の４つのプログラマブル・コントローラにお
ける位置″０１０　”からデータを得るために、４ネツ
トワーク・メツセージ６４を必要とすることはない。こ
のデータは、収集され、これらのデータ項目をデータ・
ベース６２に加粋した構成処理により決定された４位置
のデータ・ベースに記憶される。典型的なものとして、
抽出づ゛るためのコマンド、又は’ＧＥＴ　”をデータ
・ベース６２からの複数のデータ１ｎ目は、”ＧＥＴ″
処理を実行するルーチンを呼び出すセル制御コンピュー
タ４０のアプリケーシヨン・プログラム１６により発生
される。

“ＧＥＴ”処理を実行するルーチンは、第１２図に示ず
“ＧＥＴ”メツセージを発生することになる。

このメツセージはプロトコル・ヘッダ９ｏ、“ＧＥＴ　
”　＠能を指定するデータ・エレメント９１、抽出する
原子数を指定するデータ・エレメント９２、アドレス指
定するアクセス機械を指定するデータ・エレメント９３
、アレー９５の原子基準の開始のオフセット・ポインタ
を得るデータ・エレメント９４、及びその後のアレー９
５、プロトコル終端９６が含まれる。各原子Ｍ準には、
原子名、及び原子が関連するデータ項目に関連するタグ
名が含まれる。

”ＧＥ丁″メツセージはＡＣＣＥＳＳ　ＨＭＣＩＩＩＮ
Ｅ　１により受信され、これらのタグ名を用いてデータ
・ベースからデータ項目を抽出し、かつアッセンブリし
、第８図及び第１３図に示す“ＧＥＴ”リターン・メツ
セージを発生することになる。”ＧＥＴ”リターン・メ
ツセージには、プロトコル・ヘッダｉｏｏ。

アレーの原子有効コードに対するオフヒツト・ポインタ
１０１、アレーの原子ディレクトリ・エレメントに対す
るオフセット・ポインタ１０２、及びアレーの原子値に
対するオフセット・ポインタ１０３が含まれる。これに
は、原子有効コードのアレー１０４、原子ディレクトリ
・エレメントのアレー１０５、アレーの原子値１０６、
及びプロトコル終１１０７が続く。原子ディレクトリ・
エレメントのそれぞれ原子データ型式、バイトによる原
子の大きさ、及び原子値バッファの開始から特定の原子
値までのバイトによるオフセットが含まれる。

第８図に戻る。この例におけるアレーの原子値には、ス
テーション１〜４のそれぞれの位ｎ”。

１０″でのデータ値が含まれる。セル制６１１１ンビュ
ータ４０がＧＥＴ”リターン・メツセージを受信すると
、活性原子がデータ・ベース６２の型式に更新され、こ
れらの抽出に呼び出された７ブリケーシヨン・プログラ
ム１６により管理された他のいくつかの方法により表示
、又は使用される。

どのようにして’ＧＥＴ”処理が原子基準にヰづき、か
つステーション位置から独立して、データ・ベース６２
のデータにアクレスがｌ′Ｉｒ能であるかは、以上から
明らかであろう。データは、ステーション位置よりも他
のいくつかのに４１．に関連する。

甲独のネットワークを介しで＾ＣＣＩ：ＳＳ　ＨＡｃｌ
ｌＩＮ［１に４ステーシヨンを接続したが、異なるロー
カル・エリア・ネットワークを介してＡＣＣＥＳＳ　Ｈ
ＡＣＩＩＩＮＥ　１に接続されているステーションから
データを収集することもできる。“ＧＥＴ”処理はデー
タ・ベース読み出しのアクセス処理に類似しているとき
は、“ｐｕｔ　”処理はデータ・ベース書き込み処理に
類似したものとなる。”Ｐ吋”処理に実行に必要なデー
タは第１４図及び第１５図の“ＰＵＴ　”処理及びその
リターン・メツセージのマツプにそれぞれ示されている
。

“’ＰＵＴ　”メツセージには、異なるステーションで
タグ付きデータ項目にＩｌｌｌ回連な複数の原子が含ま
れている。第１４図に示すように、°″ＰＵＴ　”メツ
セージには、プロトコル・ヘッダ１１０、“ＰＩＩＴ”
ａ能データ・エレメント１１１、原子データ・ニレメン
１〜の番号１１２、アクセス機械基準エレメント（アク
セス機械タグ）１１３、原子基準のアレーのオフセット
・ポインタ１１４、ディレクトリ・エレメントの原子基
準に対するオフセット・ポインタ１１５のアレー、原子
値のアレーに対するオフセット・ポインタ１１６、ｎｅ
ｔ　ｒ　基準１１７のアレー、“’　ＧＥＴ”リターン
・メツ１＝−ジ用の原子ディレクトリ・エレメントにつ
いて説明したデータを含む原子ディレクトリ・エレメン
ト１１８のアレー、原子値１１９の７レー、及び他のメ
ツセージ用のプロトコル終結と同じようなプロトコル終
結１２０が含まれている。

“ＰＵＴ　１１メツセージはセルａ、ＩＩ　１ｌＩＩコ
ンビコータ４０からアクセス」械に送出され、応答によ
る“”ＰＵＴ”リターン・メツセージはアクレスト１械
からセル制御コンピュータ４ｏに送出される。

“ＰＵＴ”リターン・メツし−ジにおけるデータは、第
１５図にマツプ化されており、プロｌ−、：Ｉル・ヘッ
ダ１３０、原子有効性コードのオフセット、ポインタ１
３１、アレーの原子有効性コード１３２及びプロトコル
・テール１３３が含まれ−Ｃいる。

第１６図はＡＣＣＩ：３５　ＨＡＣＨＩＮＥ　１及び八
ＣＣＥＳＳＨＡＣＩＩＩＮＥ　２に関連されるハードウ
ェア及びソフトウェアの詳細を示ず。ＡＣＣＥＳＳ　Ｈ
ＡＣＩＩ　ＩＮＥ　１は装置ラック（図示なし）に支持
されている４モジコールを有する。装置ラックには、３
モジユール、即らデータ・アクセス・ブロセツ＋ｆ（Ｄ
ＡＰ）モジュール１４０、ローカル・エリア・ネットワ
ーク（ＬＡＮ）インタフェース・モジュール１４１、及
びアクセス機械ブロレ゛ン督す（へＰへ）モジュール１
４２を有する１°Ｖ而マ）ｆ−ボード１４３が含まれて
いる。装置ラックにおりる他のモジュールには、入出カ
ブリッジ・モジュール５３があり、想像線で概要的に小
φ位置で装置ラックに支持されているが、背面マザーボ
ード１４３に接続されてはいない。入出カブリッジ・七
ジュール５３はＨＡＰ広帯域回路網５５の１）４而１の
１］ネクタを介して接続され、またその前面の他の］ネ
クタを介してデータ・アクセス・ベースバンド回路網４
９に接続されている。ＤへＰモジュール１４０ｂその前
面上のデータ・アクセス・ベースバンド回路網４９に接
続りるコネクタ１４５を有する。

ＡＣＣＥＳＳ　ＨＡＣＩＩＩＮＥ２もＤＡＰしリターン
１４６と、１八Ｎインタフエース・ｔジュール１４７と
、ＡＣＣ［ＳＳ　ＨＡＣＩＩＩＮＥ　１のＤＡＰ七ジュ
ール１４０へ、ＡＰ＾モジュール１４２と同一のへＰ＾
モジュール１４８とを有する。第２の入出カブリッジ・
モジコーール５３はＡＣＣＥＳＳ　）ｌＡｃｌＩＮＥ２
に必要ではない。

更に、第１６図もＡＣＣＥＳＳ　ＨＡＣＩＩＩＮＥ２の
ＤＡＩ’モジュール１４６〜ＡＰＡモジュール１４８の
プログラム・ファームウェア及びソフトウェアの編成を
示しており、これはＡＣＣＥＳＳ　ＨＡＣＩＩＩＮＥｌ
と同一である。

ＤＡＰモジュール１４６は、米国アリシナ州フェニック
ス、及びテキサス州オースチンのモトローラ（株）から
入手可能な６８０００シリースのマイクロエレクトロニ
ックＣＰｕを備えている。この部品は０＾Ｐモジユール
１４６の中央制御素子即ち頭脳である。最高レベルのプ
ログラム部品は多重タクス実行プログラム１５０であり
、これらのうちで多数のものは商業的な供給者から種々
なモデルのマイクロエレクトロニックＣＰｕを入手する
ことが可能である。この実施例において用いられた特定
の一つは、米国ペンシルバニア州スプリング・ハウスの
ＪＨＩソフトウェア・コンサルタントからの業者指定の
最高業務執行者により入手可能である。

多重タクス実行プログラム１５０はオペレーティング・
インタフェース・しジュール１５１を介して他の４つの
データ・リンク・ドライバ・モジュール１５２〜データ
収集モジユール１５５にインタフェース接続されている
。最初の２つのデータ・リンク・ドライバ・モジュール
１５２、ＬＡＮインタフェース・アプリケージョンφモ
ジュール１５３は通信タクスを実行し、一方第２の２つ
のデータ・ベース管理モジュール１５４、データ収集モ
ジュール１５５はデータ・ベース６２にデータを収集し
、管理し、かつアクセスするタクスを実行する。データ
・リンク・ドライバ・モジュール１５２は、データ・ア
クセス・ベースバンド回路網４９を介してメツセージの
通信を処理する命令を供給する。ＬＡＮインタフェース
・アプリケーション・モジュールであるプログラム・モ
ジュール１５３は、ＢＡＳＥＢＡＮＤ　ＬＡＮ１〜４ネ
ツトワークを介して伝送されるが、最初、情報はＡＰ＾
モジュール１４８及びＬＡＮインタフェース・モジュー
ル１４７を介して伝送される。ＲＡＳＥＢＡＮＤ　ＬＡ
Ｎ３〜４ネツトワークは、ＬＡＩＩインタフェース・モ
ジュール１４７に接続される。静＾モジュール１４８は
、ハードウェア・インタフェースｌ１ｌａモジユール１
５６と、ＬＡＮインタフェース・モジュール１４７に接
続されている２つのネツ］・ワークにメツセージを導く
ルーティング・モジュール１５７との形成によりファー
ムウェアに備えられる。ＬＡＮインタフェース・モジュ
ール１４７は、２つの平行なデータ経路（各８ＡＳＥＢ
ＡＮＤ　ＬＡＮにつき一つ）に沿って編成されると共に
、　ＬＡＮインタフェース・ドライバ・ファームウェア
１４８ａを備えている。

アクセス機械では、＾ＤＤ　ＰＯＩＮ／ＴＡＧ、”ＧＥ
Ｔ”及び”ｐｕｔ”メツセージと、以上で説明した礪能
との処理をデータ・ベース管理ソフトウェア・モジュー
ル１５４を介して実行する。データ収集ソフトウェア・
モジュール１５５の動作は、第１７図及び第１８図を調
べることによりよく理解できる。

第１７図及び第１８図は、どのようにステーション関連
メツセージにおいて受信したデータを再編成して、ステ
ーション独立形式でデータ・ベース６２に含めるように
すればよいのかを示すものである。

第１７図は８八５ＥＢＡＮＥ　ＬＡＮを介して受信した
メツセージ・データの２ブロツクを示す。ＢＡＳＥ８Ａ
ＮＤＬＡＮの各メツセージには総計２５６バイトまでの
データ及び２４０バイ１〜までのタグ・データを含める
ことができる。

この実施例では、ブロック１がステーション１から受信
され、これに１００バイトのタグ・データが含まれるも
のと仮定する。メツセージ・ブロック１には、丁＾ＧＺ
、Ｔ＾Ｇ　Ｙ　５ＴＡＧ　Ｘ用のタグ・データが含まれ
ている。更に、メツセージ・ブロック２をステーション
２から受信され、これに■へＧＡに関連したデータを含
む他の１００バイトのタグ・データが含まれるものとす
る。

第１７図はどのようにしてＴＡＧ　Ｘ　、　ＴＡＧ　’
ｆ　。

ＴＡＧ　２　、　■へＧへを有する原子をデータ・ベー
スにおいて再編成することにより、ＴＡＧ　Ｚ及びＴ　
Ａ　ｒＧ八をセル制御コンピュータ４０へ一緒に送信す
ることができるかを示す。これは、データ収集ソフトウ
ェア、により用いられている一定の中間データ構造を構
築することにより達成され、従ってこれらの構造を第１
８図に示す。

第１８図を参照すると、構成処理中に、アクセス機械に
はどのステーションが接続され、かつ幾つの原子ステー
ションをそれぞれのステーションに通信させなければな
らないかを判断する。この数に従って、アクセス機械は
１以上のメツセージ・ブロック説明データ構造１６０／
ステーシヨンを構築する。これらのメツセージ・ブロッ
ク説明データ構造１６０のそれぞれは、ＢＡＳＥＢＡＮ
Ｄ　ＬＡＮを介してステーションとの間で送信されるデ
ータ・ブロックを決定する。各メツセージ・ブロック説
明データ構造１６０には、ブロックの大きさ、メモリの
開始アドレス及びメツセージ・ブロックの原子からキュ
ー・ポイントまでのポインタを指定する参照データが含
まれる。

例えば、第１８図のメツセージ・ブロック説明はステー
ション１及びステーション２にそれぞれＩＩＩ達し、ま
たステーション１の２以上のメツセージ・ブロック説明
があると仮定する。各メツセージ・ブロック説明は、ヒ
ル２ＩＩＪ　６０コンピユータ４０からＡＣＣＥＳＳ　
）ＩＡｃ）ＩＩＮＥＩにダウンロードされたステーショ
ン記録に基づくステーション説明記録１６１に相互参照
される。

メツセージ・ブロック説明は８＾５ＥＢＡＮＤ　ＬＡＮ
の機能によりデータ・ブロックの大きざを定めるのに用
いられる。これらのネットワークは毎秒当り複数のステ
ーションに多数の要求メツセージを通信することができ
、毎秒当り少数のデータ応答メツセージを受信すること
ができる。ステーションからのデータ通信を最大化し、
かつデータを更新するための走査時間を最小化するため
に、史にＳＣＡＭＬＩＳＴｌ　６２及び５ＣＡＮ　ＥＬ
ＥＨＥＮＴＳ　１６３と呼ぶ２つのデータ構造が用いら
れる。

５ＣＡＮ　ＥＬＥＨＥＮＴＳ　１６２には、特定のメツ
セージ・ブロック説明の原子に割り付けられた走査クラ
スに基づく走査ポインタ（ＳＣＡＮ　ＰＯＩＮＴＥＲ８
）　１６４のリストが含まれる。走査クラスは、例えば
メツセージのデータ・ブロックを１秒置きに収集すべき
ことを指定する。更に、八ＣＣ［ＳＳ　ＨＡＣｌｌＩＮ
［１はその期間に２つのメツセージを受信することがで
きるものと仮定する。この場合に、５ＣＡＮ　ＰＯＩＮ
ＴＥＲＩ６４は２つのメツセージ・ブロック説明データ
構造１６０のポインタを有する５ＣＡＮ　ＥＬＥＨＥＮ
ＴＳ　１６３を指示することになる。ＡＣＣＥＳＳ　Ｈ
へＣＩＩ　ＩＮＥ　１の中央処理装置が５ＣＡＮ　ＰＯ
ＩＮ丁ＥＲ３１６４に達して５ＣＡＮＥＬＥＨＥＮＴＳ
１６３を参照すると、ステーション１及び２に対するメ
ツレージ要求を１メツセ一ジ時間フレームで伝送させ、
応答メツセージとしてメツセージ・ブロック１及びメツ
セージ・ブロック２を要求することになる。これらの応
答メツセージは後の２メツセ一ジ時間フレーム内、かつ
走査クラス更新時間に適合するのに必聾な制限時間内で
ＡＣＣＥＳＳ　ＭＡＣＨＩＮＥ　１に伝送されることに
なる。

１メツセ一ジ時間フレームで異なるステーションに多数
の要求を伝送することにより、ステーションは返送メツ
セージのＱ−備で同時に作業することが許容される。こ
れは、各メツセージ時間フレーム内で１応答メツセージ
を伝送するのに必要とする場合よりもメツセージ及びデ
ータの高速通信を可能にする。

メツセージ・ブロック説明とデータ・ベース６２の原子
位置との間の結合はキュー・ポイン１−となる。各キュ
ー・ポイントには、特定の原子位置を含むデータ・ベー
ス６２にＪ３１）るタグ位置のポインタが含まれる。キ
ュー・ポイントにお１ノる他の情報には、データ・ベー
ス・ポインタのオフセット・ポインタ、リモート・ステ
ーションの原子の大きざ（ＲＨ丁５（ＺＥ）、原子の名
称（訂ＯＨ）、データ・ベース６２における原子の大き
さくＡＴＯＭ　５１２Ｅ）が含まれる。キューポイント
は、データ・ベース６２がダウンロードされたとさ、か
つ新しいデータ項目がデータ・ベース６２に加えられた
ときに設定される。

このことから、どのようにしてデータ・ベース６２がス
テーション・オリエンテッド・メツセージを用いてその
下流側に、；したデータ・ベース・メツセージ及びアク
セス処理を用いてその上流側にインタフェース接続され
るのかが明らかとなる。

以下は第１６図においてアクセス機械を作成する種々の
回路モジュールの説明である。

コンピュータとして第１６図のＡＣＣＥＳＳ　ＨΔＣＩ
ＩＩＮＥ２を見ると、ＯＡＰモジュール１４６はデータ
・アクセス・ベースバンド回路網４９を介して通信を処
理する周辺プロセッサ・七ジュールであり、またアクセ
ス機械の中央処理装置はアクセス機械プロセッサ（＾Ｐ
＾）モジュール１４８である。しへＮインターフェース
・モジュール１４７は第２の周辺プロセッサ・モジュー
ルである。他の実施例では、〇へＰモジュール１４６及
び［へＮインタフェース・ドライバ・ファームウェア１
４８ａをＬＡＮインタフェース・モジュール１４７を制
御する１個の中央処理装置モジュールに組合わせるのが
好ましい。

データ・アクセス・プロセッサ（ＤＡＰ）モジュール１
４６の詳細は第１９図及び第２０図に示されている。Ｄ
ＡＰモジュール１４６は、第１９図に示Ｊデータ・アク
セス・プロセッサｆＤＡＰ）　ｐ板と、第２０図に示す
データ・アクセス・メモリ基板とを備えている。データ
・アクヒス・メモリ基板はデータ・ベース６２及び第１
６図の多重タスク実行プログラム１５０〜データ収集モ
ジユール１５５を記憶する２メガバイトのダイナミック
Ｉ？ＡＨを備えている。

０＾Ｐモジユール１４６はアクセス機械ユニットの関係
から周辺モジュールであるので、アクセスｎｖＡプロセ
ッサ（ＡＰＡ）モジュール１４８の統括に対して゛スレ
ーブ”となっている。これは、ＤＡＰモジュール１４６
が通信をしたいときに静＾モジュール１４８にインタラ
ブド信号を発生し、そのとぎはＡＰＡモジュール１４８
は通信を開始し、かつ制御をすることを意味する。

データ・アクヒス・ブロセツナ基板は、マイクロエレク
トロニック・プロはツサ・ユニット（ＨＰＵ）により管
理され、このＨＰＵは米国テキサス州オースチンのモト
ローラ（株）から入手可能な）１ｃ　６８０００　ＨＰ
Ｕ　　１７０Ｆ＃６゜コレＧ、ｔ　ＤＡＰ　モジｌ−ル
１４６の頭脳をなす。ＨＣ６８０００は６４ビンで製造
されている。ＨＣ６８０００は３２ピッ１−のデータ・
レジスタ及び内部データ・バスを有する。６４人出力端
子には、２３ビツトの７ドレス情報（Ａ１〜Δ２３、及
び１６ビツトのデータ（ＤＯへ・Ｄ１５）を備えている
。ＨＣ６８（１０（ｌはへ〇アドレス・ラインを備えて
いない。その代わりとして、ＩＣ６８０００はバイト転
送のυ制御に上位Ｙ−タ・ストローブ（ＵＤＳ）及び下
位データ・ストローブ（ＬＤＳ）信ｇを用いる。上位デ
ータ・ス１−口−ブ（ＩＪＤｓ）　（；４号は、データ
・バイトがデータ・バスのライン［）８〜Ｄ１８に伝送
されていることを知らせるものて゛ある。

下位データ・スト［１−ブＨａｓ）信号は、１データ・
バイトがデータ・バスのラインＤ　Ｏ−Ｄ　７に伝送さ
れていることを知らＵる４）のである。

ＨＣ６８０００の制御バスは非同期と呼ばれるものでｆ
５ル。バスー＋ｊイ’ｙＡｔがＨＣ６８０００ＨＰＵ　
１７０　ニ、又Ｃよこれヘデータの転送をＩＡＩ始した
とさ゛は、バス・サイクルは、外部回路から信号が戻る
まで完結しない。アドレス指定及びデータ転送をａ＋１
１７１１　ｉＪる制御信号は、アドレス・ストローブ（
モ］・ローラ（株）のＨＣ６８０００資Ｆ１では八Ｓと
略称されている）、読み出し／ｄＪき込み（Ｉｔ／Ｗ）
　、及びデータ転送の４定応答（ＤＡＣに）である。

ＨＣ６８０００ＨＰＵｌ　７０は、読み出し処理及び書
き込み処理のいずれを実行するものであっても、アドレ
スが利用可能なときｔよ、外部回路に通知しな（）れば
ならない。これはぞれぞれＡｓ信号及びＲ／Ｗ信弓によ
り実行される。アドレス・バスに４１効４１アドレスが
存在する時点で、ＭＣ６８０００はアドレス・ストロー
ブ・ラインに論理゛０′′を発生して、アドレスが存在
することをメモリ又は入出力’Ｉｔ　ｆｆｆｉに通知す
る。読み出し／）ｇき込みラインの論理″１″は読み出
し処理を通知し、一方読み出し／；ｇき込みラインの論
理ＩＩ　ＯＩＩは古き込み処理を知らＵる。

データＩトム送１″′ｉ′定応答（ＩＩＴ八Ｃへ０信号
はバス・サイクルのステータスを表わφことをＨＣ６８
０００ＨＰＩ＋１７０に知らＵる（＋ｊ　”ｉ　’Ｐあ
る。読み出し即ち人力サイクルでｔま、０［＾Ｃに入力
からＨＣ６８０００ＨＩＩＪｌ　７０に戻される論理１
１０１＋は、有効なデータがデータ・ベース上に存在す
ることを通知する。次いで、ＨＣ６８０００ＨＰＵ１７
０はデータ・バスからデータを読み出し、内部のレジス
タにラッチする。書き込みサイクルでは、口ＴＡＣＫラ
インの信号によりＨＣ６８０００ＨＰＩＩＩ　７０にデ
ータがメモリ、又は周辺装置により受信されたことを通
知する。従って、ＤＡＰモジュール１４６の各メモリ又
は他の回路は、バス・サイクルの適当な時間に１）ＴＡ
Ｃ信号を返送する口ＴＡＣ発生発生路回路ＩＩ連されな
りればならない。

ＨＣ６８０００ＨＰＵＩ　７０は、（ａ）バス誤り（Ｂ
ＥＲＲ）、ホールト（１１＾ＬＴ）、及びリセット（Ｒ
Ｌ’５ＥＴ）のようなシステム制御信号、（ｂ）ブロセ
ツ１１礪能コード信号ＦＣＯ〜ＦＣ２、（ｃ）インタラ
ブドｉｔ、ＩＩ御信号ＩＰＬ　Ｏ〜ＩＰ［２、（ｄ）バ
ス要求ｆＢＲ）、バス許可ｆＢＧ）、及びバス許可肯定
応答（ＢＧＡＣに）のようなバス仲裁信号、（ｅ）エネ
ーブル、（Ｅ）有効周辺アドレス（ＶＰＡ）及び有効メ
モリアドレス（ＶＨ＾）のような同期バス制御信号を含
む他の制御信号を用いる。これらの信号の多くは、論理
ロー、即ち負極性ステ−タス（３号として資料では示さ
れているが、ここではこの表示を省略している。ここで
制御信号のいくつかを説明するが、これらの信号の十分
な説明ト、ＨＣ６８０００ＨＰＵＩ　７０　）構造、処
理ＥｔＵ７゜グラミングと、その機能の増加及び実行に
用いられる典型的な回路とについては、米国テキサス州
オースヂンのモトローラ（株）から入手可能なＨＣ６８
０００ＨＰＵの商業的な資料を参照されたい。

）１ｃ　６８０００　ＭＰｔｌハ、１６メガバイト・ア
ドレス空１ｍを有し、この実施例において以下の表に示
すように割り付（）られている。

表１ ００００００−０１ＦＦＦＦ ０２００００−１５ＦＦＦ１ １６００００−１７ＦＦＦＦ １８ＵＯＯＯ−ｌＦＦＦＦＦ ２０００００−３ＦＦＦＦＦ ４０００００−　ＦＥＦＦＦＦ ＦＦＯＯＯＯ−ＦＦＦＦＦＦ ＰＲＯＨアドレス 使用せず 二重ボー１−１？ＡＨアドレス 使用せず ２メガバイト・ダイナミックＲＡＭ 使用せず オン・ボード・メモリ・マツプ化 １１０空間 ＨＣ６８０００ＨＰＩｌｌ　７０及びΔＰ＾モジコール
１４８の第２の）ＩＰｔｌは背面マザーボード１４３を
介して、また二重ボート・スタティックＲＡＭ　　（ラ
ンダム・アクセス・メモリ）１７１を介して通信をする
。

ＨＣ６８０００ＨＰＵｌ　７０４．ｔ　ｉ＋ＩＪ　ＩＩ
Ｉラインを介して２重ボートＲＡＭ　１７１に接続され
て、これを１５０ｎｓ期間内にアクセスをする。１６ビ
ツトのアドレス及び１６ビツトのテータハ、ＨＣ６８０
００ＨＰＵ１７０からバッファ（Ｂ）回路１７２及び１
７３と、１６ラインの中間アドレス・バス（ＩＡ：１６
）及び中間データ・バス（ＩＤ：１６）のそれぞれとを
介して２重ボートＲＡＮ　１７１に通信可能にされる。

更に、バッファ（Ｂ）回路１７２及び１７３がエネーブ
ルされたときは、ＨＣ６８０００ＨＰＵｌ　７０ニより
、二重ボート１（ΔＨ１７１から中間データ・バス＜Ｉ
Ｄ：１６）を介してデータを読み出すことができる。更
に、中間アドレス・バス（ＩＡ：１６）及び中間データ
・バス（１０：１６）はバッファ（Ｂ）回路１７４〜１
７７を介して１６木のアドレス・ライン（ライン△１６
：０９及びΔ０８：０１）と、背面マザーボード１４３
上の１６本のデータ・ライン（ラインＤ１５：０８及び
ＤＯ７：００）とに接続される。

ＡＰＡモジュール１４８は二重ボートＲＡＨ１７１と通
信するときは、マスク・バス要求デコーダ回路１７８に
接続されているラインＡ２３　：　１７を介してＤＡＰ
モジュール１４６をアドレス指定する。

０＾Ｐモジユール１４６のスロット・アドレスは、ライ
ンＳＬ＾１及びＳＬＡ　２上のｉＱ　１１信号をスレー
ブ・インタフェース回路１７９に通信をする背面マザー
ボード１４３の結線を介してセットされる。

スレーブ・インタフェース回路１７９はマスク・バス要
求デコーダ回路１７８に出力論理信号を通信をし、これ
がアドレス・ラインＡ２３　：　１７及びバッファ１８
１を介して受信されたアドレス信号と比較される。一致
したとぎは、マスク・バス要求デコーダ回路１７８は要
求信号をバス仲裁回路１８０に発生し、バス仲裁回路１
８０はバッファ・エネーブル・ライン１８２〜１８３を
介してバッファ（１３）回路１７２および１７７の１ネ
−プルを４１１６１＋　する。バス仲裁回路１８０は要
求を許可し、背面バッファ１７４〜１７７をエネーブル
することになるのて・、ΔＰ八へジュール１４８は二重
ボー１−ＲＡＨ１７１を介してアクセスすることができ
る。

ＨＣ６８０００ＨＰｔｌ　　１７０　ＧＪ、二ｍボート
ＩｔＡＨ１７１と通信をするときは、そのアドレス・バ
ス１８４を介してアドレス・デコーダ１８５にアドレス
を発生する。アドレス・デコーダ１８５からの信号は、
バス仲裁回路１８０に伝送され、バス仲裁回路１８０は
適当な時間にバッファ（Ｂ）回路１７２及び１７３をエ
ネーブルする。更にアドレス・デコーダ１８５は信号を
デコードしてデータ・アクセス・プロセッサ基板上の他
の回路をエネーブルする。

データ・アクセス・プロセッサ基板はインタラブド信号
を発生することにより、＾ＰＡモジュール１４８　ト通
ｇヲ”ｊ　ル。）ＩＡ　６８０００　ＨＰＵＩ　７０は
、インタラブド・シーケンスを開始するｌこめに、へＰ
＾モジュール１４８を゛調べる″アドレスを発生する。

このアドレスはアドレス・デコーダ１８５により受信さ
れてデコードされ、インタラブド出力回路１８６に信号
を送出し、インタラブド出力回路１８６は背面マザーボ
ード１４３にインタラブド信号を発生ずる。ＨＣ６８０
００ＨＰＵｌ　７０　ｔ、ｔ、インタラブド信号を発生
ずる他に、ベクトルも発生しなければならない。このベ
クトルは、いくつかある装置のいずれがインタラブド信
号を送出しているのかをＡＰ＾モジュール１４８に通知
する数である。インタラブド出力回路１８６はＨＰＵデ
ータ・バスに接続され、この番号を受信し、これを背面
マ（アーボード１４３に通イ３をする。ＡＰ＾モジ１−
ル１４８のＨＰＵはインタラブド・シーケンス中にこの
数を読み出して、インタラブｊ−がデータ・アクセス・
プロセッサ基板から来たものと解釈し、対応する命令の
インタラブド・ルーチンを実行して二重ボートｒｔＡＨ
１７１と通信を行なう。

データ・アクセス・プロセッサ基板のＨＣ６８０００Ｈ
ＰＩＩ　１７０は、データ・アクセス・プロしツリ基板
の他の回路及び＾ＰＡモジュール１４８からもインタラ
ブｌ−信号を受信する。ＨＣ６８０００ＨＰＵ１７０は
第１９図のＩＮＴ　ＩＮバスにより表わされる３つのイ
ンタラブ１へ・ラインからこれらの信号を受は取る。こ
れらのインタラブド・ラインは２准将号化された信号を
転送して異なる８優先順位のインタラブド信号を確立す
る。背面マザーボード１４３を介してインタラブｌ−信
号を受は取るインタラブド入力回路１８７を第１９図に
示す。他の回路からの他のインタラブド・ラインは第１
９図を′Ｉｌ雑にしないようにするために示されていな
いが、これらは含まれるものと理解すべきである。デー
タ・アクセス・プロセッサ基板には、第１９図において
ブロック１８８により表わされているリアル・タイム・
クロック及び入出力回路内の入出力レジスタが含まれて
いる。データ・アクセス・プロセッサ基板の他の回路が
インタラブド信号を発生したときは、これらはリアル・
タイム・クロック及び入出力回路１８８にお番）る入力
レジスタを介してＨＣ６８０００ＨＰＵｌ　７０により
読み出される°°ベクトル”を発生するか、又は自シｊ
ベクトル回路が使用される。自動ベクトル改能を実行り
る回路ｔよＨＣ６８０００ＨＰＵの資料に５５いて説明
されている。

以下の第２表はインタラブド源、及びＨＣ６８０００Ｈ
ＰＵ　１７０に送出されたインタラブ１への優先順位を
要約したものである。

第２表 ７　　　　交流電源断 ７　　　　ウォッチドッグ・タイマ ７　　　　　ＲＡＭ誤り ７　　　　リソース・タイムアウト ７　　　　ソフトウェア廃ｑ ６　　　　ネットワーク・サービス・インタラブド ５　　　　レシーバ・インタラブド ４　　　　トランスミッタインタラブ１〜３　　　　ソ
フトウェア・タイマ・インタラブド ２　　　　マスク・インタラブド このことから、へＰへモジュール１４８である゛マスタ
″からのインタラブド信号には、第１にサービスを受け
る必要がある他の時間検知インタラブドより低い優先順
位＋１２　＋１が与えられていることは、明らかである
。これらの他のインタラブドは、基板上の他の回路と関
連して以下で説明する。

ＤＡＰモジュール１４６の基本的な機能のうちの一つは
、データ・アクセス・ベースバンド回路網４９をインタ
ーフェースすることである。この機能を実行する！こめ
に、）Ｉｃ　６８０００　ＨＰＵＩ　７０はバッファ１
８９を介してアドレス・バス及びデータ・バスをネット
ワーク・プロ１−フル回路１９０に接ＶＣされている。

好ましいものとして、このネットワーク・プロトコル回
路１９０はアメリカン・マイクロ・デバイヒズから入手
可能な１９９０型ＬＡＮＣＦ回路である。この回路は１
０メガビット／秒の速度でデータ・アクセス・ベースバ
ンド回路網４９を介する通信を管理することができる・
これには・誤す検定回路が含まれており、オーブン°シ
ステム相互接続（Ｏ８りモデルの層２であるデータ・リ
ンク層に関連する機能を実行する。この回路も第９図に
マツプ化されているプロトコルにおいてメツセージ・パ
ケットのアッセンブリ及び解体を行なう。

ネットワーク・プロトコル回路１９０には、通信チＡ７
ネルと二重ボートＲＡ）１１７１との間のデータ転送を
管理することができる口Ｈ八　（直接メモリ・アクセス
）コントローラを備えている。ＨＣ６８０００ＨＰＵｌ
　７０及びネットワーク・プロトコル回路１９０は、二
重ボートＲＡＭ　１７１と、ＨＣ６８０００の資料にお
いて指定されているＢｌｔ　Ｌ、ＶＧ　Ｌ及びＢＧＡＣ
Ｋのような一定の制御信号を用いているデータ・アクセ
ス・メモリ基板とに対するアクセスを仲裁する。ネット
ワーク・プロ１−コル回路１９０は、これらのラインに
接続されて、ｒＰＬＡ　（フィールド・プログラマブル
・ロジック・アレー）回路を介してバス要求信号を発生
する。ＦＰＬＡ回路はアドレス・デコーダ１８５により
表わされている回路に備えられている。このバス要求信
号はバス仲裁回路１８０に伝送される。次に、ネットワ
ーク・プロトコル回路１９０は、ＨＣ６８０００ＨＰＵ
Ｉ　７０の副部なしに、ＨＰＵデータ・バスを介して二
重ボートＲＡＮ　１７１とデータを交換することができ
る。

ネットワーク・プロトコル回路１９０は直列インタフェ
ース・アダプタ回路１９１を介してデータ・アクセス・
ベースバンド回路網４９にインタフェース接続される。

好ましいものとして、この直列インタフェース・アダプ
タ回路１９１は、アメリカン・マイクロ・デバイセズか
ら人手可能な７９９１八型直列インタフェース・アダプ
タ回路である。この直列インタフェース・アダプタ回路
１９１はオーブン・システムズ相互接続（０３１）ｇ＋
の１層である物理層に関連した機能を有する。史に、通
常、この直列インタフェース・アダプタ回路１９１はＩ
ＥＥＥ標準８０２．３に従って動作する。特に、この直
列インタフェース・アダプタ回路１９１は直列ピッ１へ
列のマンチェスタ符号化及び復号化をするものであり、
ライン・ドライバー及びライン・レシーバを有する。ラ
イン・ドライバー及びライン・レシーバの出ツノはデー
タ・アクむス・ベースバンド回路網４９からの電気的に
絶縁υるためにパルス変成器に接続されている。

直列インタフェース・アダプタ回Ｘ８１９１はＩＥＥＥ
標準８０２．３に従った公知形式のネットワーク動作の
トランシーバ１９２を介してデータ・アクセス・ベース
バンド回路網４９に接続されている。直列インタフェー
ス・アダプタ回路１９１は、データ・アクセス・ベース
バンド回路網４９を介して信号を送受信するために必要
な衝突検出、不明瞭（ｊａｂｂｅｒ）制御、及びライン
の駆動及び受信機能を有する。

更に、ネットワーク・プロトコルＩＤＪ１１９０は少な
くとも３２ビツトＸ１６ビツトのプログラマブル・リー
ド・オンリー・メモリ（ＰＲＯＨ＞　１９３を備えてい
る。ＰＲＯＨＩ　９３はモジュールを初期化するために
オブジェクト・コードによりプログラム命令を記憶し、
またデータ・ベース６２と、システムが再起動する度に
データ・アクセス基板上の２メガバイト・ダイナミック
ＲＡＭメモリに再ロードされる他の多重タスク実行プロ
グラム１５０〜データ収集モジユール１５５とを受は取
る。

ＰＲＯＨｌ　９３は１６ライン（ＢΔ：１６）を有する
ＨＰυアドレス◆バスの“Ｂ　”分岐を介して）Ｉｃ　
６８０００　ＨＰＵｌ　７０によりアドレス指定される
。プログラム・データは１６ライン（ＤＡ：１６）をも
有するＨＰＵデータ・バスの゛Ｂ″分岐を介してＨＣ６
８０００ＨＰＵＩ　７０　ニよりｐＨ１（１１４１９３
から読み出される。

ＨＣ６８０００ＨＰＵＩ　７０　Ｇ、ｔ、付加的’ｔ　
２　ＩＩ　（１）　／＜　’；１．　全決定する２組の
バッファ回路を介してデータ・アクセス基板上の２メガ
バイト・ダイナミックＲＡＭメモリに接続されている。

ＨＰＵアドレス・バス及びデータ・バスは、第１組のバ
ッファ回路１９４．１９５を介して２３ライン（ＣＡ　
：　２３）を有するＨＰＵアドレス・バスと、１６ライ
ン（ＣＤ　：　１６）を有するＨＰυデータ・バスの“
Ｃ′°分岐とに接続されている。これらのバス部分は、
更に第２組のバッファ回路１９６及び１９７を介して２
３ライン（ＬＡ：２３）を有するローカル°アドレス・
バスとするライン（ＬＤ：１６）を有りるローカル・デ
ータ・バスとに接続されている。このローカル・バスは
、第１９図のコネクタ１９８と、第２０図のコネクタ１
９９とに伸延しており、０＾Ｐモジユール１４６の２つ
の回路基板間で通信できるようにする。

データ・アクセス・プロセッサ基板は、多数の各種回路
を備えており、第１９図ではブロック２００によって表
わされている。クロック回路は１０Ｈ１ｌｚの基本的な
タイム・ベース１３＠を供給する。

周知のリセット回路は電源投入時及び再起動時にＨＣ６
８０００ＨＰＵｌ　７０にリセット信号を供給する。

ウォッチドッグ・タイマはＨＣ６８０００ＨＰＵＩ　７
０が指定された時間内にリスタートされなかったときに
、タイム・アウトすることにより、プロセッサ故障を検
出するようにしたものである。リソース−’ｊ　−１’
　？　ハ、ＨＣ６８０００ＨＰＵＩ　７０がテーダアク
セス・メモリ基板をアクセスタるときのように、データ
・アクセス・ブｏ　ｔツサＭ板から通信するときに故障
を検出するために備えられたものである。

データ・アクセス・ブロヒツサ基根には、アクセス機械
のステーション・アドレスを遺沢するためにノード・ア
ドレス・スイッチ２０１が協えられている。このアドレ
スはネートワーク・プロトコル回路１９０が用いる４８
ビツトのアドレスの一部である。

リアル・タイム・クロック及び入出力回路１８８は、説
明した種々の回路のステータス・データの読み出し、及
び制御ビットの書き込みをする複数のレジスタを備えて
いる。入出力レジスタ回路は、テキサス・インスツルメ
ンッ（株）及び他の供給者から入手可能な７４１．Ｓ又
は７４＾［Ｓ回路により得られる。これらのステータス
・ビット及びｉ１ｉ＋制御ピットと、それらのアドレス
指定のいくつかとを以下の第３表に要約する。

リアル・タイム・クロック及び入出力回路１８８のリア
ル・タイム・クロック部分は、好ましいものとしてモト
ローラ（株）から入手可能なサイクルを含む３つの誤り
可能なインタラブドを供給する。

第２０図を参照すると、データ・アクセス・メモリ基板
は２基板のＤＡＰモジュール１４６における第２に基板
である。２基板はローカル・バスを介して通信をする。

データ・アクセス・メ七りは、それぞれ２５６キロビツ
ト（２５６Ｋ）の記憶容量を有するダイナミック・ラン
ダム・アクセス・メモリ（ＤＩ？ＡＨ）アレー２０３と
して備えられている。ＯＲ八へ７レー２０３におけるメ
モリ・チ゛ンプ数は８８個である。データ・アクセス・
メモリは、２２ビツトのワード、１６ビツトのデータ、
及び１６ビツトの誤り訂正コープを記憶するように形成
されている。２２回路のデータ・アクセス・メモリは、
それぞれ１６ビツトの２５６にデータ・ワード、即ら５
１２にバイトを記憶するように、並ダ」に接続されてい
る。従って、それぞれ２５６にデータ・ワードを記憶す
る４セクシヨンのメモリがあり、１６ビツト・ワードを
半分の８ビツト・ワード（バイト）にしＩＣとぎは、Ｄ
ＲＡＭアレー２０３には８セクシヨンのメモリが存在す
ることになる。ＤＲＡＭアレー２０３は、総計１にメガ
ワード又は２メガバイト（２８Ｂ）のメモリ容量を備え
ている。

メモリ・コントローラ回路２０２は列エネーブル（ＣＡ
Ｓ）ライン及び行エネーブル（ＲＡＳ）ラインを介して
データ・アクヒス・メモリのアドレス・セクションに接
続されている。説明の都合から、データ・アクセス・メ
モリのセクションは２×２マトリツクスとしてアドレス
指定されるものとする。図示のように、第２列エネーブ
ル・ライン及び第２行エネーブル・ラインが付勢された
ときは、ＤＲＡＭアレー２０３の個々のセクションが選
択される。

ローカル・バスは、データ・アクセス・プロセッサ基板
から来る２３本のアドレス・ライン＜ＬＡ２３：０１）
及び１６データ・ライン（ＬＤ１５：００）をＷえてい
る。アドレス・ライン（１，八２３：０１）のアドレス
信号はテキサス・インスツルメンツ（株）及び他の供給
者から入手可能な７４八ＬＳ２４４及び７４ＬＳ２４４
回路のようなバッファ（８）回路２０８及び２０９によ
り受信される。また、これらの回路【よデータ・バスの
ライン１、ｏ’ｔｂ：。

１上の信号を受は取るように用いられる。史に、データ
・ベース用のバッファ（Ｂ）回路２０９には、データ・
アクヒス・ブロヒツリＬ！仮に返送するデータを駆動す
るための７４ＬＳ３７３回路が含まれている。これらの
回路はテキサス・インスツルメンツ（株）からも人手可
能である。

ローカル・バスには、次の第４表のｖｌ　ａｌｌライン
も含まれており、その大多数のものはＨＣ６８０００）
ＩＰＩＩ　１７０用に指定され、かつこれから送出され
る。

第２０図において、ＩＮＴ　５ＥＲＲＯＩｔ　、及びＤ
Ｔ八へＫラインを個別的に示したが、以上で説明した他
のラインはＣＴＲＬラインとして示されている。ＣＴＲ
Ｌラインはこれによってメモリ・コントローラ回路２０
２に接続されているｉｊｊ　ｆｉｌゲート回路２０４を
介して導かれている。

データ・アクセス・メモリ基板の回路は、この基板がア
ドレス指定されたとぎに選択され、エネーブルされる。

アドレス・バスの上位ラインーヒのアドレス（よ送信さ
れて、プログラマブル論理デバイス（ＰＬＯ）デコーダ
２０５によりデコードされる。好ましいものとして、こ
れは、モノリシック・メモリーズから入手可能な１ｇ、
上のプログラマブル論理（ＰＡＬ）デバイスを備えてい
る。

ＨＥＭ　、　ＣＴＲＬ　ＥＮＡＢＬＥ　、　ＥＤＣＥＮ
ＡＢＬＥ、　ＰＲＥＬＯＡＤＥＮＡＢＬＥ及びＥＮＡＢ
ＬＥのようなエネーブル・ラインは、入力アドレスに応
答しＣデータ・アクセス・メモリ基板上の他の回路をエ
ネーブルするように信号を搬送している。データ・アク
セス・メモリは非同期ボートとしてデータ・アクセス・
メモリ基板に搭載されているので、制御ゲート回路２０
４は、データ・アクセス・メモリ基板上の回路からの制
御信号を受は取るように構成されており、これらの制御
信号に応答しである制限時間内にＤＴ八へにを返送して
メモリ書き込みサイクルが完了したことをＨＣ６８００
０に知らせるものである。

アドレスの下位ビットを転送するアドレス・ラインは、
２メガビツト・メモリのＤｎＡＨアレー２０３をアドレ
ス指定するのに充分なものであり、メモリ・コントロー
ラ回路２０２に接続されている。

メモリ・コントローラ回路２０２は米国カルフォルニア
州すンタ・クラブのインテル（株）から入手可能な８２
０７型ＤＲＡＭコントローラである。メモり・コントロ
ーラ回路２０２は、起動処理時にローカル・データ・バ
スを介してプリロード・レジスタ２０６に書き込まれる
υ制御データにより構築される。プリロード・レジスタ
２０６はＰＬＤデコーダ２０５によりアドレス指定され
る。

データ・アクセス・プロセツチ基板はプリロード・レジ
スタ２０６に１６ビツト・ワードのυＪｔａｌｌデータ
を転送−ツる。データ・アクセス・ブロレツサ基板は、
この制御データをロードした後に、制御ラインを介して
リセット・パルスをメモリ・コントローラ回路２０２に
転送する。これは、メモリ・コントローラ回路２０２か
らプリロード・レジスタ２０６にクロック・パルスを送
出して直列形式でるす御データのビットを読みこまゼる
ことになる。これら制御データのビットは、誤り訂正モ
ード、所定のタイミング・パラメータ、及び８２０７型
ＤＲＡＭについてインテル（株）から入手可能な仕様シ
ートで更に詳細に説明されている所定のメモリ構成パラ
メータを判断する。

更に、メモリ・コントローラ回路２０２は制御ラインを
介して誤り検出／訂正回路２０７に接続されている。こ
の実施例において、誤り検出／訂正回路２０７はインテ
ル（株）から人手可能な関連回路の８２０６型回路であ
る。プリロードｉｌＪ　１２１１テータがメモリ・コン
トローラ回路２０２に読み込まれると、メモリ・コント
ローラ回路２０２はメモリ回路を初期化する。更に、メ
モリ・コントロー５回路２０２は誤り検出／訂正回路２
０７に信号を送出して、データ・バスに複数のＯを送出
するように、メモリ・コントローラ回路２０２がメモリ
・アドレスの全範囲にわたりシーケンスを進めるに従っ
て、これらのＯをメモリ位置にロードする。

メモリ書き込み処理において、誤り検出／訂正回路２０
７は、１６ビツトのデータ・ワードを口ＲＡＨアレー２
０３に書き込む際に、これらのデータ・ワードを受は取
る。次いで、誤り検出／訂正回路２０７は、６ビツトの
誤り訂正コードを計算して、誤り訂正コードをデータに
加算し、メモリに２２ビツトのワードを形成する。誤り
検出／訂正回路２０７の６出力はＤＲＡＭアレー２０３
の入力に接続されており、メモリ書ぎ込み処理において
６ビツトのコードを並列にデータ・バス上にデータとし
て供給する。

読み出し処理では、誤りが検出されるまで、誤り検出／
訂正回路２０７を介してデータが読み出される。ＤＲＡ
Ｍアレー２０３の２２ビツト出力は誤り検出／ｒＪ正回
路２０７の入力の他のヒラＩ・に接続されている。、読
み出し処理で番よ、１６ビツトのデータと、６ビツトの
漬りコードとがメモリから読み出され、誤り検出／訂正
回路２０７により比較される。次に、誤り検出／訂正回
路２０７は信号を送って制御ラインを介してメモリ・コ
ントローラ回路２０２に読み出し修飾・占き込みモード
に切り換えさぼる。読み出し修飾・書き込みモードでは
、誤りのあるデータ・ビットを訂正し、訂正されたデー
タをメモリに記憶すると共に、データ・バスを介してデ
ータ・アクセス・プロセッサ基板に転送づ′る。

アクセス機械プロセッサ（八ＰＡ　）モジュール−アク
セス機械プロセツナ・モジュール１４８はアクセス機械
の中央処理装置である。アクセス機械プロセッサ・モジ
ュール１４８は背面マザーボード１４３を介してＤＡＰ
モジュール１４６及びＬＡＮインタフェース・モジュー
ル１４７と通信をする。第２１図を参照すると、アクセ
ス機械プロセッサ・モジュール１４８の処理はマイクロ
エレクトロニックＨＰＩＩ　２１０により管理されてい
る。

マイクロエレクトロニックＨＰ１２１０＋よ０ΔＰモジ
ユール１４６のＨＰＵのようにモトローラ（株）から人
手可能にＨＣ６８０００型である。タロツク回路２１１
はクロック信号を３ＨＩＩｚの周波数でマイクロエレク
トロニックＨＰＵ　２１０のＣＬＯＣに人力に供給Ｊる
。更に、クロック回路２１１は１６ＨＨ２の周波数によ
り背面マザーボード１４３に信号を送り、アクセス機械
内の他の回路により適当な周波数に分周される。

マイクロエレクトロニックＨＰＩＩ　２１０は２３ビツ
トのアドレス・バス（Δ：２３）を有し、そのラインΔ
１９：０１がアドレス・デコーダ２１２に接続されてい
る。ＨＣ６８０００はＡＯラインを備えていない。その
代わりに、ＨＣ６８０００はバイト転送をυ１ｗするた
めに上位データ・ストローブ（口ＤＳ　）及び下位デー
タ・ストローブ（ＬＤＳ）を用いる。

アドレス・デコーダ２１２はシグネチツクス（株）及び
他の供給者から人手可能な２つの８２３１００フイール
ド・プログマブル・ロジック・アレー（ＦＰＬＡ）を備
えている。所望により、アクセス機械プロセッサ・モジ
ュール１４８上の回路のアドレスをＦＰＬＡのプログラ
ミングにより割り付けることが可能である。この実施例
では、ＨＣ６８０００の１６メガバイｉ〜のアドレス空
間は第５表に示すように分割される。

Ｍ５表 ００００００−０１　ＦＦＦＥＰＲＯ）Ｉ０３０００１
−０３００１Ｆ予約済み ０３２００１−０３２００Ｆタイマ・レジスタ０３４Ｘ
ＸＸ　　　　　　ＲＴＣ用のアドレス設定０３４２０１
、　　　　　　ＲＴＣ用読み出し／書き込み０３６００
１　　　　　　人力ポート・レジスタ（読み出し）０３
６００１　　　　　　出力ボート・レジスタ（書き込み
）０３ＡＯＯＯインタラブド出力レジスタ０３ＣＯＯＯ
Ｍ板番号レジスタ・ワード１６００００−１７ＦＦＦＥ
ラツク°スロツト（周辺モジュール） ＩＦＦＦＦＥ　　　　　オフ・ボートＲＡＨ用制御レジ
スタ２２００００−２７ＦＦＦＥオフ・ボード５ＲＡＨ
２８００００−２９Ｆ　Ｆ−’　Ｆ　Ｅオブボード・ダ
イナミックＲＡＭ２ＡＯＯＯＯ−２ＦＦＦＦＥオン・ボ
ードスタティックＲＡＨ（ＳＲＡＭ） ４０００００−ＦＦＦＦＦＥデコード済みバス誤り゛前
記表ではいくつかの注意が必要である。

”ＸＸＸ”（１６進）は２進数Ｆ　０ＯＯＹＹＹＹＹＹ
ＹＹＺである。ただし、“０″は論理Ｏであり、ＹＹＹ
ＹＹＹＹＹはＲＴＣアドレス、またｌ″は不定である。

また、１０００００　（１６進）とその上のアドレスは
アドレス・デコーダ２１２ではなく、他のモジュールの
回路に転送される。

アドレス・デコーダ２１２のＦＰＬΔは、ＨＣ６８００
０の標準ラインとなっている３つの機能デコード・ライ
ンＦＣＯ〜ＦＣ２上の１５号をデコードする。これらの
デコード・ラインはアドレス・デコーダ２１２に信号を
送り、インタラブド肯定応答サイクルでアドレスのデコ
ードを停止させる。

アクレス機械プロセッサ・モジュール１４８はそのブロ
セツナ基板に１２８にのプログラマブル・読み出し専用
メモリ（ＰＲＯＨ）　２１３を備えている。第２１図の
プロセッサ基板にはスタティック・ランダム・アクセス
・メモリ（ＳＲＡＩ４）　２１４が搭載されている。メ
モリ基板（図示なし）も背面マザーボード１４３を介し
てＡＰＡプロセッサ基板に）８　ｙｃされている。この
へＰＡブロセツ１す基板はスタティックＲＡＭ　、ダイ
ナミック１ｌＡ１４　、又は両者の組合わせにより５１
２にバイトまで収容しており、これはアクセス機械プロ
セッサ・モジュール１４８の機能を実行するのに充分な
容量である。この実施例では、ダイナミックＲＡＭが好
ましいので、アクセス機械プロセッサ・モジュール１４
８のメモリ基板はＤＡＰモジュール１４６のメモリ基板
について説明したものと同様のＤＲＡＭコントローラを
備えている。１つの相違は、アクセス機械プロセッサ・
モジュール１４８のメモリ基板がローカル・バスではな
く、背面マザーボード１４３を介してプロセッサ基板に
接続されている。

ＰＲＯＨ２１３は起動プログラムを記憶し、いくつかの
通信ｅｉ１１を監視するためのプログラムを記憶するこ
とができる。ＯＡＰモジュール１４６、ＬＡＮインタフ
ェース・モジュール１４７と通信をするプログラムの一
部を高速の処理用のＲＡＭにロードすることは可能であ
る。マイクロエレクトロニックＨＯＰ　２１０は以上で
説明した範囲でアドレスを発生することにより、かつ１
６データ・ライン（Ｄ　：　１６）のデータ・バスを介
してプログラム情報を読み込むことにより、プログラム
命令を読み込む。データ・バスはＰＲＯＨ２１３、ＳＲ
八へ２１４と、ブロック２２４により表わされる２組の
データ・バッファを介してアクセス機械ブロヒツサ・モ
ジュール１４８上の他の回路とに接続されている。

アドレス・バス及びデータ・ベースに加えて、ＨＣ６８
０００用に指定された型の所定の制御ラインも読み出し
及び書き込み処理におけるメモリ回路の挿々の入力を制
御するように接続されている。マイクロエレクトロニッ
クＨＰＵ　２１０は上位データ・ストローブ（ｕＤＳ）
、下位データ・ス１−ローブ（ＬＤＳ）、アドレス・ス
トローブ（ＡＤＳ　）　、及び読み出し／古き込み（Ｒ
／　Ｗ　）のように制御信号を発生する。これらの信号
はインタフェース回路２２２を介して背面マザーボード
１４３にム接続されているが、これについては示してい
ない。ＨＣ６８０００に適用可能な制御ラインの全ての
説明については、モトローラ（株）及び他の供給名から
（７られる６８０００の資料を参照すべきである。

背面マザーボード１４３からアクセス機械プロセッサ・
モジュール１４８には所定９制御ラインが来ている。こ
れらには、ＲＥＳＥ　ｒ回路２２３に接続されている５
ＹＳＲＥＳＥＴラインが含まれており、ＲＥＳＥｒ回路
２２３の出力はマイクロエレクトロニックＨＰＩＩ　２
１０のＩｌ［ＳＥＴ入力に接続されている。

１１ＥＳＥＴ回路２２３からＲＥＳＥＴ人力までのライ
ンは双方向なので、マイクロエレクトロニックＨＰＩＩ
　２１０はアクセス機械プロセッサ・モジュール１４８
の他の回路をリセットすることができる。

５ＹＳＦＡＩＬライン及び＾ＣＦＡＩＬラインは背面バ
ッファ（図示なし）を介してインタラブド処理回路２１
７に接続されている。

リアル・タイム・クロック及び入出力回路２１５もアド
レス・バス及びデータ・バスに１＆統されている。リア
ル・タイム・クロック及び入出力回路２１５のアドレス
及びデータは多ｊＥ化バスにより組合わせられ、多重化
バスは図示していない付加的な一緒のバス・バッファを
介して第２１図のアドレス・バス及びデータ・バスに接
続されている。リアル・タイム・クロック及び入出力回
路２１５はタイミング機能のためにマイクロエレクトロ
ニックＨＰｔｌ　２１０が必要とするプログラマブル・
タイム・ベース用のタイミング信号を発生する。

更に、リアル・タイム・クロック及び入出力回路２１５
は故障条件を読み込み、かつりフル・タイム・クロック
からインタラブド信号を読み込む入力ボート・レジスタ
を備えている。リアル・タイム・クロック及び入出力回
路２１５には、テキサス・インスツルメンツ（株）及び
他の供給者から入手可能なＡＬＳ２４５ラッチを選択す
るのが適当である。出力ボート・レジスタは、前記供給
者から入手可能なＡＬＳ２４５ランチが好ましく、ビッ
ト、例えばＨＰＵウォッチドッグ・タイマ２１６を再開
始させるビットを受は取るために備えられたものである
。

ＨＰＵウォッチドッグ・タイマ２１６は、タイム・アウ
ト期間内にモノステーブル・マルチバイブレータがマイ
クロエレクトロニック）ＩＰＵ　２１０の信号によって
リセットされない限り、タイム・アウトする周知の型の
回路である。タイム・７９８１１１間は３０μｓよりや
や長くされている。ＨＰＵウォッチドッグ・タイマ２１
６は、タイム・アウトになると、５ＹＳＦ＾■［ライン
及びインタラブド処理回路２１７を介してマイクロエレ
クトロニックＨＰＵ　２１０にインタラブド信号を送出
する。

次の第６表はマイクロエレクトロニックＨＰＵ　２１０
に入力されるインタラブド発生源及びインタラブドの優
先順位の要約である。

第６表 ７　　　交流電源断 ６　　　システム障害 ５　　　ウォッチドッグ・タイマ ３　　　ソフトウェア・タイマ・インタラブ１〜２　　
　スレーブ・モジュールからのインタラブドＡ １　　　スレーブ・モジュールからのインタラブドＢ ＤＡＰモジュール１４６及びＬＡＮインタフェース・モ
ジュール１４７のような周辺モジｌ−ルは、背面マザー
ボード１４３を介して２つのインタラブド・レベル用の
２インタラブド・ラインによりアクセス４械ブ１コセツ
リ−・モジュール１４８に接続されている。これらは、
第２１図にしジュール・インクラブドとじて集約的に表
わされているラインである。これらのラインは周辺イン
タラブド１１！ｌ理（ＩＮＴ、ＩＮ＞回路２１８の入力
として接続されている。周辺インタラブド処理（ＩＮＴ
、　ＩＮ＞回路２１８には、インタラブド信号を二重に
バッファリングする一対のＦ３７４ランチ（フェアチャ
イルド・けミコンダクタ及び他の供給者による）が含；
１れＣいる。インタラブ１−が１ナービスされたときは
、第２のラッチに対するクロックイ３号が停止されてラ
ッチ内のデータを安定させ、一方第１のラッチはべりモ
ジュールから更に次のインタラブドを依然として受番プ
取ることができる。

各インクラブド・レベル内で、インタラブドには周辺イ
ンタラブド処理（ＩＮＴ、　ＩＮ＞回路２１８に喝えら
れている論理回路により優先順位が与えられている。モ
ジュールからの一組のライン用ラッチの出力が一緒に論
理和され、マイクロエレクトロニック旧ＩＰ２１０に対
するレベル゛１″のインクラブドが形成される。周辺モ
ジコールからの相補的な一組のラインのラッチ出力は共
に論１！！！和され−Ｃ、マイクロエレクトロニックＨ
ＰＩＩ　２１０にｉｌするレベル゛２″のインタラブド
が形成さ′れる。

この論理処理により、アクセス機械プロセッサ・モジュ
ール１４８に対して最も近いラック・スロットのモジュ
ールに最高の優先順位が与えられ、アクセス機械プロセ
ッサ・モジュール１４８から最も遠いラック・スロット
のモジュールには最低の優先順位が与えられる。この構
成では、ＬＡＮインタフェース・モジュール１４７にＤ
ＡＰモジュール１４６より高い優先順位が与えられる。

周辺インタラブド処理（■訂、ｒＮ）回路２１８は、入
力としてマイクロエレクトロニックＨＰＵ　２１０から
アドレス信号Ａ１〜Ａ３及び機能コード信号ＦＣＯ−Ｆ
Ｃ２を受は取るＦＰＬへの形式のインタラブド肯定応答
回路も備えている。機能コード信号ＦＣＯ〜ＦＣ２はイ
ンタラブド・サイクルを規定し、一方アドレス信Ｍ　Ａ
　１〜Ａ３はインタラブドのレベルを規定する。更に、
ＦＰＬＡはモジュール・インタラブド信号＜ＨＯＤＩＩ
Ｌ　ＩＮＦＳ）も受は取り、これらと、今述べた他の信
号とに応答して適当なモジュールに肯定応答信号を発生
する。

周辺インタラブド処理（ＩＮＴ、　ＩＮ　）回路２１８
　／Ｊ）らのインタラブド信号はマイクロエレクトロニ
ックＨＰｔｌ　２１０のためのインタラブド処理回路２
１７に転送される。このインタラブド処理回路２１７は
、周辺インタラブド処理（ＩＮＦ、　１Ｎ）回路２１８
の出力の他にも背面マザーボード１４３から５ＹＳＦＡ
ＩＬ及び＾ＣＦＩＭＬインタラブド信号も受は取ってい
る。ＨＰＩＩウォッチドッグ・タイマ信号は背面マザー
ボード１４３の５ＹＳＦＡＩＬ信号と論理和が取られる
。更に、インタラブド処理回路２１７は、“１パ〜“７
″までの７つのインタラブド・レベルを二重にバッファ
リングする一対のＦ３７４ラッチを備えている。第２の
ラッチへのクロックはインタラブドが受は付けられたと
きに停止され、第２のラッチのデータを安定に保持する
。この第２のラッチの出力はインタラブド・ライン（Ｉ
ＮＴ）を介してマイクロエレクトロニックＨＰＩＪ　２
１０に接続される。

インタラブド前室応答サイクルにおいて、ＤＡＰモジュ
ール１４６、ＬＡＮインタフェース・七ジュール１４７
からのインタラブドは、データ・バス」二のベクｌ〜ル
を伴っている。このベクトルはマイクロエレクトロニッ
クＨＰＩＪ　２１０によって読み込まれ、メモリにおけ
る適当なインタラブド・ナービス・ルーチンを定める。

他のインタラブドのうちの一つが生起すると、インタラ
ブド処理回路２１７に対してインタラブ１ル処理回路２
１７の論理回路が自動ベクトル制御信号を発生する。こ
の自動ベクトル制御信号は、マイクロエレクトロニック
ＨＰｔｌ　２１０がこれ以上のベクトル数なしに、ＩＩ
　１　ＩＩ〜ＩＩ　７１＋までの７つのインタラブド・
レベルのみに基づいてソフトウェア・ルーチンに行くよ
うに信号を出す。このようなベクトル回路は入手可能な
ＨＣ６８０００の資料において説１］されている。

更に、マイクロエレクトロニックＨＰＵ　２１０はイン
タラブド出力（ＩＮＴ　、ＯＵＴ　）回路２１９を介し
て［１モジユールに対してインクラブ１−を発生するこ
とができる。このインタラブド出力（ＩＮ’ｒ、０ＵＴ
）回路２１９により制御されている背面マザーボード１
４３には１６ライン、即ら各周辺モジュール毎に４ライ
ンある。レジスタにインタラブド・ピットがセットされ
ると、これらラインのうちの一つにインタラブドが発生
する。この回路には、データを保持してインタラブ１−
を選択する２つのへＬＳ２７３ラッチと、ＡＬＳ２７３
ラッチをクリアし、かつインタラブド信号の期間を２．
５μｓに制限するワンショット・タイマとを備えている
。へＬＳ２７３ランチのクリアはモジュールに対する一
方のインタラブドの生起を防止するが、他方のインタラ
ブドは保ｄノしたままである。Ａ１．５２７３ラツチは
テキサス・インスツルメンツ（株）から入手可能である
。

プロセッサ基板の各回路と共に、周辺基板及びメモリ基
板上の各回路は、データ・アクセスの成功を知らせるた
めにマイクロエレクトロニック）ＩＰυ２１０にＤ丁へ
〇ＫＬ（データ肯定応答）信号を返送しなければらなら
ない。更に、周辺モジュールは、アクセス中に誤りにＩ
ｌｌ］連したバスがあることを判断したときに、ＢＥＩ
ＩＩＩ　Ｌ　（バス誤り）信号を送出する。誤りに関連
したバスの例には、存在していない周辺モジュールに対
するアドレスの生起がある。

プロセッサ・モジュールの基板上には、３つのＤＴＡｆ
Ｊ発生器がある。ＤＴＡＣＫ発生器は、ウェイト・ステ
ートを有しない、ＰＲＯＨ２１３のような回路のＤＴＡ
Ｃに信号を確認することができるアドレス・デコーダ２
１２である。ブロック２２０により表わされている第２
のＤＴＡＣに発生器及びバス誤り回路はアドレス・デコ
ーダ２１２によりエネーブルされるが、選択可能なウェ
イト・ステートが可能である。第３の［１ＴＡＣに発生
器は、リアル・タイム・クロック及び入出力回路２１５
用に備えられ、リアル・タイム・クロック及び入出力回
路２１５を除き、プログラマブル・タイム・ディレーが
可能である。３つのＤＴＡＣに発生器の出力は、ＤＴ＾
ＣＫ発生器及びバス誤り回路２２０内で論理和が取られ
てマイクロエレクトロニックＨＰＵ　２１０のＤＴＡＣ
Ｋ入力を発生する。

ＤＴＡＣＫ発生器及びバス誤り回路２２０には、ウォッ
チドッグ・タイマとして用いられるワンショト・マルチ
バイブレータが含まれる。マイクロエレクトロニックＨ
ＰＵ　２１０のアドレス・ストローブ信号がローになる
度に、バス・ウォッチドッグ・タイマをリスタートさせ
る。バス・ウォッチドッグ・タイマはアドレス・ストロ
ーブの立下がりエツジから約３０μｓでタイム・アラｌ
−となり、次いでマイクロエレクトロニックＨＰＵ　２
１０のＢ［旧（入力に対してバス誤り信号を発生する。

バス誤り回路はＤＴＡＣに発生器及びバス誤り回路２２
０に接続されているので、ＤＴ＾Ｃに信号はバス・ウォ
ッチドッグ・タイマを再トリガする。更に、バス誤り信
号が発生したときは、バス誤り回路はマイクロエレクト
ロニックＨＰＵ　２１０　ｋ−ＤＴＡＣＫ　信号（Ｄ返
送を阻止する。背面マザーボード１４３を介して受は取
った制御信号には、オフボード回路からのＤＴ＾ＣＫ信
号及びＢＥＲＲ信号が含まれており、これらの信号はＤ
ＴＡＣＫ発生器及びバス誤り回路２２０によりオン・ボ
ード信号源からの口ＴＡＣに信号及びＢＥＲＲ信号と論
理和される。

インタフェース回路２２１及び２２３は背面マザーボー
ド１４３への７ドレス・ライン及びデータ・ラインのバ
ッファである。ＬＳ６４５−１回路はテキサス・インス
ツルメンツ（株）から入手可能であり、他の供給者のも
のもこれに適合している。

インタフェース回路２２１１よ背面マザーボード１４３
に１方向駆動用に接続されており、一方データ・バッフ
ァ２２２は背面マザーボード１４３との間で２方向転送
をするために備えられたものである。データ・バッファ
２２２をエネーブルする方向は、アドレス・デコーダ２
１２からの制御ラインを介して制御されており、アドレ
ス・デコーダ２１２にはマイクロエレクトロニックＨＰ
Ｕ２１０から読み出し／書き込みＩ！ＩＩ御信号もデコ
ードしている。

ＬＡＮインタフェース・モジュール 第２２図を参照すると、［へＮインタフェース・モジュ
ール１４７は２つのローカル・エリア・ネットワークＬ
ＡＮに利用される２つの通信チャネルＡ及びＢを備えて
いる。−組の背面バッファ及びドライバ２３０は両チャ
ネルにより利用される。

そうでなりれば、第２２図の回路ブロックはチャネルＡ
に関連し、かつこれらのブロックがチャネル８回路を表
わしている汎用ブロック２３２内で二重化されることに
なる。

チャネルＡ及びＢはマイクロエレクトロニックＣＰυ２
３３によりそれぞれ管理されており、マイクロエレクト
ロニックＣＰＵ２３３はプイローグ（株）から入手可能
なＺ８０Ａでよい。１８０＾はこれもザイローグ（株）
から入手可能ないくつかの随伴回路により用いられてお
り、これらは１８０　Ｃ丁Ｃ（クロック・タイミング）
回路２３４．２８０３１０（直列入出力）回路２８５及
び１８０　ＤＨＡ　　（直結メモリ・アクセス）回路２
３６である。２８０　ＣＴＣ回路２３４、ｚａｏ　ｓｒ
ｏ回路２３５、及びＺ８０　ＤＨ八へ路２３６は夜雑な
周辺回路である。これらの構成、制御及び動作を完全に
拡張するときは、これらの回路についてヂイローグ（株
）から入手可能＜１マニユアルを参照すべきである。１
８０Ａ　ＣＰＩＪの構成、動作及びプログラミングの充
分な説明も、２８ＯＡＣＰＩＩのマニュアル及び当該の
技術分野における他の資料を参照すべきである。

クロック回路２３７はマイクロエレクトロニックＣＰｔ
１２３３に：３．６８６４ＨＨｚ　ｔｆ）’ｙｏツｌ信
号を供給する。クロック回路２３７もそのチＡ７ネル□
３のタイム・ベースとして用いるために、７８０ＣＴＣ
２３４に１．８４３２ＨＩＩｚ信号を供給している。更
に、クロック回路２３７もボー・レートのタイム・ベー
スとして用いるために、Ｚ８０　ＣＴＣ回路２３４に９
２１　、６ＫＩＩＺ信号を供給している。

Ｚ８０　ＣＴＣ回路２３４はタイミング機能をするため
に４チヤネルを有する。この実施例では、チＡノネルＯ
はボー・レートを発生し、９２１．６に＋１２信号によ
り駆動されている。チＡ７ネル１は使用していない。チ
Ａ７ネル２はＣＰｔ＋からの制御データによりプログラ
ミングされることにより、しへＮインタフェース回路２
４１におけるクロック再生回路が用いる４６０．８　（
ボー・レート×８）信号を得ている。この４６０．８信
号も　１／８に分周されることにより、送信クロックを
得ている。チャネル３はシステム・タイミング機能のた
めにＺ８０＾ｃｐｕが用いる１、８４３２）１１１ｚ信
号を発生する・７８０３１０回路２３５は直並列変換及
び並直列変換データ変換器である。、２８０３１０回路
２３５はＺ８０＾ＣＰｕからのデータによりプログラム
されており、種々の通信プロトコルに従って直列データ
を処理するものである。更に、ｚａｏ　ｓｔｏ回路２３
５はｚ８００＾Ｈ回路２３６の処理のために処理モード
を設定する。　２８０８１０回路２３５は２チＡ７ネル
・デバイスであり、ＳＩＯのうちの一つのみがＬＡＮイ
ンタフェース・モジュール１４７の通信チＡ７ネル回路
のそれぞれに用いられる。

Ｚ８００Ｈ＾回路２３６は２８０　ＳＩＯ回路２３５か
らの入力データをローカルＲＡＨ２３９に転送する。

ローカルＲＡＭ２３９は二重ボートＲＡＨ２４０がら出
力データを７８０８１０回路２３５のレジスタに転送す
る。これらの転送を実行する際に、１８０　ＤＮＡ回路
２３６は一時に１バイトのバス送出モードを用いる。

マイクロエレクトロニックＣＰＵ２３３は、２８０Ｃ丁
Ｃ回路２３４及びＺ８０　Ｓ［０回路２３５により用い
られ、米国特許第４．３１９，３３８号を含むいくつか
の従来の米国特許文書において直列チャネルを動作させ
ている。これらの回路の接続及び協動の説明については
、この特許を参照ずべきである。更に、米国特許第４．
３１９，３３８号はこの実施例において使用でいる形式
のローカル・エリア・ネットワーク（ＬＡＮ）のネット
ワーク・プロトコル及び処理を説明している。

ＬＡＮインタフェース・Ｌジュール１４７と前述の特許
で説明したモジュールとの間には、２つの基本的な相違
がある。その第１は、チャネルＡ及びＢの通信チャネル
が７８０　ＤＮＡ回路２３６に関連するものであり、マ
イクロエレクトロニックＣＰｕ２３３の直接管理を必要
とすることなく　、ｚｇ。

ＤＮＡ回路２３６がし八Ｎと基板上の一定のメモリ回路
との間のデータ転送を可能にさせている。その第２は、
チャネルへ及びＢの通信チャネルがアクセス機械プロセ
ッサ・モジュール１４８のＨＣ６８０００ＨＰＵ用に設
計された特殊なインタフェースにより背面マザーボード
１４３にインタフェース接続されていることである。

米国特許第４．３１９，３３８号の第５図に示す型式の
ＬＡＮインタフェース回路２４１は、２８０３ＩＯ回路
２３５の１つのＬＡＮについてネットワーク・コネクタ
２４２を接続する。ネットワーク・コネクタ２４２は、
ＬＡＮにトランスミッタ及びレシーバを接続する絶縁変
成器と、ＬＡＮの稼動状態を検出する回路と、入力され
るマンチェスタ・コードのデータからタイミング信号を
再生りる回路と、マンチェスタ・コードの直列データと
してＬＡＮ上にデータを送出する回路とを備えている。

１８０＾ＣＰｕは８ビツトのデータ・バス及び１６ビツ
トのアドレス・バス（第２２図の２８０　ＢＩＩＳＥＳ
が含まれている。）を用いて６４にバイトをアドレス指
定する。Ｚ８０Ａ　ＣＰｔ１のアドレス空間は以下の第
７表に示すように割り付けられている。

第７表 ０００〜７ＦＦＦ　（１６進）　　ＰＲＯＨ８０００〜
８Ｆ［Ｆ　　　　　　　二車ボー１〜１（八Ｈ００００
〜Ｄ　Ｆ　Ｆ　Ｆ　　　　　　　使用ぜずＥ０００〜Ｆ
ＦＦＦ　　　　　　　ローカルＲＡＭＺ８０４　ＣＰＵ
はデコード回路２４３に行くアドレス・バスにアドレス
を発生する。デコード回路２４３はメモリ・サイクルに
おいてアドレス信号をラッチする２つの７４ＬＳ３７３
を備えている。これらのラッチの出力は、７８００ＨＡ
回路２３６によりメモリ・アクセスを制御しているとき
に減勢される。

入出力のデコードは３ライン対８ライン・デコーダによ
り得られる。７８０Ａ　ＣＰＩＪは入出力ボート・アド
レス用のアドレス・バスのうちの下位８ピツトのみを用
いている。

しへＮインタフェース・モジュール１４７のメモリ回路
は、Ｐ　１７０　Ｎ回路２４４、ローカルＲＡＭ回路２
３９及び二車ボートＲＡＭ回路２４０を有する。各チ１
／ネルのｆ’ＲＯ）１回路２４４は１６にバイトのメモ
リを有する回路でもにい。ＰＲＯＮ回路２４４はＺ８０
ＡＣＰｕが実行づ−る命令のプログラムを記憶する。各
チ１フネルには８にバイトのａ−カルＲＡＮ　Ｉｆｉ備
えられる。ＰＲＯＨ回路２４４、ローカルＲＡＭ回路２
３９及び二車ボートＲＡＭ回路２４０は１８０バスと、
メモリ・アクセス処理を実行する適当なコントロール・
ラインとを介して１８０Ａ　ＣＰＵに接続されている。

υＪＩＸ１回路の一部として、メモリ回路が／！８０Ａ
　ＣＰＵより遅いメモリ・アクセス・サイクルにウェイ
１〜・ステートを挿入するために、いくつかのウェイト
・ステート発生回路２４５が備えられている。

ウェイト・ステート発生回路２４５は７４八ＬＳ７４ラ
ツチにより得られる。メモリのタイミング及び制御信号
は、これらのウェイト・ステート発生回路２４５を介し
て導かれ、ウェイト・ステートを発生させる。２８００
Ｍ八回路２３６が２８０Δバスをυ制御してし）るとき
は、ＷＡＩＡ１シコントローラインをアクセスして、そ
のメ［す・アクセス・サイクルでウェイト・ステートを
挿入する。

二重ボート１（へＨ回路２４０は２つのＨＨ６２６４Ｌ
Ｐ−１５０３Ｘ３バイトＣＨＯ３ＲＡＭ回路を備えてい
る。

ＡＰＡモジュール１４８　（７）ＨＣ６８０００ＨＰＩ
Ｊ　カラ’Ａ　ルト、二重ボートＲＡＭ回路２４０は８
×１６ビツトのように見える。一方のＲＡＭ回路は上位
データ・ストローブ（ＵＤＳ）信号を用いてアクセスさ
れ、伯方のＲＡＭ回路は下位データ・ストローブ（ＬＤ
Ｓ）信号を用いてアクセスされる。Ｚ８０ΔＣＰｕから
は、二重ボートＲＡＭ回路２４０は１６ＫＸ８ビツトの
ように見える。データ・ストローブ信号は、アドレス・
ラインＡＯ及びＺ８０Ａ　０ＰＲＣＳラインを用いて論
理的に発生され、他のプロセッサの観点から両立する上
位データ・ストローブ及び下位データ・ストローブを得
ている。

二重ボートＲＡＭ回路２４０の両倒に論理的に２組のバ
ッファが配置されており、二重ボートＲＡＭ回路２４０
に適正なＣＰ１１信号をゲー１−するのを制御している
。７４ＬＳ２４４の８バツフア・グループはアドレス及
び＆Ｊ　ＩｙＩｌ信号を処理する。４つの７４＾ＬＳ２
４５双方向データ・セレクタは、適当なデータ・バスを
エネーブルし、データの転送方向を選択づ“る。

適正なバッファ列が仲裁回路２４６の信号により選択さ
れる。

仲裁回路２４６は速度が１６Ｈｔｌｚのクロックを備え
ており、このクロックは各クロック・パルスの後縁ｒＺ
８０Ａ　ＣＰＩＩ及びＨＣ６８０００ＨＰＵからのメモ
リ・アクセス要求をゲートさせている。フェアチャイル
ド及び他の供給者から入手可能な一対の１４Ｆ７４フリ
ツプ・フロップは、そのプロセッサの散水信号を交差結
合するように接続されている。保留中の要求は３回路の
うちの一つによりラッチされているが、実行中の他のプ
ロセッサの要求許可信号から開放されるまで、有効にな
らないａＨＣ６８０００は、第２２図に示す二重ポート
ＲＡＭ回路２４０のｏｒ＾（Ｊ回路２４７により［１Ｔ
Ａ（Ｊ信号がＮ１止されることにより［１ツクアウトさ
れる。２８０八ＣＰＵはそのＷＡＩＴ信号を送出するこ
とによりロックアウトされる。

ＬＡＮインタフェース回路２４１の各チャネルは二重ボ
ートＲＡＭ回路２４０に自己のセクションを有するが、
これらのセクションはいずれに共通インタフェースを介
して背面マゾーボード１４３にインタフェース接続され
ている。ＨＣ６８０００の２３アドレス・ライン（Ａ１
−Ａ２３）、３ｖ１能コード・ライン（ＦＣＱ〜トＣ２
）及び他の入力制御ラインは、７４ＬＳ２４４レシーバ
によりバッファリングされている。１６データ・ライン
（Ｄｏ〜Ｄ１５）は７４ＬＳ６４５−１双方向データ・
トランシーバによりバッファリングされている。アドレ
ス・ラインＡ１４〜Ａ２３、機能］−ド・ラインＦＣＯ
〜ＦＣ２及び２つのスロット割り付はラインＳＬ＾１及
び５ＬＡ２（ＤＡＰモジュール１４６と同様）は、基板
外の二重ボートＲＡ）ｌアドレスをデコードするように
８２３１００　ＦＰＬＡデコーダに接続されている。二
重ボートＲＡＭ回路２４０は、［＾Ｎインタフェース・
モジュール１４７を配置しているスロットにより１００
０００（１６進）以上の範囲でＨＣ６８０００のアドレ
ス空間にマツプ化されている。

マイクロエレクトロニックＣＰＵ２３３はその制御ライ
ン及びアドレス・バスを用いることにより多数の入出力
ボート又はレジスタをアクセスすることができ、これら
を以下の第８表に要約する。

第８表 ００　　　　　　　Ｉｔ／Ｗ　　３１０チＡ７ネル八デ
ータ０１Ｒ／脅　ＳＩＯチャネル８データ ０２　　　　　　　Ｒ／Ｗ　　ＳＩＯチＡ７ネルＡ制ｉ
ｌｌ／ステータス ０３　　　　　　　Ｒ／Ｗ　　ＳＩＯチャネルＢ制御＋
／ステータス １０　　　　　　　Ｒ／Ｗ　　ＣＴＣチャネル０データ
１１　　　　　　１ｔ／ｌＩＩ　　ＣＴＣチャネル１デ
ータ１２Ｒ／脣　３１０チヤネル２制御 １３　　　　　　　Ｒ／１４　３１０チヤネル３制御２
ＯＲ／Ｗ　　Ｄ１４Ａベース・レジスタ３０〜３Ｆ　　
　　　　Ｗ　　　ステータス・ラッチ４０　　　　　　
　Ｒボー・レート・ジャンパー ５０　　　　　　　Ｒ実ステーシコン番号６０Ｒ／−イ
ンタラブド・ヂ１７ネ ル　０制御 第８表（続き） ６１　　　　　　　Ｒ／１１　　インタラブド・チャネ
ル　１制御 ６２　　　　　　　Ｒ／Ｗ　　インタラブド・チャネル
　２制御 ６３Ｒ／−インタラブド・チャネ ル３ｉ、１１１１］ ６８　　　　　　　阿　　ベクトル・レジスタ７０〜７
Ｆ　　　　　　−インタラブド・ラッチただし、Ｒは読
み出し、Ｗは書き込みである。

実ステーション番号（Ｒ２Ｈ）は、回路２４８の基板上
に備えられているジＡ７ンバーにより１７られる。更に
、ジＡ７ンバーは各１八Ｎチヤネルのアドレスを選択す
るために備えられたものである。更に、ジャンパーは２
つのボー・レートのうらの一つをヒツトするために備え
られたしのである。これらのジャンパーはバッファを介
して全２８ＯＡデータ・バスに接続されるので、２８０
八ＣＰｕにより選択した番号を読み込むことができる。

ステータス・ラッチ２４９は１グループのステータスＬ
ＥＤ２５４を制御する出力レジスタを備えており、また
ウォッチドッグ・タイマ回路２５０のような回路に通知
するために他のいくつかの信号を供給する。インタラブ
ｌ〜・ラッチ２５１と呼ばれる第２のアドレス可能なラ
ッチは、制御データを受は取って、靜＾モジュール１４
８のＺ８０＾ＣＰＵ及びＨＣ６８０００）ＩＰＩＩのイ
ンタラブドを開始させるのに用いることができる。

ウォッチドッグ・タイマ回路２５０は、当該の技術分野
において周知の型式のものであり、７８０ＡＣＰＵが予
測した形式でそのプログラム命令を実行している信号と
して、リトリガバブル・ワンショット・マルチバイブレ
ータが周期的に再トリガされる。この特定のウォッチド
ッグ・タイマ回路２５０は、ステータス・ラッチ２４９
により再トリガされなければ、約４ミリ秒でタイムアウ
トするようにセットされる。ウォッチドッグ・タイマ回
路２５０も、Ｚ８０Ａ　ＣＰＩＩ７）Ｍ　１　ａｉｌｌ
ｌｌｌ出力１．：　、Ｊ：　リｊｌｆ　トリガされる第
２のタイマーを有する。

ＬＡＮインタフェース・モジュール１４７上で発生する
インタラブドは、基板を発生源とするものと、ＡＰＡモ
ジュール１４８を発生源とするものとの２種類に分類可
能である。

マイクロエレクトロニックＣＰＵ２３３ｉよ、システム
電源装置からのＡＣＦ八Ｉへ信号に応答して、又は２８
ＯＳＩＯ回路２３５から讐ＡＩＴ／ＲＤＹＡ信号に応答
して、マスク不能インタラブド（８Ｍ１　）信号を受ｔ
Ｊ取ることができる。マスク不能インタラブドは２８０
Ａ　ＣＰＵ１．：ＰＲＯ）ｌからそのプログラムの実行
を再開始させる。

Ｚ８０Ａ　ＣＰＵは２８０インタラブド・モードのモー
ド２においてマスク可能なベクトル化したインタラブド
に応答して結線される。このような動作モードでは、既
知の外部回路がインタラブドの優先順位を確立するよう
に２８０Ａ　ＣＰＵ上の他のインタラブド入力に連鎖接
続されている。この場合は、１８０ＳＩＯ回路２３５が
最高の優先順位を有し、これに７８００Ｈ八回路２３６
．２８０　ＣＴＣ回路２３４が続き、最後にインタラブ
ド・コントローラ回路２５２が続く。

それぞれインタラブドの範賭内で、各インタラ７１〜回
路は、更に相対優先順位に関連する多！Ｆインタラブド
を備えている。例えば、２８０　ＳＩＯ回路２３５はＬ
　Ａ　Ｎを介してデータを送受信１ｒる種々のルーチン
により、２８ＯＡ　ＣＰＩＩと通信をしており、かつレ
シーバインタラブド１よ］−ランスミツタインタラブト
より高いインタラブドを有する。インタラブド肯定応答
サイクルでは、前記インタラブド回路が２８０Δデータ
・バス上の８ビツトベクトルを送信してＪ５つ、１８０
Ａデータ・バスは実行ずべき次の命令のアドレスを形成
さけるＪ：うに７８ＯＡ　ＣＰＩＩのレジスタに読み込
まれる。更に、７８ＯＡ　ＣＩｌ＋は、ステータス・ラ
ッチに１ピッＩ−を書き込むことにより、自分自身をイ
ンタラブ１〜することが′Ｃきる。

インタラブ１〜・コンｌ〜【、１−ラ回路２５２は、実
際には、第２の１８０　ＣＴＣ回路であり、かつ３つの
トリガ入力が基板外のＨＣ６８０００から連続する２つ
のインタラブドと、マイクロエレクトロニックＣＰＩＩ
２３３からの第３のスケジュール・インタラブドとを受
は取るように結線されている。２８０ＣｒＣ回路はこれ
らのインクラブ（〜に応答するように、２８０ΔＣＰｕ
から制宙１）−夕によりブログラノへされ、また複数の
ベクトルがＺ８０Ａ　ＣＰＵにより適当なベクトル・レ
ジスタにロードされる。

基板外のＨＣ６８０００が１８０＾ＣＰＩＩをインタラ
ブドできるように、４ラインが背面マザーボード１４３
を介して導かれ、［へＮインタフェース回路の各チャネ
ル用に２つのインタラブドを得ている。これらのインタ
ラブ１−信号ｔよ７４ＬＳ２４４バッファ回路を婦えて
いるインタラブド入力回路２５３により受１）取られる
。これらのインタラ１１ル信号は反転された後に、７４
１１Ｃ７４フリツプ・フ［１ツブをり［１ツク駆＋）Ｊ
　’Ｊるのに用いられ、インタラブ１〜・コン１−［］
−ラ回路２５２にインタラブド信号を発住する。

２８ＯＡ対６８０００インタラブ１へ回路は、インタラ
ブ１〜・］］ン１〜Ｌｌ−シ回路２５と、グログラマブ
ル・ベクトル・レジスタ２５５と、ＩＡＣに／ＤＡＣＫ
回路２５６とを備えている。マイクロエレクｊ・ロニツ
クＣＰＵ２３３はインタラブド入力回路２５３のａ）Ｉ
Ｉ御データを書き込むことにより、インタラブドを発生
する。このインタラブド入力回路２５３は７４Ｆ７４ラ
ツチを備え、また“″チャネルＡ　”　Ｚ８０＾ＣＰｕ
からの信号と、ＬＡＮインタフェース回路２３２ａに備
えられている°゛チＡ７ネルＢ″Ｚ８０八ＣＰＵとの問
を仲裁するフリップ・フロップ論理及びタイミング回路
ら備えている。ＨＣ６８０００はＩＡＣに／ＤＡＣに回
路２５６に対し、そのインタラブド肯定応答サイクルの
一部として複数の信号を発生する。ＨＣ６８０００から
のインタラブド信号に応答する際に、マイクロエレクト
ロニックＣＰＵ２３３はプログラマブル・ベクトル・レ
ジスタ２５５　（７４ＡＬＳ３７４）から６８０００背
面データ・バス上に８ビツトのベクトルを供給し、ＩＡ
Ｃに／ＤＡＣに回路２５６からのＤ丁ＡＣＫ信号により
インタラブド肯定応答サイクルを終結させなければなら
ない。

これにより、アクセス機械における３モジユールのＤＡ
Ｐモジュール１４６〜△ＰＡモジュール１４８の詳細な
説明を終わりにする。実施例により多くの詳細を示した
が、本発明から逸脱することなく、他の実施例でこれら
を変更することができることは、当該の技術分野におい
て習熟する者には明らかである。従って、本発明の範囲
は特許請求の範囲により明確にされる。

【図面の簡単な説明】

第１図は従来技術に備えられているυＪｌＩＩ装置のデ
ータの流れを示すデータ・フローチャート、第２図は従
来の技術のプログラマブル・コントローラのハードウェ
ア対メモリ・マツプ概要図、第３図は本発明のアクセス
機械に関連したファクトリ・セル・オートメーション装
置のデータ項目の管理を示すブロック図、 第４ａ図は新しいデータ項目を第３図のアクセス機械の
データ・ベースに人力しているときに第３図の画像表示
装置のスクリーンを示す図、第４ｂ図は第３図のアクヒ
ス機械のデータ・ベースに入力しているときの第３図の
画像表示装置のスクリーンを示す図、 第５図は第３図の７アク１〜す・ヒル・オートメーショ
ン装置及びアクセス機械により保持されて、　　いるデ
ータ・ベース内で一定の記ａ　ＩＩＩ係を示すマツプ、 第６図は第３図のアクレス機械に存在するデータ・ベー
スにＪ５けるデータ項目の構成を示すマツプ図、 第７図は第３図のアクヒス機械に関連する装置において
データ・ベース関連情報の１形式による通信を示すデー
タの流れ図、 第８図は第３図のアクセス機械に関連する装置において
データ・ベース関連情報の他の形式による通信を示すデ
ータの流れ図、 第９図〜第１５図は第７図及び第８図のピル間部コンピ
ュータとアクセスＩ械との間で通信をしたメツセージに
含まれるデータ・ベース関連情報のマツプ、 第１６図は第３図のアクセス機械の構造を示すハードウ
ェア・ファームウェアの概要図、第１７図及び第１８図
は第３図のアクセス機械におけるデータ収集ソフトウェ
アの動作を示すブロック図、 第１９図は第１６図に示すデータ・アクヒス・リンク・
プロセッサ・七ジュールにａ３けるプロセッサ１Ｂ板の
概要ブロック図、 第２０図は第１６図に示すデータ・アクセス・リンク・
プロセッサ・モジュールにおいてメモリ基板の概要ブロ
ック図、 第２１図は第１６図に示すアクセス機械・プロセッサ・
モジュールにおける回路の概要ブロック図、 第２２図は第１６図に示すローカル・エリア・ネットワ
ーク・インタフェース・モジュールの概要ブロック図で
ある。 ４９・・・データ・アクセス・ベースバンド回路網、６
２・・・データ・ベース、 ６３・・・通信ハードウェア及びソフトウェア・インタ
フェース、 １４０．１４６・・・ＤＡＰモジュール、１４１．１４
７・・・ＬＡＮインタフェース・七ジュール、 １４２．１４８・・・アクヒス機械プロセッサ・モジュ
ール、 １５１・・・オペレーティング・インタフェース・モジ
ュール。

Claims (1)

1. 【特許請求の範囲】 （１）セル制御コンピュータと、対応する複数のステー
   ションに位置する複数の機械制御コンピュータとを含む
   フアクトリ・オートメーション・セルにおける接続用の
   アクセス機械であつて：その機械制御コンピュータによ
   り参照するためのデータ項目に割り付けられたアドレス
   から独立する形式によりアクセスするように、その機械
   制御コンピュータに関連され、データ項目を編成しデー
   タ・ベースを記憶するデータ・ベース手段と、 データ・ベース手段に接続され、セル制御コンピュータ
   との間の第１のデータリンクを介して情報をデータ・ベ
   ースの一部として編成したメッセージによりデータ項目
   の通信をする第１の通信手段と、 データ・ベース手段に接続され、機械制御コンピュータ
   との間の第２の通信リンクを介してその機械制御コンピ
   ュータのステーション・アドレスにより編成されている
   ステーション関連の情報ブロックを含むメッセージによ
   りデータ項目の通信をする第２の通信手段と、 第２の通信手段にデータ・ベース手段をインタフェース
   接続し、ステーション関連の情報ブロックとステーショ
   ン独立編成のデータ・ベースとの間でデータ項目の編成
   を翻訳するデータ・ベース・インタフェース手段とを備
   えていること、を特徴とする前記アクセス機械。 （２）特許請求の範囲第１項記載のアクセス機械におい
   て、各データ項目はフアクトリ・オートメーション・セ
   ル内で固有なタグ・データ・フィールドを備えると共に
   、データ項目はタグ・データを介してアクセスされるこ
   とを特徴とする前記アクセス機械。 （３）特許請求の範囲第１項記載のアクセス機械におい
   て、第１の通信リンクは第１のローカル・エリア・ネッ
   トワークであることを特徴とする前記アクセス機械。 （４）特許請求の範囲第１項記載のアクセス機械におい
   て、第２の通信リンクは第２のローカル・エリア・ネッ
   トワークであることを特徴とする前記アクセス機械。 （５）特許請求の範囲第１項記載のアクセス機械におい
   て、第１の通信リンクに接続され、データ・ベースを受
   信してデータ・ベース手段にロードする手段を備えたこ
   とを特徴とする前記アクセス機械。 （６）セル制御コンピュータと、対応する複数のステー
   ションに位置する複数の機械制御コンピュータとを含む
   フアクトリ・オートメーション・セルにおける接続用の
   アクセス機械であつて：それぞれの機械制御コンピュー
   タのステーションから独立する形式によりアクセスする
   ようにその機械制御コンピュータに関連したデータ項目
   を編成したデータ・ベースを記憶するデータ・ベース手
   段、 データ・ベース手段に接続され、セル制御コンピュータ
   との間の通信リンクを介して情報をデータ・ベースの一
   部として編成したメッセージによりデータ項目の通信を
   する第１の通信手段、データ・ベース手段に接続され、
   機械制御コンピュータとの間の第２の通信リンクを介し
   てその機械制御コンピュータのステーション・アドレス
   により編成されているステーション関連の情報ブロック
   を含むメッセージによりデータ項目の通信をする第２の
   通信手段、及び 第２の通信手段にデータ・ベース手段をインタフェース
   接続し、ステーション関連の情報ブロックとステーショ
   ン独立編成のデータ・ベースとの間のデータ項目の編成
   を翻訳するデータ・ベース・インタフェース手段 を含むデータ・アクセス・プロセッサ・モジュールと； 第３の通信手段を含み、機械制御コンピュータとの間の
   第２の通信リンクを介してその機械に関連される情報ブ
   ロックとメッセージを通信する通信リンク・インタフェ
   ースと； データ・アクセス・プロセッサ・モジュールと通信リン
   ク・インタフェース・モジュールとの間でその機械制御
   コンピュータに関連される情報ブロックにメッセージを
   結合させる手段と； を備えていることを特徴とする前記アクセス機械（７）
   特許請求の範囲第６項記載のアクセス機械において、第
   １の通信リンクは第１のローカル・エリア・ネットワー
   クであることを特徴とする前記アクセス機械。 （８）特許請求の範囲第６項記載のアクセス機械におい
   て、第２の通信リンクは第２のローカル・エリア・ネッ
   トワークであると共に、通信リンク・インタフェースは
   ローカル・ネットワーク・インタフェース・モジュール
   であることを特徴とする前記アクセス機械。 （９）特許請求の範囲第６項記載のアクセス機械におい
   て、各データ項目はフアクトリ・オートメーション・ビ
   ル内で固有なタグ・データを含み、かつデータ項目はタ
   グ・データを介してアクセスされることを特徴とする前
   記アクセス機械。 （１０）セル制御コンピュータと、対応する複数のステ
   ーションに位置する複数の機械制御コンピュータとを含
   むフアクトリ・オートメーション・ビルにおける接続用
   のアクセス機械であつて：その機械制御コンピュータに
   より参照するためにデータ項目に割り付けられたアドレ
   スから独立する形式でアクセスするように、その機械制
   御コンピュータに関連されたデータ項目を編成したデー
   タ・ベースを記憶するデータ・ベース手段と、データ・
   ベース手段に接続され、セル制御コンピュータから第１
   の通信リンクを介して、データ・ベースに加えるべき新
   しいデータ項目を含む構成メッセージを受信する第１の
   通信手段と、第１の通信リンクを介して構成メッセージ
   の受信に応答して、データ・ベースにおける新しいデー
   タ項目を関連させるデータ・ベース・オン・ライン構成
   手段と、 データ・ベース手段に接続され、機械制御コンピュータ
   との間の第２の通信リンクを介してその機械制御コンピ
   ュータのステーションのアドレスにより編成されたステ
   ーション関連の情報ブロックを含むメッセージによりデ
   ータ項目の通信をする第２の通信手段と、 第２の通信手段にデータ・ベース手段をインタフェース
   接続し、ステーション関連の情報ブロックとステーショ
   ン独立編成のデータ・ベースとの間のデータ項目の編成
   を翻訳するデータ・ベース・インタフェース手段と、 を備えていることを特徴とするアクセス機械。 （１１）特許請求の範囲第１０項記載のアクセス機械に
   おいて、第１の通信リンクは第１のローカル・エリア・
   ネットワークであることを特徴とする前記アクセス機械
   。 （１２）特許請求の範囲第１０項記載のアクセス機械に
   おいて、第２の通信リンクは第２のローカル・エリア・
   ネットワークであることを特徴とする前記アクセス機械
   。 （１３）特許請求の範囲第１０項記載のアクセス機械に
   おいて、各データ項目はフアクトリ・オートメーション
   ・セル内で固有のタグ・データのフィールドを含むと共
   に、データ項目はタグ・データを介してアクセスされる
   ことを特徴とする前記アクセス機械。