JPS6313338B2 - - Google Patents
Info
- Publication number
- JPS6313338B2 JPS6313338B2 JP6697181A JP6697181A JPS6313338B2 JP S6313338 B2 JPS6313338 B2 JP S6313338B2 JP 6697181 A JP6697181 A JP 6697181A JP 6697181 A JP6697181 A JP 6697181A JP S6313338 B2 JPS6313338 B2 JP S6313338B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- protective film
- semiconductor
- surface protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 67
- 239000007789 gas Substances 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 239000012808 vapor phase Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000012071 phase Substances 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 238000007664 blowing Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000002994 raw material Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製法に係り、特に半導体
基体のpn接合露出端に表面保護膜を均一の厚さ
に形成する方法に関する。
基体のpn接合露出端に表面保護膜を均一の厚さ
に形成する方法に関する。
半導体装置では、半導体基体内に所定のpn接
合を形成した後、pn接合露出部に対し表面保護
膜を形成して特性を安定化させる必要がある。
合を形成した後、pn接合露出部に対し表面保護
膜を形成して特性を安定化させる必要がある。
半導体基体が比較的小さい場合、あるいはpn
接合が負担すべき耐圧が比較的低い場合は表面保
護膜を形成するのに左程困難はない。例えばpn
接合形成のための拡散工程において生じる半導体
酸化膜をそのまま表面保護膜として用いたり、所
要部にガラス粉末を付着させ、それを焼結させて
表面保護膜とする技術が確立されている。
接合が負担すべき耐圧が比較的低い場合は表面保
護膜を形成するのに左程困難はない。例えばpn
接合形成のための拡散工程において生じる半導体
酸化膜をそのまま表面保護膜として用いたり、所
要部にガラス粉末を付着させ、それを焼結させて
表面保護膜とする技術が確立されている。
反対に、半導体基体が大形になり、所望される
耐圧が高くなるに従い、適切な表面保護膜を形成
させることが難しくなる。その原因は例えば半導
体基体と表面保護膜との熱膨張係数の相違に基づ
く熱歪の問題であり、あるいは表面保護材の高電
界下における信頼性の問題である。特に、近年、
電力用半導体装置の分野、例えば直流送電システ
ム用のサイリスタ等に見られるように半導体基体
の直径が数十〜100mmにも達したり、耐圧が1000
〜数千Vにも達する半導体装置が開発されるに伴
い、これらの半導体装置に適合する表面保護膜が
所望されている。
耐圧が高くなるに従い、適切な表面保護膜を形成
させることが難しくなる。その原因は例えば半導
体基体と表面保護膜との熱膨張係数の相違に基づ
く熱歪の問題であり、あるいは表面保護材の高電
界下における信頼性の問題である。特に、近年、
電力用半導体装置の分野、例えば直流送電システ
ム用のサイリスタ等に見られるように半導体基体
の直径が数十〜100mmにも達したり、耐圧が1000
〜数千Vにも達する半導体装置が開発されるに伴
い、これらの半導体装置に適合する表面保護膜が
所望されている。
このような観点から近年、表面保護膜として半
絶縁性の多結晶Si膜を用いることが提案されてい
る(例えば特公昭53−2552号)。これは多結晶Si
膜中に酸素等を所定量ドープすることにより多結
晶Si膜を半絶縁性とし、高電界下での信頼性を向
上させるものである。また、熱膨張係数もSi等か
らなる半導体基体に近いので熱歪の問題も解消し
得る。
絶縁性の多結晶Si膜を用いることが提案されてい
る(例えば特公昭53−2552号)。これは多結晶Si
膜中に酸素等を所定量ドープすることにより多結
晶Si膜を半絶縁性とし、高電界下での信頼性を向
上させるものである。また、熱膨張係数もSi等か
らなる半導体基体に近いので熱歪の問題も解消し
得る。
ところが、なお問題が残つている。それは表面
保護膜をpn接合露出端部に均一に付着させる必
要があるという点である。この問題が解決されな
ければ、上述の半絶縁性の多結晶Si膜それ自体の
特性が優れていたとしても、表面保護は不十分と
なる。しかるに、半絶縁性の多結晶Si膜は通常気
相から析出、堆積される。そのために、平面状の
部分には比較的均一な厚さに形成し易いが、凹
部、凸部には均一に形成し難いという欠点がある
ことがわかつた。
保護膜をpn接合露出端部に均一に付着させる必
要があるという点である。この問題が解決されな
ければ、上述の半絶縁性の多結晶Si膜それ自体の
特性が優れていたとしても、表面保護は不十分と
なる。しかるに、半絶縁性の多結晶Si膜は通常気
相から析出、堆積される。そのために、平面状の
部分には比較的均一な厚さに形成し易いが、凹
部、凸部には均一に形成し難いという欠点がある
ことがわかつた。
本発明の目的は上述の欠点を解決し、半導体基
体の凹部あるいは凸部のような非平面形状の部分
に均一な厚さの表面保護膜を気相から析出、堆積
させる方法を提供することである。
体の凹部あるいは凸部のような非平面形状の部分
に均一な厚さの表面保護膜を気相から析出、堆積
させる方法を提供することである。
本発明の特徴は、内部に所定のpn接合が形成
され、少なくとも1のpn接合端が、主表面を除
く側面あるいは表面に形成された凹部等の非平面
部分あるいはその近傍に露出した半導体基体の、
上記非平面部分に例えばノズルを対向させ、少な
くとも上記非平面部分の上記ノズルに対向する部
分を加熱した状態で、上記ノズルから表面保護膜
の成分を含有するガスを吹き出させる等の手段に
より、上記非平面部分に表面保護膜を気相から選
択的に析出させる点にある。
され、少なくとも1のpn接合端が、主表面を除
く側面あるいは表面に形成された凹部等の非平面
部分あるいはその近傍に露出した半導体基体の、
上記非平面部分に例えばノズルを対向させ、少な
くとも上記非平面部分の上記ノズルに対向する部
分を加熱した状態で、上記ノズルから表面保護膜
の成分を含有するガスを吹き出させる等の手段に
より、上記非平面部分に表面保護膜を気相から選
択的に析出させる点にある。
大電力用あるいは高耐圧半導体装置では半導体
基体表面での耐圧を高めるために、pn接合を半
導体基体側面に終端させ、終端部の形状がベベル
面となる様種々加工する場合が多い。あるいは
pn接合を半導体基体に設けられた溝の内面等の
凹部に終端させる構造も用いられている。これら
の場合、表面保護膜を形成すべき部分は比較的薄
い(約0.1〜1mm)半導体基体の側端面や溝の内
壁等、全体として平面形状をとらない非平面部と
なる。
基体表面での耐圧を高めるために、pn接合を半
導体基体側面に終端させ、終端部の形状がベベル
面となる様種々加工する場合が多い。あるいは
pn接合を半導体基体に設けられた溝の内面等の
凹部に終端させる構造も用いられている。これら
の場合、表面保護膜を形成すべき部分は比較的薄
い(約0.1〜1mm)半導体基体の側端面や溝の内
壁等、全体として平面形状をとらない非平面部と
なる。
本発明者らの実験的検討によれば、このような
非平面部に通常の気相成長法によつて表面保護膜
を堆積させると表面保護膜が均一には形成されな
いことが明らかとなつた。第1図a,bにその例
を示す。図において、一対の主表面101,10
2を有するサイリスタ基体1はその内部に、p型
エミツタ層pE、n型ベース層nB、p型ベース層pB
およびn型エミツタ層nEがこの順で積層され、各
層間にpn接合J1,J2およびJ3が形成されている。
pn接合J3は主表面101に、J2およびJ3は側面1
03にそれぞれ終端している。11は石英等から
なるカバーである。
非平面部に通常の気相成長法によつて表面保護膜
を堆積させると表面保護膜が均一には形成されな
いことが明らかとなつた。第1図a,bにその例
を示す。図において、一対の主表面101,10
2を有するサイリスタ基体1はその内部に、p型
エミツタ層pE、n型ベース層nB、p型ベース層pB
およびn型エミツタ層nEがこの順で積層され、各
層間にpn接合J1,J2およびJ3が形成されている。
pn接合J3は主表面101に、J2およびJ3は側面1
03にそれぞれ終端している。11は石英等から
なるカバーである。
これらのサイリスタ基体の側面103に対し、
通常の気相成長装置を用いて半絶縁性の多結晶Si
膜2を付着させた。ところが、図示するように、
aでは主表面101の外周の凸状部に特に厚く付
着され、側面103の凹部(通常数百μmの深さ
を有する)にはほとんど付着されなかつた。ま
た、bでは、サセプタ10に接する主表面102
の外周部にはほとんど付着されなかつた。
通常の気相成長装置を用いて半絶縁性の多結晶Si
膜2を付着させた。ところが、図示するように、
aでは主表面101の外周の凸状部に特に厚く付
着され、側面103の凹部(通常数百μmの深さ
を有する)にはほとんど付着されなかつた。ま
た、bでは、サセプタ10に接する主表面102
の外周部にはほとんど付着されなかつた。
この現象は次のように説明される。原料ガスは
半導体基体の主表面と平行な方向すなわち第1図
bでの100の方向に流れているがその流速は小さ
い。原料ガスが半導体基体1付近に達するとまず
主表面外周の角部に付着し始める。特に側面10
3の凹部には原料ガスがほとんど到達せず、上述
の角部で反応した残ガスが到着するだけである。
これが繰り返されて、角部では増々成長が加速さ
れ、逆に凹部には増々原料ガスが到達し難くな
る。なお、ガス流量、ガス組成等成長条件を変え
たが顕著な効果は認められなかつた。この様な状
態で接合J1およびJ2の阻止特性を調べたところ、
リーク電流が大きく、所定の耐圧が得られなかつ
た。
半導体基体の主表面と平行な方向すなわち第1図
bでの100の方向に流れているがその流速は小さ
い。原料ガスが半導体基体1付近に達するとまず
主表面外周の角部に付着し始める。特に側面10
3の凹部には原料ガスがほとんど到達せず、上述
の角部で反応した残ガスが到着するだけである。
これが繰り返されて、角部では増々成長が加速さ
れ、逆に凹部には増々原料ガスが到達し難くな
る。なお、ガス流量、ガス組成等成長条件を変え
たが顕著な効果は認められなかつた。この様な状
態で接合J1およびJ2の阻止特性を調べたところ、
リーク電流が大きく、所定の耐圧が得られなかつ
た。
また、本発明では、半導体基体の少なくとも上
記非平面状部の一部、例えばノズルに対向する部
分を加熱する必要がある。仮に、ノズルから原料
ガスを吹き出させる以前の部分で加熱して原料ガ
スを反応させ、反応後の原料ガスを加熱されてい
ない半導体基体へ吹きつけて付着させたとして
も、リーク電流が非常に大きくなるなど、満足な
特性を有する膜は得られない。この原因は、反応
生成物が半導体基体上で急冷されるため付着した
膜中の歪が大きくクラツクが発生し易くなつてい
ること、膜自体が基板を加熱しつつ付着させた膜
に比較して緻密度に欠けること等である。また、
ノズルから吹き出す以前にかなりの量のガスが反
応して粉末状となり、粉として半導体基体に付着
される場合が生じた。
記非平面状部の一部、例えばノズルに対向する部
分を加熱する必要がある。仮に、ノズルから原料
ガスを吹き出させる以前の部分で加熱して原料ガ
スを反応させ、反応後の原料ガスを加熱されてい
ない半導体基体へ吹きつけて付着させたとして
も、リーク電流が非常に大きくなるなど、満足な
特性を有する膜は得られない。この原因は、反応
生成物が半導体基体上で急冷されるため付着した
膜中の歪が大きくクラツクが発生し易くなつてい
ること、膜自体が基板を加熱しつつ付着させた膜
に比較して緻密度に欠けること等である。また、
ノズルから吹き出す以前にかなりの量のガスが反
応して粉末状となり、粉として半導体基体に付着
される場合が生じた。
以下、本発明を実施例に基づいて説明する。
第2図は本発明の一実施例において使用される
半導体基体端面への半絶縁性多結晶Si膜の成長装
置の概略を示す。この成長装置は、石英製のベル
ジヤー21および基台22で囲まれる反応室を有
し、反応室内には一端が基台外に延びる支持台2
3に載置されたグラフアイト製の加熱板24、石
英製の絶縁板25、加熱コイル26、ノズル27
が配置されている。また、基台22には、排気口
28が設けられている。反応室外には、支持台2
3を回転させるための回転機29、ノズル27を
首振り運動させるための回転機30、高周波電源
31と原料ガス系32が配置されている。
半導体基体端面への半絶縁性多結晶Si膜の成長装
置の概略を示す。この成長装置は、石英製のベル
ジヤー21および基台22で囲まれる反応室を有
し、反応室内には一端が基台外に延びる支持台2
3に載置されたグラフアイト製の加熱板24、石
英製の絶縁板25、加熱コイル26、ノズル27
が配置されている。また、基台22には、排気口
28が設けられている。反応室外には、支持台2
3を回転させるための回転機29、ノズル27を
首振り運動させるための回転機30、高周波電源
31と原料ガス系32が配置されている。
原料ガス系32内には、N2ガス源321、N2
で希釈されたSiH4ガス源322、N2Oガス源3
23およびNH3ガス源324が配置されている。
各ガス源にはそれぞれ流量計およびバルブ325
〜328が設置され、それらは配管329に接続
されている。配管329は原料ガス系32外へ延
び、回転可能の接続部33を経てノズル27に通
ずる。
で希釈されたSiH4ガス源322、N2Oガス源3
23およびNH3ガス源324が配置されている。
各ガス源にはそれぞれ流量計およびバルブ325
〜328が設置され、それらは配管329に接続
されている。配管329は原料ガス系32外へ延
び、回転可能の接続部33を経てノズル27に通
ずる。
本装置を使用するには、まず所定のpn接合形
成のための拡散等の処理を終了し、主接合の露出
端面が加工された半導体基体1を加熱板24に載
せ半導体基体1の上に石英製のカバー11を載せ
る。ベルジヤー21を閉じた後、バルブ325を
開き反応室へその内容積の10倍以上のN2ガスを
流し、空気を置換する。次に高周波電源31を作
動させ、加熱コイル26により加熱板24をうず
電流損失のエネルギーで加熱する。加熱板24は
支持台23を回転機29により回転させることに
より、回転させる。ノズル27の高さが半導体基
体1の側端面と同じ高さになるように調整し、回
転機30によりノズル27の先端を半導体基体1
の側端面に向け両者の間隙が約2cmとなる様調整
する。半導体基体1の温度が約650℃に達したと
ころでバルブ326および327を開きノズルか
ら反応室内へSiH4とN2Oを導入する。ノズル2
7を用いない従来の常圧反応炉ではキヤリア用
N2ガスを40/分、SiH4を50c.c./分、N2Oを15
c.c./分としたとき、平面状被着基体上の成長速度
は約0.05μm/分であるが、本実施例による装置
では原料ガスが一部分に集中するため、それぞれ
の原料ガスの流量を上述の約1/4とした場合でも 成長速度に変りはなく、また半導体基体1の側端
面凹部にはほぼ平均して多結晶Si膜が形成され
た。
成のための拡散等の処理を終了し、主接合の露出
端面が加工された半導体基体1を加熱板24に載
せ半導体基体1の上に石英製のカバー11を載せ
る。ベルジヤー21を閉じた後、バルブ325を
開き反応室へその内容積の10倍以上のN2ガスを
流し、空気を置換する。次に高周波電源31を作
動させ、加熱コイル26により加熱板24をうず
電流損失のエネルギーで加熱する。加熱板24は
支持台23を回転機29により回転させることに
より、回転させる。ノズル27の高さが半導体基
体1の側端面と同じ高さになるように調整し、回
転機30によりノズル27の先端を半導体基体1
の側端面に向け両者の間隙が約2cmとなる様調整
する。半導体基体1の温度が約650℃に達したと
ころでバルブ326および327を開きノズルか
ら反応室内へSiH4とN2Oを導入する。ノズル2
7を用いない従来の常圧反応炉ではキヤリア用
N2ガスを40/分、SiH4を50c.c./分、N2Oを15
c.c./分としたとき、平面状被着基体上の成長速度
は約0.05μm/分であるが、本実施例による装置
では原料ガスが一部分に集中するため、それぞれ
の原料ガスの流量を上述の約1/4とした場合でも 成長速度に変りはなく、また半導体基体1の側端
面凹部にはほぼ平均して多結晶Si膜が形成され
た。
第3図は本発明の実施例で用いることのできる
他の気相成長装置の概略を示す。この装置は複数
の半導体基体を同時に処理できることを特徴とし
ている。
他の気相成長装置の概略を示す。この装置は複数
の半導体基体を同時に処理できることを特徴とし
ている。
本装置では、反応室内の支持台23上に複数
(図では10枚)の半導体基体1がその中心軸を合
せて重ねられる。ノズル271の吹き出し口は重
ねられた半導体基体1のそれぞれの側端面に近接
するように、複数個(図では10カ所)設けられて
いる。半導体基体の側端面を加熱するためのヒー
タ261がベルジヤー21の側周に配置されてい
る。また、ベルジヤー21の頂部には排気口21
1が設けられている。その他の部分は、原料ガス
系32も含めて、第2図の装置と同様である。
(図では10枚)の半導体基体1がその中心軸を合
せて重ねられる。ノズル271の吹き出し口は重
ねられた半導体基体1のそれぞれの側端面に近接
するように、複数個(図では10カ所)設けられて
いる。半導体基体の側端面を加熱するためのヒー
タ261がベルジヤー21の側周に配置されてい
る。また、ベルジヤー21の頂部には排気口21
1が設けられている。その他の部分は、原料ガス
系32も含めて、第2図の装置と同様である。
本装置を使用する場合の、表面保護膜の形成手
順は第2図の装置の場合と同様であるので、説明
は省略する。本装置によれば一度に多数の半導体
基体に対し表面保護膜を気相成長させることがで
きるという効果がある。
順は第2図の装置の場合と同様であるので、説明
は省略する。本装置によれば一度に多数の半導体
基体に対し表面保護膜を気相成長させることがで
きるという効果がある。
次に、本発明の方法を用いて作製される半導体
装置の製法の一例につき、第4図を用いて説明す
る。半導体基体1の出発材料となるウエハは、抵
抗率250Ωcm、直径80mm、厚さ1000μmのn型Siウ
エハである。真空蒸着法によりGaを半導体基体
の両主表面に蒸着し、1250℃でドライブインして
深さ約60μmとし、p型エミツタ層pE、p型ベー
ス層pBを形成する。次に一方の主表面101の中
央部にN2ガス中でPOCL3をリースとして燐をデ
ポジシヨンし、1100℃でドライブインして深さ約
30μmのn型エミツタ層nEを形成する(a)。
装置の製法の一例につき、第4図を用いて説明す
る。半導体基体1の出発材料となるウエハは、抵
抗率250Ωcm、直径80mm、厚さ1000μmのn型Siウ
エハである。真空蒸着法によりGaを半導体基体
の両主表面に蒸着し、1250℃でドライブインして
深さ約60μmとし、p型エミツタ層pE、p型ベー
ス層pBを形成する。次に一方の主表面101の中
央部にN2ガス中でPOCL3をリースとして燐をデ
ポジシヨンし、1100℃でドライブインして深さ約
30μmのn型エミツタ層nEを形成する(a)。
次に、半導体基体1の他方の主表面102をガ
ラス板110にワツクスで張り付け、一方の主表
面をワツクス111でカバーした後、半導体基体
1の端面に砂を吹き付け、主接合J1およびJ2端面
が共に正ベベルとなる様、すなわち半導体基体1
がプーリー状となる様に加工する。生じた溝の深
さは約0.5mmである。加工面には加工歪が入つて
いるので、HF:HNO3:CH3COOH=1:2:
2の混酸でその表面をエツチングする(b)。
ラス板110にワツクスで張り付け、一方の主表
面をワツクス111でカバーした後、半導体基体
1の端面に砂を吹き付け、主接合J1およびJ2端面
が共に正ベベルとなる様、すなわち半導体基体1
がプーリー状となる様に加工する。生じた溝の深
さは約0.5mmである。加工面には加工歪が入つて
いるので、HF:HNO3:CH3COOH=1:2:
2の混酸でその表面をエツチングする(b)。
第2図又は第3図で述べた装置および方法によ
り、半導体基体1の主接合端面に選択的に半絶縁
性の多結晶Si膜2を形成する。厚さは約0.5μmで
ある。多結晶Si膜2の抵抗率はリーク電流に関係
する。リーク電流を抑えかつ必要な導電性を維持
するには抵抗率を108〜1010Ωcmとすることが良
く、このためには多結晶Si膜中の酸素量が10〜
30atomic%となる様に原料ガス中のN2O量を調
整する。この条件で形成した多結晶Si膜2は端面
の凹部底部にも均一に付着されており、安定した
特性を示した。例えば直径80mmの4000V級サイリ
スタでのリーク電流は室温で100〜200μA、125℃
で50〜100mAであつた(c)。
り、半導体基体1の主接合端面に選択的に半絶縁
性の多結晶Si膜2を形成する。厚さは約0.5μmで
ある。多結晶Si膜2の抵抗率はリーク電流に関係
する。リーク電流を抑えかつ必要な導電性を維持
するには抵抗率を108〜1010Ωcmとすることが良
く、このためには多結晶Si膜中の酸素量が10〜
30atomic%となる様に原料ガス中のN2O量を調
整する。この条件で形成した多結晶Si膜2は端面
の凹部底部にも均一に付着されており、安定した
特性を示した。例えば直径80mmの4000V級サイリ
スタでのリーク電流は室温で100〜200μA、125℃
で50〜100mAであつた(c)。
次に各電極を形成する。まず、半導体基体表面
に拡散工程に形成された半導体酸化物を、HF溶
液を用いて除去する。この時、酸素原子を含む半
絶縁性多結晶Si膜2もHF溶液により浸されるの
で、この部分にシールを施すことが望ましい。続
いて、pE,nEおよびpB各層の露出表面に約15μm
の厚さのAl膜を蒸着し、N2ガス中で400℃、30分
間のシンタリングを行つて、アノード電極3、カ
ソード電極4およびゲート電極5を形成する(d)。
に拡散工程に形成された半導体酸化物を、HF溶
液を用いて除去する。この時、酸素原子を含む半
絶縁性多結晶Si膜2もHF溶液により浸されるの
で、この部分にシールを施すことが望ましい。続
いて、pE,nEおよびpB各層の露出表面に約15μm
の厚さのAl膜を蒸着し、N2ガス中で400℃、30分
間のシンタリングを行つて、アノード電極3、カ
ソード電極4およびゲート電極5を形成する(d)。
多結晶Si膜2の上に放電防止および機械的損傷
からの保護のため有機質保護膜6を形成する。こ
の有機質保護膜6は直接pn接合と接しないため、
任意の樹脂例えばシリコーンゴム等を使うことが
できる。外気の影響によりシリコーンゴム等の有
機質保護膜6に電荷が発生した場合でも下地の半
絶縁性多結晶Si膜2によりその影響を防止でき
る。したがつて有機質保護膜6の材質、被着条件
等を従来の様に厳格に管理しなくても良い(e)。
からの保護のため有機質保護膜6を形成する。こ
の有機質保護膜6は直接pn接合と接しないため、
任意の樹脂例えばシリコーンゴム等を使うことが
できる。外気の影響によりシリコーンゴム等の有
機質保護膜6に電荷が発生した場合でも下地の半
絶縁性多結晶Si膜2によりその影響を防止でき
る。したがつて有機質保護膜6の材質、被着条件
等を従来の様に厳格に管理しなくても良い(e)。
こうして製造した半導体装置は以後のパツケー
ジ封入工程、直流印加試験においても安定な特性
を示し、本発明の有効性が確認された。なお、半
絶縁性多結晶Si膜2の膜厚は、0.3〜0.5μmの範囲
で良い結果が得られた。
ジ封入工程、直流印加試験においても安定な特性
を示し、本発明の有効性が確認された。なお、半
絶縁性多結晶Si膜2の膜厚は、0.3〜0.5μmの範囲
で良い結果が得られた。
パツケージの構造は任意のものが採用し得る。
例えば周知の平型圧接構造が適用可能である。あ
るいは、アノード電極3およびカソード電極4に
それぞれ支持電極(図示せず)を接着し、一対の
支持電極間に半導体基体を内部にとり囲むように
有機樹脂の枠をとり付けたものでもよい。この場
合、この枠と一対の支持電極とでパツケージとす
る。パツケージ内に有機樹脂を充填してもよい。
本発明を適用すれば信頼性の高い表面保護膜が得
られるので、上述のようにパツケージとして比較
的簡単な構成を採り得る。
例えば周知の平型圧接構造が適用可能である。あ
るいは、アノード電極3およびカソード電極4に
それぞれ支持電極(図示せず)を接着し、一対の
支持電極間に半導体基体を内部にとり囲むように
有機樹脂の枠をとり付けたものでもよい。この場
合、この枠と一対の支持電極とでパツケージとす
る。パツケージ内に有機樹脂を充填してもよい。
本発明を適用すれば信頼性の高い表面保護膜が得
られるので、上述のようにパツケージとして比較
的簡単な構成を採り得る。
次に本発明の他の実施例あるいは応用例を述べ
る。多結晶Si膜の成長時の反応室内の圧力は、上
述の実施例のように常圧とするほか、減圧下で行
うこともできる。ただし1Torr前後の圧力での反
応では成長速度が0.5μm/時間と遅くなるので、
堆積時間が1時間程度必要となる。そうするとこ
の間堆積した膜が徐々に再配列して収縮するため
膜中の歪が大きくなり、リーク電流が増す恐れが
ある。したがつて減圧下で行う場合は原料濃度を
高くするか、圧力を10Torr程度に保ち、堆積時
間を10〜30分程度に短縮することが望ましい。本
発明方法を減圧下で行えば、半導体基体のノズル
に対向する部分へ、常圧下と比べてより選択性を
もつて気相成長させ得る。そのため、膜形成部を
限定させたいときには有利な方法である。
る。多結晶Si膜の成長時の反応室内の圧力は、上
述の実施例のように常圧とするほか、減圧下で行
うこともできる。ただし1Torr前後の圧力での反
応では成長速度が0.5μm/時間と遅くなるので、
堆積時間が1時間程度必要となる。そうするとこ
の間堆積した膜が徐々に再配列して収縮するため
膜中の歪が大きくなり、リーク電流が増す恐れが
ある。したがつて減圧下で行う場合は原料濃度を
高くするか、圧力を10Torr程度に保ち、堆積時
間を10〜30分程度に短縮することが望ましい。本
発明方法を減圧下で行えば、半導体基体のノズル
に対向する部分へ、常圧下と比べてより選択性を
もつて気相成長させ得る。そのため、膜形成部を
限定させたいときには有利な方法である。
次に、半絶縁性多結晶Si膜中にドープする元素
としては酸素のほか、窒素等他の元素をドープす
ることも可能である。例えば窒素をドープするた
めには、第2図に示すようにNH3ガス源324
を用意し、ノズル27へ原料ガスを供給するとき
にバルブ327のかわりにバルブ328を開く。
としては酸素のほか、窒素等他の元素をドープす
ることも可能である。例えば窒素をドープするた
めには、第2図に示すようにNH3ガス源324
を用意し、ノズル27へ原料ガスを供給するとき
にバルブ327のかわりにバルブ328を開く。
また、半導体基体1を加熱する方法としては、
高周波誘導加熱(第2図)や電熱ヒータによる加
熱(第3図)の他、赤外線ランプやレーザビーム
の照射による加熱も適用できる。その場合、半導
体基体全体を加熱せずに、ノズルと対向する端部
のみが昇温されるような局部加熱を施すことも可
能である。局部加熱法によれば、半導体基体の他
の部分をそれほど昇温させないので、半導体基体
に支持電極等の他の部材が取り付けられていたと
しても、他の部材の劣化あるいは他の部材と半導
体基体との好ましくない相互作用を防ぐことがで
きる。例えば、半導体基体の一主表面に主表面よ
り若干大きいW,Mo等の支持電極を接着させた
状態で半導体基体側面を加工した後本発明法を適
用し更に局部加熱法を採用すれば、半導体基体端
部の加工時、取扱い時の破損が支持電極により防
止されると同時に、支持電極への膜成分付着が防
止され、支持電極と半導体基体との接着状態(ア
ロイング状態)の変化を防止できるという効果が
ある。
高周波誘導加熱(第2図)や電熱ヒータによる加
熱(第3図)の他、赤外線ランプやレーザビーム
の照射による加熱も適用できる。その場合、半導
体基体全体を加熱せずに、ノズルと対向する端部
のみが昇温されるような局部加熱を施すことも可
能である。局部加熱法によれば、半導体基体の他
の部分をそれほど昇温させないので、半導体基体
に支持電極等の他の部材が取り付けられていたと
しても、他の部材の劣化あるいは他の部材と半導
体基体との好ましくない相互作用を防ぐことがで
きる。例えば、半導体基体の一主表面に主表面よ
り若干大きいW,Mo等の支持電極を接着させた
状態で半導体基体側面を加工した後本発明法を適
用し更に局部加熱法を採用すれば、半導体基体端
部の加工時、取扱い時の破損が支持電極により防
止されると同時に、支持電極への膜成分付着が防
止され、支持電極と半導体基体との接着状態(ア
ロイング状態)の変化を防止できるという効果が
ある。
第5図は断面がプーリー状の半導体基体1の側
面103に半絶縁性の多結晶Si膜2を厚く付けた
例を示す。この構造にした場合、半絶縁性多結晶
Si膜2の厚さに比例してリーク電流が増す傾向が
あるので、必要な抵抗率の半絶縁性多結晶Si膜を
所定厚さに形成した後、酸素濃度を増して抵抗率
がさらに高い多結晶Si膜を形成し、厚い多結晶シ
リコン膜2を形成することが望ましい。この構造
とすることにより、半導体基体1の端面の機械的
強度を増すことができる。
面103に半絶縁性の多結晶Si膜2を厚く付けた
例を示す。この構造にした場合、半絶縁性多結晶
Si膜2の厚さに比例してリーク電流が増す傾向が
あるので、必要な抵抗率の半絶縁性多結晶Si膜を
所定厚さに形成した後、酸素濃度を増して抵抗率
がさらに高い多結晶Si膜を形成し、厚い多結晶シ
リコン膜2を形成することが望ましい。この構造
とすることにより、半導体基体1の端面の機械的
強度を増すことができる。
次に、本発明が適用されるべき他の形状の半導
体基体について例示する。第6図ないし第10図
はpE,nB,pB,nE各層の積層構造を有するサイリ
スタ基体の例であり、第11図はnpnトランジス
タ基体の例である。各図において、第1図と同等
の部分には第1図におけると同じ符号を用いた。
体基体について例示する。第6図ないし第10図
はpE,nB,pB,nE各層の積層構造を有するサイリ
スタ基体の例であり、第11図はnpnトランジス
タ基体の例である。各図において、第1図と同等
の部分には第1図におけると同じ符号を用いた。
第6図のサイリスタ基体は側面103が単一の
傾斜角でベベルされ、一方の主表面101から
pn接合J2へ至る傾斜された環状溝104を有する
ものであり、環状溝104内壁にも半絶縁性の多
結晶Si膜2が形成されている。
傾斜角でベベルされ、一方の主表面101から
pn接合J2へ至る傾斜された環状溝104を有する
ものであり、環状溝104内壁にも半絶縁性の多
結晶Si膜2が形成されている。
第7図のサイリスタ基体は、第1図bに示すも
のに対し側面103の傾斜が逆にされた例であ
る。また、第8図のサイリスタ基体は側面103
が2段階に変化した角度でベベルされた例であ
る。
のに対し側面103の傾斜が逆にされた例であ
る。また、第8図のサイリスタ基体は側面103
が2段階に変化した角度でベベルされた例であ
る。
第9図のサイリスタ基体は、一対の主表面10
1および102にそれぞれ形成され、pn接合J1お
よびJ2が内壁に終端する環状溝105および10
6を有する。これらの環状溝によつて囲まれた内
側の領域がサイリスタ領域となる例である。この
ような構造は比較的小電流容量の分野で使用され
ることが多い。
1および102にそれぞれ形成され、pn接合J1お
よびJ2が内壁に終端する環状溝105および10
6を有する。これらの環状溝によつて囲まれた内
側の領域がサイリスタ領域となる例である。この
ような構造は比較的小電流容量の分野で使用され
ることが多い。
第10図には他の種類の半導体素子の例とし
て、トランジスタ基体を示す。図において、半導
体基体1はn+型エミツタ層nE +、p型ベース層pB、
n-型コレクタ層nC -およびn+型コレクタ層nC +の積
層構造を有する。一方の主表面101には環状溝
105が形成され、内壁には本発明に従つて、半
絶縁性の多結晶Si膜2が形成されている。300
はコレクタ電極、400はエミツタ電極、500
はベース電極である。
て、トランジスタ基体を示す。図において、半導
体基体1はn+型エミツタ層nE +、p型ベース層pB、
n-型コレクタ層nC -およびn+型コレクタ層nC +の積
層構造を有する。一方の主表面101には環状溝
105が形成され、内壁には本発明に従つて、半
絶縁性の多結晶Si膜2が形成されている。300
はコレクタ電極、400はエミツタ電極、500
はベース電極である。
本発明は以上で述べた以外にも種々の態様にて
実施できる。例えば、減圧下においてプラズマ中
で反応させたり、グロー放電中で反応させること
ができる。更に、Siの高周波スパツタリング、Si
の分子線蒸着法等によつても形成することができ
る。また、プラズマ中の反応、グロー放電による
反応等では、SiH4ガス中にC2H4,CH4等を混入
させることにより炭素がドープされた半絶縁性の
多結晶Si膜を形成することができる。
実施できる。例えば、減圧下においてプラズマ中
で反応させたり、グロー放電中で反応させること
ができる。更に、Siの高周波スパツタリング、Si
の分子線蒸着法等によつても形成することができ
る。また、プラズマ中の反応、グロー放電による
反応等では、SiH4ガス中にC2H4,CH4等を混入
させることにより炭素がドープされた半絶縁性の
多結晶Si膜を形成することができる。
以上の実施例・応用例では半絶縁性の多結晶Si
膜を形成する場合で説明したが、本発明は非晶質
の半導体膜を形成する場合にも有効である。ま
た、高絶縁性の単結晶、多結晶あるいは非晶質膜
を得る場合にも有効である。また、半導体基体と
してはサイリスタ、トランジスタに限定されず、
ダイオード、IC等他の種類のものに適用できる
ことは勿論である。
膜を形成する場合で説明したが、本発明は非晶質
の半導体膜を形成する場合にも有効である。ま
た、高絶縁性の単結晶、多結晶あるいは非晶質膜
を得る場合にも有効である。また、半導体基体と
してはサイリスタ、トランジスタに限定されず、
ダイオード、IC等他の種類のものに適用できる
ことは勿論である。
以上説明したように、本発明によれば、半導体
基体の非平面形状部分に均一な厚さの表面保護膜
を気相から析出、堆積させるのに効果がある。
基体の非平面形状部分に均一な厚さの表面保護膜
を気相から析出、堆積させるのに効果がある。
第1図は本発明の課題を説明するためのサイリ
スタ基体の断面図、第2図および第3図は本発明
の実施例で使用される気相成長装置の概略を示す
図、第4図は本発明の一実施例に基づいて作製さ
れるサイリスタの製造工程要部を示す断面図、第
5図は本発明の他の実施例に基づいて作製された
サイリスタ基体の断面図、第6図ないし第10図
はそれぞれ本発明が適用された半導体基体の断面
図である。 1……半導体基体、2……半絶縁性多結晶Si
膜、3,4,5,300,400,500……電
極、6……有機質保護膜、11……カバー、23
……支持台、27,271……ノズル、32……
原料ガス系。
スタ基体の断面図、第2図および第3図は本発明
の実施例で使用される気相成長装置の概略を示す
図、第4図は本発明の一実施例に基づいて作製さ
れるサイリスタの製造工程要部を示す断面図、第
5図は本発明の他の実施例に基づいて作製された
サイリスタ基体の断面図、第6図ないし第10図
はそれぞれ本発明が適用された半導体基体の断面
図である。 1……半導体基体、2……半絶縁性多結晶Si
膜、3,4,5,300,400,500……電
極、6……有機質保護膜、11……カバー、23
……支持台、27,271……ノズル、32……
原料ガス系。
Claims (1)
- 【特許請求の範囲】 1 内部に所定のpn接合が形成され少なくとも
1のpn接合端が主表面平面を除く非平面状部あ
るいはその近傍に露出した半導体基体を反応炉内
に配置し、半導体基体の上記非平面状部を加熱
し、昇温された上記非平面状部に局部的に表面保
護膜の成分を含有するガスを吹きつけ、上記非平
面状部に対する表面保護膜を気相から析出させる
工程を有することを特徴とする半導体装置の製
法。 2 特許請求の範囲第1項において、上記表面保
護膜は酸素、窒素、炭素から成る群から選ばれた
少なくとも1の元素がドープされた非単結晶状の
半導体膜であることを特徴とする半導体装置の製
法。 3 特許請求の範囲第1項において、上記表面保
護膜の成分を含有するガスは、上記半導体基体の
上記非平面状部に対向して配置されたノズルから
上記非平面状部に対して吹き付けられることを特
徴とする半導体装置の製法。 4 特許請求の範囲第3項において、上記半導体
基体は対向する一対の円状の主表面と主表面間を
結び上記表面保護膜が形成されるべき非平面状部
である側面とを有し、上記ノズルが固定され上記
半導体基体がその主表面の中心部を回転軸として
回転されることにより、上記側面の全体に上記表
面保護膜が気相から成長されることを特徴とする
半導体装置の製法。 5 特許請求の範囲第1項ないし第4項のいずれ
かにおいて、上記表面保護膜が形成されるべき非
平面状部は凹状部を含むことを特徴とする半導体
装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6697181A JPS57183039A (en) | 1981-05-06 | 1981-05-06 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6697181A JPS57183039A (en) | 1981-05-06 | 1981-05-06 | Manufacture of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57183039A JPS57183039A (en) | 1982-11-11 |
JPS6313338B2 true JPS6313338B2 (ja) | 1988-03-25 |
Family
ID=13331412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6697181A Granted JPS57183039A (en) | 1981-05-06 | 1981-05-06 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57183039A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0216385U (ja) * | 1988-07-19 | 1990-02-01 | ||
JPH0329737U (ja) * | 1989-07-31 | 1991-03-25 | ||
JPH0399645U (ja) * | 1990-01-31 | 1991-10-18 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4865644B2 (ja) * | 2007-06-25 | 2012-02-01 | セイコープレシジョン株式会社 | アクチュエータ及びコイル枠 |
-
1981
- 1981-05-06 JP JP6697181A patent/JPS57183039A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0216385U (ja) * | 1988-07-19 | 1990-02-01 | ||
JPH0329737U (ja) * | 1989-07-31 | 1991-03-25 | ||
JPH0399645U (ja) * | 1990-01-31 | 1991-10-18 |
Also Published As
Publication number | Publication date |
---|---|
JPS57183039A (en) | 1982-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991148B2 (en) | Electrostatic chuck having thermally isolated zones with minimal crosstalk | |
US5849163A (en) | Process for formation of epitaxial film | |
JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2597072B2 (ja) | 複合被膜を沈積する方法 | |
JP3164956B2 (ja) | Cvdにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
TW200830942A (en) | Contamination reducing liner for inductively coupled chamber | |
JPH07226349A (ja) | 半導体単結晶基板およびその製造方法 | |
JPS6313338B2 (ja) | ||
JPS61272922A (ja) | 半導体装置ウエハ−基板とその製造方法 | |
JP7400389B2 (ja) | 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置 | |
JP2018190813A (ja) | 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法 | |
JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
KR101946570B1 (ko) | 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법 | |
WO2022163052A1 (ja) | SiCエピタキシャルウェハの製造装置、及びSiCエピタキシャルウェハの製造方法 | |
JP3038524B2 (ja) | 半導体製造装置 | |
CN115084271A (zh) | 一种碳化硅功率器件及其加工制造方法 | |
US3915764A (en) | Sputtering method for growth of thin uniform layers of epitaxial semiconductive materials doped with impurities | |
US3702790A (en) | Monolithic integrated circuit device and method of manufacturing the same | |
US3432417A (en) | Low power density sputtering on semiconductors | |
JPH0629222A (ja) | 半導体装置の製造方法 | |
CN112750686B (zh) | 一种多层衬底、电子元器件及多层衬底制备方法 | |
CN110429031B (zh) | 一种降低砷化镓薄膜材料中缺陷的方法 | |
KR20230046822A (ko) | 다공성 실리콘을 포함하는 실리콘 적층구조 제조방법 및 제조장치 | |
CN117568925A (zh) | 一种金刚石-类金刚石结构晶圆的制备方法 | |
JPS60101928A (ja) | エピタキシヤル層の形成方法 |