JPS63133257A - マルチプロセサ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理システムに関し、特にマルチプロセサ
の構成方式に関する。

（従来の技術） 従来、マルチプロセサシステムにおいては、個々のプロ
セサが演算した結果を自系内レジスタに保持し、外部の
レジスタ（個有のパスで格納する手段を備えてはいなか
った。

（発明が解決しようとする問題点） 上述した従来のマルチプロセサシステムにおいて、演算
を終了したプロセサが演算結果をメモリに格納しないで
他のプロセサが演算結果を使用する際には、他のプロセ
サからの要求信号によるデータ送出処理をしなければな
らないという欠点がある。

すなわち、あるプロセサが演算した結果を他のプロセサ
がメモリを介さずに使用する場合には、プロセサ間のデ
ータの引渡しのための通信が必要となり、マルチプロ竜
す全体としてのオーバヘッドが大きくなるという欠点が
ある。

さらに、プロセサ間に直接の通信手段が存在しない場合
には、プロセサ間のコミュニケーションが不可能となり
、一つのタスクを複数のプロセサで並列処理することが
不可能であるという欠点がある。

本発明の目的は、各プロセサの処理結果を格納するため
のレジスタを各プロセサに共有なエリアの演算結果書込
みレジスタとして設けることにより上記欠点を除去し、
オーバーヘッドが小さく、且つ、一つのタスクを複数の
プロセサで並列処理することができるように構成したハ
ルチプロセサ方式を提供することにある。

（問題点を解決するための手段） 本発明によるマルチプロセサ方式は、複数個のプロセサ
と、複数個のレジスタブロックと、制御部とを具備して
構成したものである。

複数個のプロセサは、乗算や加算などの演算を実行する
ためのものである。

複数個のレジスタは、複数個のプロセサに対応して演算
の結果を共有して書込みデータ／読出しデータを格納す
るためのものである。

制御部は、複数個のプロセサから複数個のレジスタブロ
ックに対する演算結果の書込みを制御するとともに、複
数個のレジスタブロックの内容の複数のプロセサに対す
る読出しを制御するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるマルチプロセサ方式を実現する
ための一実施例を示すブロック図である。

第１図において、１〜４はそれぞれプロセサ、５は制御
部、１１〜１４はそれぞれ書込み専用のレジスタブロッ
ク、１５はレジスタブロックセレクタ、７０はドライバ
である。

本実施例は、主として第１〜第４のプロセサ１〜４から
成立っている。制御部５は、第１〜第４のプロセサ１〜
４と、以下に述べるレジスタブロック１１〜１４とを制
御する。第１〜第４のレジスタブロック１１〜１４はそ
れぞれ第１〜第４のプロセサ１〜４の演算結果データを
書込むためのレジスタである。

信号線３０．４０、信号線３１，４１、信号線３２．４
２、ならびに信号線３３．４３はそれぞれ第１〜第４の
プロセサ１〜４が上記演算結果を書込むときに使用され
るデータ信号線とアドレス信号線とである。

信号線２１〜２４は、それぞれ第１〜第４のプロセサ１
＝４が演算終了を制御部Ｓへ伝えるときに使用される。

信号線２５〜２８は、それぞれ第１〜第４のプロセサ１
〜４が他のプロセサの演算結果を読出すときに制御部５
ヘリク工スト信号を伝えるために使用され、このとき信
号Ｍ２Ｓ−２Ｂ上には、どのレジスタブロックかを示す
選択情報と、ブロック内のどのレジスタの内容を読出す
かを示すアドレスも同時に出力される。

信号線２０は、制御部５が各プロセサに対して行うコマ
ンドを送出するための信号線である。

次に、ｍ１〜２ＪＩＪ８のプロセサ１〜３を使用して演
ｇ（ａ＊ｂ＋Ｃ＊Ｄ）を行うときの動作を一例として以
下に示す。このとき、第２のプロセサ２の内部のレジス
タにはａ、ｂの値が格納され、第８のプロセサ３にはＣ
，Ｄの値が格納されているものとする。外部より演算実
行コードがドライ・く７０を介して信号線ＳＯ上に乗せ
られてくると、制御部５ではどのプロセサがいかなる演
算をするのかを認識し、起動信号と演算情報とを信号線
２０を介して該当するプロセサに送出する。

このとき、第２のプロセサ２と第８のプロセサ３とでは
乗算を行う情報が含まれ、第１のプロセサ１では加算を
行うものとし、コードには上記動作を実行する情報が含
まれているものとする。そこで、演算実行コードによっ
てアクティブになった制御部５は、コマンド信号線２０
上に第１〜第３のプロセサ１〜３を同時に起動させるコ
マンドを送出し、各プロセサは信号線２０上の情報によ
り読出し動作を開始する。すなわち、第２のプロセサ２
はａ＊ｂを読出し、第３のプロセサ３はＣ＊Ｄを読出し
、第１のプロセサ１はレジスタブロックの内容を読出す
。

第２のプロセサ２と第３のプロセサ３とは演算の終了と
同時に、それぞれデータ信号線３１゜３２およびアドレ
ス信号線４１．４２によって演算結果ａ＊ｂおよびＣ＊
Ｄを第２および第３のレジスタ１２．１３へ無条件に書
込み、信号線２２゜２３によって演算終了信号を制御部
Ｓへ送出する。

第１のプロセサ１は信号線２０による起動演算信号によ
って第２および第８のレジスタ１２゜１３の内部のレジ
スタの内容を読出すために、レジスタ読出し要求信号を
信号線２８を介して制御部５へ送出する。そこで、制御
部５は第２および第８のプロセサ２．３の信号線２２．
２３による演算終了信号を待って、信号線６０によって
レジスタブロックとレジスタアドレスとを指定し、信号
線５０上Ｋ（ａ＊ｂ）データと（Ｃ＊Ｄ）データとを送
出する。同時に、制御部５は信号線２０によって第１の
プロセサｌに対して読出し許可信号を与える。第１のプ
ロセサ】は読出し許可信号を受取ると、パス信号線５０
上のデータを内部レジスタに取込み、加算の終了後、演
算結果を第１のレジスタ１１の内部のレジスタに書込み
、信号線２４上に演算終了信号を送出して、制御部Ｓに
演算の終了を報告する。これによって、（ａ＊ｂ　）＋
（Ｃ＊Ｄ’）なる演算が終了する。

（発明の効果） 以上説明したように本発明は、各プロセサの処理結果を
格納するためのレジスタを各プロセサに共有なエリアの
演算結果書込みレジスタとして設けることにより、他の
プロセサの処理結果を個々のプロセサが共有して利用で
きるようになり、プロセサ間の通信処理によるオーバー
ヘッドを削減してマルチプロセサ全体としての処理速度
能力を向上させることができるという効果がある。

【図面の簡単な説明】

第１図は、本発明によるマルチプロセサ方式を実現する
一実施例を示すブロック図である。 １〜４ｓ・・プロセサ ５拳・・制御部 １１Ｓ−１４・・・レジスタブロック １５・・・レジスタブロックセレクタ フ０・・・ドライバ

Claims (1)

【特許請求の範囲】
1. 乗算や加算などの演算を実行するための複数個のプロセ
   サと、前記複数個のプロセサに対応して前記演算の結果
   を共有して書込みデータ／読出しデータを格納するため
   の複数個のレジスタブロックと、前記複数個のプロセサ
   から前記複数個のレジスタブロックに対する演算結果の
   書込みを制御するとともに、前記複数個のレジスタブロ
   ックの内容の前記複数個のプロセサに対する読出しを制
   御するための制御部とを具備して構成したことを特徴と
   するマルチプロセサ方式。