JPS63127556A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63127556A
JPS63127556A JP61273445A JP27344586A JPS63127556A JP S63127556 A JPS63127556 A JP S63127556A JP 61273445 A JP61273445 A JP 61273445A JP 27344586 A JP27344586 A JP 27344586A JP S63127556 A JPS63127556 A JP S63127556A
Authority
JP
Japan
Prior art keywords
lead frame
lead
chip
frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61273445A
Other languages
English (en)
Inventor
Hisashi Shirahata
白畑　久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP61273445A priority Critical patent/JPS63127556A/ja
Publication of JPS63127556A publication Critical patent/JPS63127556A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、フォトダイオード、フォトトランジスタある
いはＣＣＤ　ｉｌｌｌ素像など光信号を入力とする受光
素子を含む半導体装置の製造方法に関する。
〔従来の技術〕
光信号を入力とする半導体素子を含む半導体装置は、受
光窓を有する容器内に収容しなければならない、このよ
うな半導体装置を量産的に製造するために、受光素子あ
るいは受光素子を含むＩＣのチップをリードフレームの
マウント部上に固定する。従来は、このリードフレーム
をセラミック板上に固着し、このセラミック板にチップ
を囲んで絶縁枠体を、例えばガラスを用いて接着し、受
光窓としてのガラス板を枠体に固定する構造がとられて
いた。
〔発明が解決しようとする問題点〕
このような構造をもつ半導体装置の組立ては、リードフ
レームおよび枠体を１個ずつセラミック板に固定しなけ
ればならず量産性に欠けること、あるいはセラミック基
板が高価であるなどの欠点があった。
本発明の目的は、上述の欠点をのぞき、安価な材料を用
いて量産性の得られる製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明は、多連式リードフレームをリード部の少なくと
も両端部およびマウント部の少なくとも一面を露出させ
て枠体および底板からなる樹脂体中に埋込んだのち、リ
ードフレームのマウント部にチップを固着し、そのチッ
プの端子とリード部の一端部とをＲ線により接続し、さ
らに枠体に透明な蓋体の周縁部を固着し、次いでリード
フレームを切断１分割するものとする。
〔作用〕
上記の方法においては、量産的に多連式リードフレーム
の分割前の状態で容器の形成、チップの固着、接続、蓋
体の取付けができる。
〔実施例〕
以下第１図および第２図を引用して本発明の一実施例に
ついて説明する０図においてマウント部１１、リード部
１２および連結部１３からなる金属リードフレームｌは
多数連結されており、それを連結したままで金型に入れ
、トランスファモールド法により樹脂よりなる底板２１
および枠体２２を有する容器２の底板にマウント部１１
．リード部１２および連結部１３の一部が上面を露出し
て埋込まれるように成形する９次いで、リードフレーム
１のマウント部１１に接着剤４を塗り、受光素子を含む
ＩＣチップ３をダイボンディングし、接着剤を硬化する
。
次に、ＩＣチップ３の端子とリードフレームｌのリード
部１２の容器内端部とを導＆ＩＩ５のボンディングによ
り接続する。さらに、透明カバー６の周縁部を接着剤４
により枠体２２に固定する。このあと、リードフレーム
１を切断し、半導体装置を１個毎に分離する。
〔発明の効果〕
本発明によれば、リードフレームを連結した状態のまま
で樹脂容器中への埋込、受光素子を含むチップの固着、
チップとリードとの接続、透明窓の固定の各工程を終え
たのちリードフレームを切断することにより、多数の半
導体装置の組立てがまとめて実施できるため、量産的で
あり、組立コストが低減され、またセラミック板などの
高価な材料も不要で材料コストも低くなるので、安価に
個別受光素子あるいは受光素子を集積したｒｃを受光窓
を有する容器内に収容した半導体装置を製造することが
可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の断面図、
第２図はその平面図である。 ｌ：リードフレーム、１１：マウント部、１２：リード
部、１３：連結部、２：容器、２１：底板、２２：枠体
、３：ｒＣチップ、５：導線。 １１１図 第２図

Claims (1)

    【特許請求の範囲】
  1. １）受光素子を含む半導体装置の製造方法において、多
    連式リードフレームをリード部の少なくとも両端部およ
    びマウント部の少なくとも一面を露出させて枠体および
    底板からなる樹脂体中に埋込んだのち、前記リードフレ
    ームの各マウント部にチップを固着し、該チップの端子
    と前記リードフレーム部のリード部の一端部とを導線に
    より接続し、さらに前記枠体に透明な蓋体の周縁部を固
    着し、次いでリードフレームを切断、分割することを特
    徴とする半導体装置の製造方法。
JP61273445A 1986-11-17 1986-11-17 半導体装置の製造方法 Pending JPS63127556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61273445A JPS63127556A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61273445A JPS63127556A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63127556A true JPS63127556A (ja) 1988-05-31

Family

ID=17528008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61273445A Pending JPS63127556A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63127556A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852047A (en) * 1994-01-28 1998-12-22 Cal International Limited Pharmaceutical product comprising a salicylate of an esterifiable ace-inhibitor
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US7566587B2 (en) 2001-12-03 2009-07-28 Azimuth Industrial Co., Inc. Method and apparatus for packaging electronic components
JP2015195330A (ja) * 2013-08-26 2015-11-05 京セラ株式会社 光学装置用カバー部材および光学装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852047A (en) * 1994-01-28 1998-12-22 Cal International Limited Pharmaceutical product comprising a salicylate of an esterifiable ace-inhibitor
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6420204B2 (en) 1999-06-03 2002-07-16 Amkor Technology, Inc. Method of making a plastic package for an optical integrated circuit device
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US7566587B2 (en) 2001-12-03 2009-07-28 Azimuth Industrial Co., Inc. Method and apparatus for packaging electronic components
JP2015195330A (ja) * 2013-08-26 2015-11-05 京セラ株式会社 光学装置用カバー部材および光学装置

Similar Documents

Publication Publication Date Title
KR970005706B1 (ko) 고체촬상소자 및 그 제조방법
US5534725A (en) Resin molded charge coupled device package and method for preparation thereof
US5811799A (en) Image sensor package having a wall with a sealed cover
US4446375A (en) Optocoupler having folded lead frame construction
EP0164834B1 (en) Improvements relating to the fabrication of optical devices
TWI239655B (en) Photosensitive semiconductor package with support member and method for fabricating the same
US7595839B2 (en) Image sensor chip packaging method
CN101171683B (zh) 多芯片模块及制造方法
US3986335A (en) Electronic watch module and its method of fabrication
JPS58207645A (ja) 半導体装置
JPS63127556A (ja) 半導体装置の製造方法
JP2004200631A (ja) 光センサパッケージ構造
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPS62256472A (ja) 密着型イメ−ジセンサ−の組み立て方法
JPH11354764A (ja) 固体撮像装置及びその製造方法
KR100692779B1 (ko) 회로기판 일체형 이미지 센서 패키지
JP3699783B2 (ja) チップ型半導体及びその製造方法
US20040119862A1 (en) Image sensor capable of radiating heat rapidly
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법
JPH0723961Y2 (ja) 半導体素子収納用パッケージ
JPS62219531A (ja) 半導体集積回路装置
JPH01276772A (ja) 密着型イメージセンサ
JP2004363323A (ja) 射出成形のイメージセンサ及びその製造方法
JPS5994886A (ja) 半導体装置の製造方法
JPS6041735Y2 (ja) 半導体光センサ