JPS63123216A - クロツク断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばディジタル通信機器において用いられ
る任意のクロック信号の有無を検出するクロック断検出
回路に関する。

［従来の技術］ 従来のクロック断検出回路は、ダイオード整流による尖
頭値検出回路やモノマルチ回路によって、すなわちクロ
ックのレベル監視によってクロック断を検出していた。

［解決すべき問題点］ 従来のクロック断検出回路は、クロックのレベルによっ
てクロック断と判断していたため５目的のクロック以外
の信号が入力されたり、干渉によって現われたりしても
クロック断として検出されないという欠点を持っていた
。

［問題点の解決手段］ この発明は、上記事情に鑑みてなされたもので、入力さ
れたクロック信号を、同クロック信号のデユーティ比に
応じて予め設定された時間、遅延させて出力する遅延回
路と、この遅延回路の出力信号をトリガとして前記クロ
ック信号をラッチする第１のフリップフロップと、前記
遅延回路の出力信号を反転する反転回路と、この反転回
路の出力信号をトリガとして前記クロック信号をラッチ
する第２のフリップフロップと、前記クロック信号の立
ち上がりを検出する立ち上がり検出回路と、前記第１の
フリップフロップの非反転出力信号及び前記第２のフリ
ップフロップの反転信号及び前記立ち上がり検出回路の
出力信号の論理積をとる論理積回路とからなることを特
徴とする。

［実施例］ 以下、図面を参照してこの発明の一実施例について説明
する。

第１図は、この発明の一実施例によるクロック断検出回
路の構成を示す回路図である。この図において、１は入
力端であり、この入力端１に供給されたクロック信号は
遅延回路２、フリップフロップ３．５のＤ入力端子及び
モノマルチバイブレータ６へ供給される。

遅延回路２は、クロック信号のデユーティ比に応じて予
め設定された時間、クロック信号を遅延させてフリップ
フロップ３のクロック端子及びインバータ４へ供給する
。インバータ４は遅延回路２の出力信号を反転させてフ
リップフロップ５のクロック端子へ供給する。

フリップフロップ３は遅延回路２の出力信号をトリガと
して、クロック信号をラッチし、ラッチ信号を非反転出
力端子から出力してアンドゲート７の第２入力端へ供給
する。

フリップフロップ５は、インバータ４の出力信号をトリ
ガとして、クロック信号をラッチし、ラッチ信号を反転
出力端子から出力してアンドゲート７の第１入力端へ供
給する。

又、モノマルチバイブレータ６は、クロック信号の立ち
上がりを検出して一定時間検出信号をアンドゲート７の
第３入力端へ供給する。アンドゲート７はフリップフロ
ップ５の反転出力信号、フリップフロップ３の非反転出
力信号及びモノマルチバイブレータ６の検出信号の論理
積をとって出力端８へ供給する。

以上の構成を有するクロック断検出回路の動作を第２図
ないし第４図を用いて説明する。これらの図において、
（イ）は入力端１へ供給されるクロック信号を示し、（
０）は遅延回路２の出力信号を示し、（八）はインバー
タ４の出力信号を示し、（ニ）はフリップフロップ３の
非反転出力信号を示し、（ネ）はフリップフロップ５の
反転出力信号を示し、（へ）はモノマルチバイブレータ
６の出力信号を示し、又、（ト）はアンドゲート７の出
力信号を示している。又、第２図ないし第４図は、各々
デユーティ比の異なるクロック信号が入力された場合の
回路の動作を示している。

入力端１に供給されたクロック信号は、遅延回路２に供
給され、この遅延回路２によって遅延されてフリップフ
ロップ３のクロック端子へ供給され、これによってフリ
ップフロップ３によりクロック信号がラッチされて、非
反転出力端からラッチ信号が出力される。

又、遅延回路２によって遅延さネたクロック信号は、イ
ンバータ回路４を介してフリップフロップ５のクロック
端子へ供給され、これによってフリップフロップ５によ
り、クロック信号がラッチされて反転出力端からラッチ
信号が出力される。

又、クロック信号はモノマルチバイブレータ６によって
立ち上がりが検出され、一定時間検出信号が出力される
。これらフリップフロップ３の非反転出力端、フリップ
フロップ５の反転出力端及びモノマルチバイブレータ６
の検出信号の論理積がアンドゲート７によってとられ、
出力端８へ供給される。第２図に示すように正常にクロ
ック信号が出力されている場合には、出力端８から”Ｈ
”信号が出力される。

一方、クロック信号が停止した場合には、フリップフロ
ップ３の出力及びモノマルチバイブレータ６の出力が“
Ｌ”となって出力ｆ６８から”Ｌ”信号が出力される。

又、第３図及び第４図に示すように、クロック信号のデ
ユーティ比が変化した場合にも、それを検出して出力端
８から”Ｌ”信号が出力される。

なお、本実施例においては、モノマルチバイブレータ６
を使用したが、尖頭値検出回路を使用しても良いことは
勿論である。

又、本実施例の回路においてはクロックのレベルが小さ
くなってもそれを検出することができる。

［発明の効果］ 以上説明したようにこの発明によれば、入力されたクロ
ック信号を、同クロック信号のデユーティ比に応じて予
め設定された時間、遅延させて出力する遅延回路と、こ
の遅延回路の出力信号をトリガとして前記クロック信号
をラッチする第１のフリップフロップと、前記遅延回路
の出力信号を反転する反転回路と、この反転回路の出力
信号をトリガとして前記クロック信号をラッチする第２
のフリップフロップと、前記クロック信号の立ち上がり
を検出する立ち上がり検出回路と、前記第１のフリップ
フロップの非反転出力信号及び前記第２のフリップフロ
ップの反転信号及び前記立ち上がり検出回路の出力信号
の論理積をとる論理積回路とからなるので、クロック信
号を入力しないにもかかわらず、信号干渉によって尖頭
的な信号が生じたり、又、許容出来ないデユーティ比の
信号が入力されたり、又、まったく異種の信号が入力さ
れたりしてもクロック断として検出出来る効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例によるクロック断検出回
路の構成を示す回路図、第２図ないし第４図は、各々同
クロック断検出回路の動作を説明するためのタイミング
チャートである。 １：入力端 ２：遅延回路 ３．５：フリップフロップ ４：インバータ ６：モノマルチバイブレータ ７：アンドゲート ８：出力端

Claims (1)

【特許請求の範囲】
1. 入力されたクロック信号を、同クロック信号のデューテ
   ィ比に応じて予め設定された時間、遅延させて出力する
   遅延回路と、この遅延回路の出力信号をトリガとして前
   記クロック信号をラッチする第１のフリップフロップと
   、前記遅延回路の出力信号を反転する反転回路と、この
   反転回路の出力信号をトリガとして前記クロック信号を
   ラッチする第２のフリップフロップと、前記クロック信
   号の立ち上がりを検出する立ち上がり検出回路と、前記
   第１のフリップフロップの非反転出力信号及び前記第２
   のフリップフロップの反転信号及び前記立ち上がり検出
   回路の出力信号の論理積をとる論理積回路とからなるこ
   とを特徴とするクロック断検出回路。