JPS63121423A

JPS63121423A - デイジタル形電流差動リレ−

Info

Publication number: JPS63121423A
Application number: JP61267323A
Authority: JP
Inventors: 宮田　三史; 浩次湯谷
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1986-11-10
Filing date: 1986-11-10
Publication date: 1988-05-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はディジタル形電流差動リレーにかかり、詳しく
は外部故障時の差動電流による誤動作を防止するように
したディジタル形電流差動リレーに関する。

（従来の技術）従来、この種の電流差動リレーにおいては、変流器の特
性差や外部故障時における一部の変流器の飽和等に起因
する差動電流の発生により、リレーが鵬動作するおそれ
がある。このため１例えば第４図に示すような３端子系
統の保護にディジタル形電流差動リレーを適用する場合
、各端子電流のスカラー和電流を抑制量としてリレーの
誤動作を防止する比率差動継電方式が一般的に採用され
ている。この第４図において５１は母線等の保護対象、
５２ａ、　５２ｂ、　５２ｃは保護対象５１と端子Ａ、
Ｂ。

Ｃとの間にそれぞれ接続された変流器であり、これらの
２次側は図示されていないリレーに接続されている。

そして、第５図に示す如く、各変流器５２ａ、　５２ｂ
。

５２ｃから導入されたアナログ量の端子電流Ｉａ、　Ｉ
ｂ、Ｉｃは基本周波数の８倍（ｎ＝１．２．・・・・・
・）の周波数にてサンプリングされたうえ図示されてい
ないＡ／Ｄ変換部にてディジタル量に変換され、リレー
内のベクトル和算出回路５３に入力されてベクトル和電
流（差動電流）　Ｉ　ｄ（＝　Ｉ　ａ＋　Ｉ　ｂ＋　Ｉ
　ｃ）が算出される。同時にＩａ、Ｉｂ、Ｉｃはスカラ
ー和算出回路５４に入力されてスカラー和電流）ｉ：：
１Ｉｎｌ動判定部５５に入力され、差動判定部５５では
差動電こで、に１は抑制係数を示す。

この演算の結果、１ｉｄｌ≧に工・ΣｌＩｎ１であれば
内部故障と判定して「１」を出力し、またｌ１ｄｌ＜Ｋ
１・ｎ１Ｉｎｌであれば外部故障と判定してｒＱＪを出
力する。一方、差動電流ｉｄはレベル検出回路５６に入
力されて所定の定数に２と比較され、１ｉｄ１≧に２で
あればレベル検出回路５６から「１」が出力される。前
記差動判定部５５およびレベル検出回路５６の出力はア
ンド回路５７に加えられ、これらの２入力が共に「１」
である場合にカウンタを介してリレー出力が得られる。

すなわちこの方式は、第４図の保護対象５１がら見て外
部にある端子Ｃ側で故障が発生し、その事故点Ｆに近い
変流器５２ｃが電流の集中によって飽和した場合、外部
故障にも拘らず差動電流ｉｄが発生してもこの電流１ｉ
ｄｌより大なるスカラー和電流に１・ｒｌｌｎｌを抑制
量とすることでリレーの誤動作を防止するものである。

（発明が解決しようとする問題点）しかるに、この種のディジタル形電流差動リレーには以
下のような問題がある。

すなわち、第４図のＦ点で故障が発生した場合、Ｉａ、
Ｉｂは保護対象５１に対して流入電流、Ｉｃはこれらの
和としての流出電流となる。いま、　　ＩａおよびＩｃ
の波形を第６図（イ）、（ロ）のとおりとする、ここで
、変流器５２ｃに飽和がなければＩａ＋Ｉｂ＝−Ｉｃで
あり、同図（ハ）、（ニ）に示すように動作量ｉｄがゼ
ロとなってリレーは動作せず、問題はない。

しかしながら、変流器５２ｃが飽和したとするとＩｃの
波形は第７図（ロ）のように歪んだものとなり、Ｉａ＋
Ｉｂ＃−Ｉｃとなって外部故障にも拘らず同図（ハ）の
動作量ｉｄが発生する。この動作量ｉｄが発生した期間
は端子電流が減少して前述の抑制量Σ１Ｉｎｌが急減す
るため、差動判定部５５では正確な判定ができず、最悪
の場合には＋ｉｄ＋＞Ｋ工・ΣｌＩｎ１の期間を生じる
と共に、ｉｄが一定のレベルを越えることでレベル検出
回路５６の出力も「１」となり、同図（ニ）の如くリレ
ーが不要動作してしまう可能性がある。特に多端子系統
においては、外部故障時に故障端子（例えば端子Ｃ）に
電流が集中して変流器が飽和し易いため、上述のように
リレーが誤動作する可能性が極めて高いという問題があ
った。

本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、変流器の飽和に起因する動
作量の不要発生を未然に防止して外部故障時にリレーを
ロックし、感度の向上および構成の簡略化を可能にした
ディジタル形電流差動リレーを提供することにある。

（問題点を解決するための手段）本発明は、電力系統の閉回路網における各端子電流のベ
クトル和としての差動電流を動作量とし。

かつ各端子電流のスカラー和電流を抑制量とするディジ
タル形電流差動リレーにおいて、各端子電流の瞬時値の
うち最大値と最小値について差動無効量（＝　Ｉ　Ｉ　
ｄｌ−Ｉ　Ｉ　ｎｌ　・ｓｉｎθｎ、ここでｉｄは差動
電流、■ｎは各端子電流、θｎは各端子電流と差動電流
との位相差）をそれぞれ演算し、これらの差動無効量の
うちの最大差動無効量と前記抑制量とを比較して最大差
動無効量の方が大きい場合に変流器の飽和を検出し、も
ってリレー出力をロックすることを特徴とする。

（作用）本発明は、外部故障に伴う変流器の飽和時において、健
全端子電流に比べて飽和端子電流のみが差動電流に対し
てほぼ９０″の進み位相になっていることに着目したも
ので、この飽和端子電流と差動電流との位相関係から発
生する差動無効量を検出して変流器の飽和を判定し、リ
レー出力をロックするものである。

すなわち、第４図に示したように端子Ｃにて外部故障が
発生した場合を考えると、端子Ｃ側の変流器５２ｃが飽
和していない場合の各端子電流Ｉａ。

Ｉｂ、Ｉｃのベクトル図は各変流器５２ａ、５２ｂ、５
２ｃの特性が等しいとすれば第１図のとおりであり、ｉ
ｃ＝　−（Ｉａ＋Ｉｂ）となって差動電流ｉｄはゼロで
ある。次に、変流器５２ｃが飽和したとするとベクトル
図は第２図のようになる。つまり、飽和端子型は差動電
流ｉｄに対してほぼ９０°の進み位相になっており、他
の健全端子電流Ｉａ、ＩｂはＸｄに対して遅れ位相とな
っている。

ここで、差動無効量Ｄ　ＲＶ　（Ｄ　１ｆｆｅｒｅｎｔ
ｉａｌＲｅａｃｔｉｖｅ　　Ｖａｒｉａｂｌｅ）につい
て考察すると、この差動無効量ＤＲＶは、前述の如く次
の０式にて定義される。

ＤＲｖ＝１ｉｄｌ・１Ｉｎｌ・ｓｉｎθｎ　・・・・・
・・・・・・・・・・■ぞれ示し、かかる差動無効１Ｄ
ＲＶはディジタルリレーの内部において次の０式により
求められる。

・・・・・・・・・・・・・・・・・・・・・■ここで
、例えばＩ　ｄ　（ｎ−３３とは、電気角で３０″毎に
サンプリングした場合の９０″前のデータを示している
。

上記０式から明らかなように、差動無効量ＤＲＶにはｓ
ｉｎθｎの項が含まれているため、各端子電流毎にＤＲ
Ｖを算出した場合、ＤＲＶの符号としては以下の３つの
ケースが考えられる。

ａ、差動電流に対して端子電流が遅れ位相の場合・・・
・・・・・・ＤＲＶ＜Ｏｂ、差動電流に対して・端子電流が進み位相の場合・・
・・・・・・・ＤＲＶ＞ＯＣ０差動電流に対して端子電流が同相または逆相の場合
・・・・・・・・・ＤＲＶ＝０すなわち、第４図の何れ
の変流器も飽和していない場合には、すべての端子電流
についてＤＲＶ＝０となる。また、仮りに変流器５２ｃ
が飽和した場合には、飽和端子電流Ｉｃ’が差動電流ｉ
ｄに対してほぼ９０＠の進み位相になるからｓｉｎθＣ
（θＣはＩｃ’とｉｄとの位相差）＃１となり、Ｉｃ’
にかかるＤＲＶは大きな正の値となる。一方、この時の
健全端子電流Ｉａ、Ｉｂはｉｄに対して遅れ位相になる
ため、ＤＲＶが負の値となる゛。

このように、変流器の飽和によって得られるＤＲＶは常
に正の値であり、また飽和時の健全端子電流ｉａ、Ｉｂ
と飽和端子電流Ｉｃ’とは極性が異なっている。ここで
、各端子電流のうち正側の最大値をもって健全端子電流
の最大値とすると、負側の最大値（各端子電流のうち最
小値）は飽和端子電流となる（なお、健全端子電流が負
であれば、飽和端子電流は正となる）、従って、各端子
電流の瞬時値のうち最大値と最小値とを検出し、これら
についての差動無効量ＤＲＶを求めてその最大値をとれ
ば変流器の飽和が生じた場合の飽和端子電流によるＤＲ
Ｖを検出することができる。

すなわち、各端子電流ｉｎの瞬時値のうち最大値と最小
値にっき差動無効量ＤＲＶｐ、ＤＲＶｎを算出すると共
に、これらのうちの最大値を最大差動無効量ＤＲＶｍａ
ｘとして検出し、これを抑制量Σ１ｉｎｌと比較して Σ１ｉｎＤη・ＤＲＶｍａｘ　叫・・・・・・・・町・
・叫・・■（ηは定数）であれば正常、また Σ１Ｉｎｌ≦η・ＤＲＶｍａｘ　・・・町・・・・・・
・・町・・・・・■であれば変流器が飽和状態にあるこ
とを検出することができ、この検出信号によりリレーを
ロックすれば、リレーの不要動作を未然に防ぐことがで
きる。なお、定数ηは、流入電流に位相差がある外部故
障の場合にも誤判定することのないような値に選ばれる
。上述した■、■式による比較に際して、飽和端子電流
にかかるＤＲＶは常に正の値であるからＤＲＶの絶対値
をとる必要がなく、演算処理が容易である。また、端子
電流の最大値および最小値について求めたＤ　ＲＶｐ、
　Ｄ　ＲＶｎに関してＤＲＶｍａｘを検出するため、端
子数に拘らず２回の演算処理で済むものである。

一方、内部故障時における各端子電流および差動電流は
同位相であるため、ＤＲＶ＝Ｏとなり、■式が適用され
てリレーがロックされることはない。

（実施例）以下、図に沿って本発明の一実施例を説明する。

まず、第３図において１ぽベクトル和算出回路であり、
従来と同様に変流器からの端子電流Ｉａ。

Ｉｂ、Ｉｃがそれぞれ入力されてベクトル和としての差
動電流ｉｄが算出される。また、２はスカラー和算出回
路であり、各端子電流のスカラー和電流Σ１Ｉｎｌが算
出される。更に、端子電流Ｉａ、　Ｉｂ、Ｉｃは最大値
／最小値検出回路３に加えられており、端子電流Ｉａ、
Ｉｂ、Ｉｃの瞬時値のうちの最大値および最小値が検出
されて出力されるものである。

ベクトル和算出回路１の出力側には差動無効電算出回路
４，５が並列的に接続されていると共に、これらの差動
無効電算出回路４，５には差動電流ｉｄおよび最大値／
最小値検出回路３からの最大値および最小値がそれぞれ
入力されている。更に、差動無効電算出回路４，５の出
力は最大値検出回路６に加えられ、その出力はスカラー
和算出回路２の出力と共に比較回路７に加えられている
。そして、ベクトル和算出回路上の出力側には自ｄ１≧
に２の関係式（Ｋ　２は定数）から差動電流ｉｄのレベ
ルを検出するレベル検出回路８が接続され、その出力お
よび比較回路７の出力がアンド回路９に加えられてリレ
ー出力が得られるようになっている。

なお、第３図では、従来における差動判定部５５（第５
図参照）の図示が便宜上、省略されているが、かかる差
動判定部５５の出力はアンド回路９に加えられている。

次にこの動作を説明する。まず外部故障時に端子電流Ｉ
ｃにかかる変流器が飽和したと仮定すると、前述の如く
飽和端子電流Ｉｃ’の発生に伴ってベクトル和算出回路
１から差動電流ｉｄが発生し、この差動電流ｉｄは差動
無効電算出回路４，５に入力される。一方、各端子電流
Ｉａ、　Ｉｂ、　Ｉｃ’は最大値／最小値検出回路３に
入力されて最大値および最小値がそれぞれ検出されるが
、仮りに各電流の極性をＩａ、Ｉｂが正、Ｉｃ’が負と
すると最大値としてＩａ（Ｉｂ）、最小値としてＩｃ’
が出方される。しかして、各算出回路４，５は最大値Ｉ
ａ（Ｉｂ）および最小値Ｉｃ’について差動無効量ＤＲ
Ｖｐ。

ＤＲＶｎを算出する。

この時、ｉｄに対してほぼ９０°の進み位相であるのは
Ｉｃ″のみであるから、差動無効電算出回路５から出力
されたＩｃ’にがかる差動無効量ＤＲＶｎが正側で最大
となり、また差動無効電算出回路４から出力されたＤＲ
Ｖｐは負の値となる。よって、次段の最大値検出回路６
ではＤＲＶの最大値ＤＲＶｍａｘとしてＤＲＶｎを検出
し、比較回路７に出力する。ここで、先の■、■式にお
けるηの値を、Σ１Ｉｎｌに対してη・ＤＲＶｍａｘが
十分に大きくなるように設定しておけば、比較回路７か
ら　　　（「０」のリレーロック信号が出力される。よ
ってレベル検出回路８の出力信号が「１」であっても、
アンド回路９からのリレー出力は確実にロックされてリ
レーの不要動作が防止される。

また、変流器が非飽和状態あるいは内部故障時にはＤＲ
Ｖｍａｘ＝Ｏであるからリレーロック信号は出力されず
、図示されていない差動判定部により必要に応じてリレ
ー出力が得られるものである。

なお１以上の実施例においては３端子系統のディジタル
形電流差動リレーについて説明したが、本発明はこれ以
外の複数端子系統に適用可能であり、また、比率差動継
電方式を含む差動継電方式であれば、発電機や変圧器等
を保護対象とする場合でもよい。更に、差動継電方式の
判定式として１ｉｄｌ−に、・ｌ：：１Ｉｎｌを用いて
いるが、一般的にはこの判定式に限定されるものではな
い。加えて、差動無効電算出回路４，５にｉｄを常時取
り込むことなく、ｉｄがあるレベルを超えた場合にのみ
取り込むような構成としてもよい。

；発明の効果）以上のように本発明によれば、最大差動無効量を検出し
て変流器の飽和を判別し、もってリレーロック信号を得
るものであるから、外部故障時の変流器飽和に伴うリレ
ーの誤動作を確実に防止して高感度なディジタル形電流
差動リレーを得ることができる。

また、端子数によらずに端子電流の最大値と最小値につ
いてのみ差動無効量を算出すればよいから、回路祷成お
よび演算処理の簡略化が可能である。

【図面の簡単な説明】

第１図は外部故障時における変流器の非飽和状態の電流
ベクトル図、第２図は同じく飽和状態の電流ベクトル図
、第３図は本発明の一実施例を示すブロック図、第４図
は本発明が適用される電力系統の単線結線図、第５図は
従来例を示すブロック図、第６図（イ）〜（ニ）は変流
器の非飽和状態における動作説明図、第７図（イ）〜（
ニ）は同じく飽和状態における動作説明図である。１・・・ベクトル和算出回路２・・・スカラー和算出回路３・・・最大値／最小値検出回路４．５・・・差動無効量算出回路６・・・最大値検出回路　　　　　７・・・比較回路８
・・・レベル検出回路　　　　　９・・・アンド回路特
許出願人　　　　富士電機株式会社第４図第５図第６図

Claims

【特許請求の範囲】電力系統の閉回路網における各端子電流のベクトル和と
しての差動電流を動作量とし、かつ前記各端子電流のス
カラー和電流を抑制量とするディジタル形電流差動リレ
ーにおいて、前記各端子電流の瞬時値のうち最大値と最小値について
差動無効量（＝｜■ｄ｜・｜■ｎ｜・ｓｉｎθｎ、ここ
で■ｄは差動電流、■ｎは各端子電流、θｎは各端子電
流と差動電流との位相差）をそれぞれ演算し、これらの
差動無効量のうちの最大差動無効量と前記抑制量とを比
較して前記最大差動無効量が大なる時にリレー出力をロ
ックすることを特徴としたディジタル形電流差動リレー
。