JPS63119547A - Formation of wiring structure - Google Patents

Formation of wiring structure

Info

Publication number
JPS63119547A
JPS63119547A JP26609586A JP26609586A JPS63119547A JP S63119547 A JPS63119547 A JP S63119547A JP 26609586 A JP26609586 A JP 26609586A JP 26609586 A JP26609586 A JP 26609586A JP S63119547 A JPS63119547 A JP S63119547A
Authority
JP
Japan
Prior art keywords
layer
mask
mask layer
forming
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26609586A
Other languages
Japanese (ja)
Inventor
Masakatsu Kimizuka
君塚 正勝
Yoshiji Yagi
祥次 八木
Hideo Akitani
秋谷 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP26609586A priority Critical patent/JPS63119547A/en
Publication of JPS63119547A publication Critical patent/JPS63119547A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To omit a step for removing an attached layer, which is formed on the side surface of a mask layer, by forming a second mask layer having a pattern, which is slightly smaller than that of a first mask layer with respect to at least the side of the surface, from the first mask material layer. CONSTITUTION:An Al layer 2 is formed on a substrate 1 having the insulating surface. Then a first mask material layer 11 is formed on the Al layer. Thereafter, a first mask layer 4 having a desired pattern is formed on the first mask material layer 11. Then, a second mask layer 12 having a pattern slightly smaller than that of the first mask layer 4 with respect to at least the surface side is formed. Then, with the first and second mask layers 4 and 12 as masks with respect to the Al layer 2, a patterned Al layer 5 is formed from the Al layer 2 as a wiring layer by dry etching. Even if an attached layer 6 composed of an Al oxide is formed on the side surface of the first mask layer, a removing step is not required.

Description

【発明の詳細な説明】 本発明は、半導体層としてのパターン化AI届を有する
配線構造体の形成法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming a wiring structure having a patterned AI structure as a semiconductor layer.

従来の技術 従来、第3図を伴って次に述べる配線構造体の形成法が
提案されている。
2. Description of the Related Art Conventionally, a method for forming a wiring structure as described below with reference to FIG. 3 has been proposed.

すなわち、絶縁性表面を有する基板1を予め用意する(
第3図へ)。
That is, a substrate 1 having an insulating surface is prepared in advance (
(See Figure 3).

しかして、その基板1上に、Al層2を形成する(第3
図B)。
Then, on the substrate 1, an Al layer 2 is formed (third
Figure B).

次に、All!!12上に、例えばフォトレジストでな
るマスク材層3を形成する(第3図C)。
Next, All! ! A mask material layer 3 made of, for example, photoresist is formed on the mask 12 (FIG. 3C).

次に、マスク材層3から、フォトリソグラフィ法によっ
て、所望のパターンを有するマスク1i!4を形成する
(第3図D)。
Next, a mask 1i! having a desired pattern is formed from the mask material layer 3 by photolithography. 4 (Figure 3D).

次に、Al層2に対する、マスクWJ4をマスりとする
ドライエツチング処理によって、Al層2から、パター
ン化Al層5を、配線層として形成する(第3図E)。
Next, a patterned Al layer 5 is formed from the Al layer 2 as a wiring layer by dry etching the Al layer 2 using the mask WJ4 (FIG. 3E).

この場合、マスク層4の側面に、Al層2の表面に形成
されていた酸化物、ドライエツチング処理を行うのに用
いる反応室内の残留水分などによって生成されるAll
化物でなる不必要な付M層6が形成される。
In this case, the side surface of the mask layer 4 is coated with aluminum produced by oxides formed on the surface of the Al layer 2, residual moisture in the reaction chamber used for the dry etching process, etc.
An unnecessary M layer 6 made of a chemical compound is formed.

次に、マスク層4に対する酸素を用いたプラズマエツチ
ング処理、ウェットエツチング処理などによる除去処理
によって、パターン化Al115上から、マスク層4を
除去する(第3図F)。この場合、マスク層4の側面に
付着している付@居6は、パターン化Alff5上に残
る。
Next, the mask layer 4 is removed from the patterned Al 115 by plasma etching using oxygen, wet etching, or the like (FIG. 3F). In this case, the attachment 6 attached to the side surface of the mask layer 4 remains on the patterned Alff 5.

次に、付着!!ff6に対するウェットエツチング処理
、プラズマエツチング処理、水の噴流などの外力を用い
た除去処理などの除去処理によって、パターン化All
!i5上から、付着ll!6を除去する(第3図G)。
Next, stick! ! Patterned All
! Attach it from above i5! 6 (Figure 3G).

以上が、従来提案されている配線構造体の形成法である
The above is a conventionally proposed method for forming a wiring structure.

このような従来の配線構造体の形成法によれば、配線層
としてのパターン化Al層5を、マスク層4を用いたド
ライエツチング処理によって、Alff2から形成する
ようにしているので、パターン化Alff15を、ザイ
ドエッチングを伴うウェットエツチング処理によって形
成する場合に比し、微細な、所期のパターンに、容易に
、形成することができる。
According to such a conventional wiring structure formation method, the patterned Al layer 5 as a wiring layer is formed from Alff2 by dry etching using the mask layer 4, so that the patterned Alff15 can be easily formed into a fine, desired pattern, compared to the case where it is formed by wet etching treatment accompanied by diode etching.

発明が解決しようとする間 9、 しかしながら、第3図で上述した配線構造体の形成法の
場合、パターン化All!Iを形成する工程においてマ
スク層4の側面に形成される付着116を除去する、と
いう工程を、マスク層4を除去する工程の外必要とする
However, in the case of the method of forming the wiring structure described above in FIG. 3, the patterning All! In addition to the step of removing the mask layer 4, a step of removing the adhesion 116 formed on the side surface of the mask layer 4 in the step of forming the I is required.

また、マスクff14の側面に形成される付着層6は、
All化物でなるため、化学的に安定であり、このため
、付1tl16の除去処理を、ウェットエツチング処理
またはプラズマエツチング処理とする場合、それに困難
を伴い、また、外力を用いた除去処理とする場合、パタ
ーン化Al層5に損傷を与えるおそれがある、などの欠
点を有していた。
Further, the adhesion layer 6 formed on the side surface of the mask ff14 is
Since it is made of Allide, it is chemically stable. Therefore, it is difficult to remove it by wet etching or plasma etching, and if it is removed by using external force. However, the patterned Al layer 5 may be damaged.

問題点を解決するための: よって、本発明は、上述した欠点のない、新規な配線構
造体の形成法を提案せんとするものである。
SUMMARY OF THE INVENTION Accordingly, the present invention seeks to propose a novel method for forming wiring structures that does not have the above-mentioned drawbacks.

本発明による配線構造体の形成法は、次に述べる順次の
工程をとって、目的とする配線構造体を形成する。
In the method for forming a wiring structure according to the present invention, a desired wiring structure is formed by performing the following sequential steps.

すなわち、絶縁性表面を有する基板上に、Al層を形成
する。
That is, an Al layer is formed on a substrate having an insulating surface.

次に、上記Al層上に、Si酸化物、Si窒化物、Si
または高融点金属でなる第1のマスタ月層を形成する。
Next, Si oxide, Si nitride, Si
Alternatively, a first master layer made of a high melting point metal is formed.

次に、上記第1のマスク材層上に、所望のパターンを有
する第1のマスク層を形成する。
Next, a first mask layer having a desired pattern is formed on the first mask material layer.

次に、上記第1のマスク材層に対する、上記第1のマス
ク層をマスクとするエツチング処理によって、上記第1
のマスク材層から、少なくとも表面側が上記第1のマス
ク層に比し一周り小さなパターンを有する第2のマスク
層を形成する。
Next, by etching the first mask material layer using the first mask layer as a mask, the first mask material layer is etched.
From the mask material layer, a second mask layer is formed, at least on the surface side having a pattern one size smaller than that of the first mask layer.

次に、上記Al層に対する、上記第1及び第2のマスク
層をマスクとするドライエツチング処理によって、上記
Al層から、パターン化Al層を、配線層として形成す
る。
Next, a patterned Al layer is formed from the Al layer as a wiring layer by dry etching the Al layer using the first and second mask layers as masks.

次に、上記m1のマスク層に対するエツチング処理によ
って、上記第1のマスク層を上記第2のマスク層上から
除去する。
Next, the first mask layer is removed from above the second mask layer by etching the mask layer m1.

以上が、本発明による配線構造体の形成法である。The above is the method for forming a wiring structure according to the present invention.

1四二」1呈 このような本発明による配線構造体の形成法によれば、
第3図で上述した従来の配線構造体の形成法の場合に準
じて、パターン化Al層を、第1及び第2のマスク層を
マスクとして用いたドライエツチング処理によって形成
するようにしているので、第3図で上述した従来の配線
構造体の形成法の場合と同様に、パターン化Al層を、
サイドエツチングを伴うウェットエツチング処理によっ
て形成する場合に比し、微細な、所期のパターンに、容
易に、形成することができる。
According to the method for forming a wiring structure according to the present invention,
Similar to the conventional wiring structure formation method described above in FIG. 3, the patterned Al layer is formed by dry etching using the first and second mask layers as masks. , similar to the conventional wiring structure formation method described above in FIG. 3, the patterned Al layer is
Compared to the case of forming by wet etching treatment accompanied by side etching, it is possible to easily form a fine and desired pattern.

しかしながら、本発明による配線構造体の形成法の場合
、第1及び第2のマスク層をマスクとして用いたドライ
エツチング処理によってパターン化AIBを形成する工
程において、第2のマスク層が、少なくともその表面側
にJ3いて第1のマスク層に比し一周り小さなパターン
を有し、また、このため、第1のマスク層の下面が、そ
の外周部において、第2のマスク層と接していないので
、第1のマスク層の側面には、第3図で上述した従来の
配線構造体の形成法の場合と同様に、Al酸化物でなる
付着層が形成されるが、第1のマスク層の下面における
第2のマスク層と接していない外周部、及び第2のマス
ク層の側面における、少なくともその表面側には、Al
1o!化物でなる付着層がほとんど形成されないか、形
成されるとしても掻く薄い厚さにしか形成されない。
However, in the method for forming a wiring structure according to the present invention, in the step of forming a patterned AIB by dry etching using the first and second mask layers as masks, the second mask layer is formed at least on the surface thereof. The pattern on the side J3 is one size smaller than that of the first mask layer, and because of this, the lower surface of the first mask layer is not in contact with the second mask layer at its outer periphery. An adhesion layer made of Al oxide is formed on the side surface of the first mask layer, as in the case of the conventional wiring structure formation method described above in FIG. Al
1o! An adhesion layer consisting of a chemical compound is hardly formed, or even if it is formed, it is formed only to a very thin thickness.

このため、エツチング処理によって第1のマスク層を除
去する工程において、その第1のマスク層が、その下面
における第2のマスク層と接していない外周部からエツ
チングされる機構で、第2のマスク層上から除去され、
これと同時に、第1のマスク層の側面に形成されていた
付着層が除去される。
For this reason, in the process of removing the first mask layer by etching, the first mask layer is etched from the outer circumferential portion of the lower surface that is not in contact with the second mask layer, and the second mask layer is etched. removed from above the layer,
At the same time, the adhesion layer formed on the side surface of the first mask layer is removed.

従って、本発明による配線構造体の形成法によれば、A
l層からドライエツチング処理によってパターン化AI
T!1を形成する工程において、第1のマスク層の側面
にAl酸化物でなる付着層が形成されても、その付ME
Iを除去する工程を、第1のマスク層を除去する工程の
外必要としない。
Therefore, according to the method of forming a wiring structure according to the present invention, A
Patterned AI from the L layer by dry etching process
T! 1, even if an adhesion layer made of Al oxide is formed on the side surface of the first mask layer, the attached ME
No step of removing I is required in addition to the step of removing the first mask layer.

なお、第1のマスク層を除去する工程において、パター
ン化Alff1上に第2のマスク層が残るが、その第2
のマスク層は、それが81酸化物、Si窒化物、Siま
たは高融点金属でなるので、必要に応じて、パターン化
AIJID上から、第2のマスク層を形成するときと同
様のエツチング処理によって、容易に、除去することが
できる。
Note that in the step of removing the first mask layer, the second mask layer remains on the patterned Alff1;
The mask layer, whether made of 81 oxide, Si nitride, Si or a refractory metal, is etched, if necessary, from above the patterned AIJID by the same etching process as when forming the second mask layer. , can be easily removed.

1直■ユ 次に、第1図A−Gを伴って、本発明による配線構造体
の形成法の第1の実施例を述べよう。
Next, a first embodiment of the method for forming a wiring structure according to the present invention will be described with reference to FIGS. 1A to 1G.

第1図おいて、第3図との対応部分には同一符号をイリ
して訂細説明を省略する。
In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals and detailed explanations are omitted.

第1図に示す本発明による配線構造体の形成法は、次に
述べる順次の工程をとって、目的とする配線構造体を形
成する。
The method for forming a wiring structure according to the present invention shown in FIG. 1 takes the following sequential steps to form a desired wiring structure.

ずなわら、第3図ぐ上述した従来の配線構造体の形成法
の場合と同様に、絶縁性表面を有する基板1を予め用意
する(第1図へ)。
First, as in the case of the conventional wiring structure formation method described above in FIG. 3, a substrate 1 having an insulating surface is prepared in advance (see FIG. 1).

しかして、その基板1上に、第3図で上述した従来の配
線構造体の形成法の場合と同様に、Al層2を形成する
(第1図B)。
Then, an Al layer 2 is formed on the substrate 1 (FIG. 1B) in the same manner as in the conventional wiring structure formation method described above with reference to FIG.

次に、Al廐2上に、SiF!化物、Si窒化物、Si
または高融点金属でなる第1のマスク材層11を、それ
自体は公知の種々の方法によって形成し、次で、その第
1のマスク材層11上に、第3図で上述した従来の配線
構造体の形成法で上述したと同様のマスク材層3を、第
2のマスク44層として形成する(第1図C)。
Next, SiF! compound, Si nitride, Si
Alternatively, the first mask material layer 11 made of a high melting point metal is formed by various methods known per se, and then the conventional wiring described above in FIG. 3 is formed on the first mask material layer 11. A mask material layer 3 similar to that described above in the structure formation method is formed as a second mask 44 layer (FIG. 1C).

次に、第2のマスク材Fm3から、第3図で上述した従
来の配線構造体の形成法の場合と同様の方法によって、
第3図で上述した従来の配線構造体の形成法の場合と同
様のマスク層4を、第1のマスク層として形成する(第
1図D)。
Next, from the second mask material Fm3, by the same method as the conventional wiring structure formation method described above in FIG.
A mask layer 4 similar to that in the conventional wiring structure forming method described above with reference to FIG. 3 is formed as a first mask layer (FIG. 1D).

次に、第1のマスク材層11に対する、第1のマスク層
4をマスクとするエツチング処理によって、第1のマス
ク材層11から、第2のマスク層12を形成する(第1
図E)。
Next, the second mask layer 12 is formed from the first mask layer 11 by etching the first mask layer 11 using the first mask layer 4 as a mask (first
Figure E).

この場合、第1のマスク材層11がSil!2化物でな
る場合、例えば弗素イオンを含むエッチャントを用いた
ウェットエツチング処理によって、また、Si窒化物ま
たはSiでなる場合、例えばCHと02との混合ガスを
用いたプラズマエツチング処理によって、さらに、高融
点金属でなる場合、例えばSF6を用いたブラズマエッ
チング処理によって、第2のマスク層12を、少なくと
も表面側が第1のマスク層4に比し一周り小さなパター
ンを有するものとして、従って、マスク層4の下面を、
その外周部において、第2のマスク層12に接していな
いものとして形成する。なお、第1図においては、第1
のマスク材WJ11がSi酸化物またはS;もしくはS
i窒化物でなるために、第2のマスク層12が、傾斜側
面を有し、従って、いわゆるメサ状に形成されている場
合を示しているが、第1のマスク材層11が高融点金灰
でなる場合、その第2のマスク層は、垂直側面を有する
ものとして形成される。
In this case, the first mask material layer 11 is Sil! In the case of a dioxide, for example, by wet etching using an etchant containing fluorine ions, and in the case of Si nitride or Si, for example, by plasma etching using a mixed gas of CH and 02. In the case of a melting point metal, the second mask layer 12 is formed by plasma etching using SF6, for example, so that at least the surface side thereof has a pattern one size smaller than that of the first mask layer 4. the bottom surface of
It is formed so that its outer peripheral portion is not in contact with the second mask layer 12. In addition, in Fig. 1, the first
The mask material WJ11 is Si oxide or S;
Since the second mask layer 12 is made of i-nitride, it has inclined side surfaces and is therefore formed in a so-called mesa shape. However, the first mask layer 11 is made of high melting point metal. In the case of ash, the second mask layer is formed with vertical sides.

次に、第3図で上述した従来の配線M4造体の形成法の
場合に準じて、Al層2に対する、第1及び第2のマス
ク層4及び12をマスクとする、例えばCCl4を用い
たドライエツチング処理によって、A 1112から、
パターン化Al層5を、配l!層として形成する(第1
図F)。
Next, in accordance with the conventional method for forming the wiring M4 structure described above in FIG. From A 1112 by dry etching process,
The patterned Al layer 5 is arranged! Form as a layer (first
Figure F).

この場合、第1のマスク層4の側面には、第3図で上述
した従来の配線構造体の形成法の場合と同様に、All
化物でなる不必要な付着層6が形成されるが、第1のマ
スク層4の下面における第2のマスク層と接していない
外周部、及び第2のマスク層12の側面における少なく
ともその表面側には、All化物がほとんど形成されな
いか、形成されるとしても掻く薄い厚さにしか形成され
ない。
In this case, on the side surface of the first mask layer 4, an Al
An unnecessary adhesion layer 6 made of a chemical compound is formed on the outer periphery of the lower surface of the first mask layer 4 that is not in contact with the second mask layer, and at least on the side surface of the second mask layer 12. In this case, hardly any Allide is formed, or even if it is formed, it is formed only to a thin thickness.

次に、第1のマスク層4に対する、02を用いたプラズ
マエツチング処理、ウェットエツチング処理などのエツ
チング処理によって、第1のマスク層4を、その下面に
おける第2のマスク層12と接していない外周部からエ
ツチングする機構で、マスク層12上から除去し、また
、これと同時に、第1のマスク層4の側面に形成されて
いた付ti層6を除去する(第1図G)。
Next, by etching the first mask layer 4 such as a plasma etching process using 02 or a wet etching process, the first mask layer 4 is etched by etching the outer periphery of the first mask layer 4 on the lower surface thereof which is not in contact with the second mask layer 12. The etching mechanism is used to remove the etching from above the mask layer 12, and at the same time, the Ti layer 6 formed on the side surface of the first mask layer 4 is removed (FIG. 1G).

以上が、本発明による配線構造体の形成法の第1の実施
例である。
The above is the first embodiment of the method for forming a wiring structure according to the present invention.

このような本発明による配線構造体の形成法によれば、
第3図で上述した従来の配線構造体の形成法の場合に準
じて、パターン化Al層5を、第1及び第2のマスク層
4及び12をマスクとして用いたドライエツチング処理
によって形成づるようにしているので、第3図で上述し
た従来の配線構造体の形成法の場合と同様に、パターン
化Al112f5を、サイドエツチングを伴うウェット
エツチング処理によって形成する場合に比し、微細な所
期のパターンに、容易に、形成することができる。
According to the method for forming a wiring structure according to the present invention,
Similar to the conventional wiring structure formation method described above in FIG. 3, the patterned Al layer 5 is formed by dry etching using the first and second mask layers 4 and 12 as masks. Therefore, as in the case of the conventional wiring structure formation method described above in FIG. Can be easily formed into patterns.

しかしながら、第1図に示す本発明による配線構造体の
形成法の場合、第1及び第2のマスク層4及び12をマ
スクとして用いたドライエツチング処理によってパター
ン化Al層5を形成する工程において、第2のマスク層
12が、少なくともその表面側において第1のマスク層
4に比し一周り小さなパターンを有しているので、第1
のマスク層4の側面には、第3図で上述した従来の配t
lAM4造体の形成法の場合と同様に、All化物でな
る付着層6が形成されるが、第1のマスクff4の下面
における第2のマスクJl!712と接していない外周
部、及び第2のマスクff12の側面における、少なく
ともその表面側には、Al酸化物でなる付着層がほとん
ど形成されないか、形成されるとしても極く薄い厚さに
しか形成されない。
However, in the method of forming the wiring structure according to the present invention shown in FIG. 1, in the step of forming the patterned Al layer 5 by dry etching using the first and second mask layers 4 and 12 as masks, Since the second mask layer 12 has a pattern one size smaller than that of the first mask layer 4 at least on its surface side,
The side surface of the mask layer 4 has the conventional arrangement described above in FIG.
Similar to the method for forming the lAM4 structure, the adhesion layer 6 made of Al oxide is formed, but the second mask Jl! on the lower surface of the first mask ff4! At least on the surface side of the outer periphery that is not in contact with the second mask ff12 and the side surface of the second mask ff12, an adhesion layer made of Al oxide is hardly formed, or even if it is formed, it is only to a very thin thickness. Not formed.

このため、エツチング処理によって第1のマスク層4を
除去する工程において、その第1のマスクWJ4が、そ
の下面における第2のマスクw112と接していない外
周部からエツチングされる機構で、第2のマスク層12
上から除去され、これと同時に、第1のマスク層4の側
面に形成されていた付WJFJ6が除去される。
Therefore, in the process of removing the first mask layer 4 by etching, the first mask WJ4 is etched from the outer circumferential portion of the lower surface that is not in contact with the second mask w112. Mask layer 12
At the same time, the attached WJFJ 6 formed on the side surface of the first mask layer 4 is removed.

このため、Al1li2からドライエツチング処理によ
ってパターン化Al層5を形成する工程において、第1
のマスク層4の側面にAl酸化物でなる付着層6が形成
されても、その付着層6を除去する工程を、第1のマス
クm4を除去する工程の外必要としない。
Therefore, in the process of forming the patterned Al layer 5 from Al1li2 by dry etching, the first
Even if an adhesion layer 6 made of Al oxide is formed on the side surface of the mask layer 4, the step of removing the adhesion layer 6 is not necessary in addition to the step of removing the first mask m4.

なお、上述においては、第1のマスク層4を除去する工
程において、パターン化AIJIWl上に残る第2のマ
スク層12を除去することについては述べなかったが、
その第2のマスク層12は、それが、5ill化物、S
i窒化物、Stまたは高融点金属でなるので、必要に応
じて、パターン化Alff15上から、第2のマスク層
を形成するときと同じエツチング処理によって、容易に
、除去することができる。
Note that in the above description, in the step of removing the first mask layer 4, there is no mention of removing the second mask layer 12 remaining on the patterned AIJIWl.
The second mask layer 12 is composed of pentaillide, S
Since it is made of i-nitride, St, or a high-melting point metal, it can be easily removed from the patterned Alff 15 by the same etching process used to form the second mask layer, if necessary.

実施例2 次に、第2図A−Hを伴って、本発明による配線構造体
の形成法の第2の実施例を述べよう。
Embodiment 2 Next, a second embodiment of the method for forming a wiring structure according to the present invention will be described with reference to FIGS. 2A-H.

第2図において、第1図との対応部分には同一符号を付
して詳細説明を省略する。
In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

第2図に示す本発明による配線構造体の形成法は、次に
述べる順次の工程をとって、目的とする配線構造体を形
成する。
The method for forming a wiring structure according to the present invention shown in FIG. 2 takes the following sequential steps to form a desired wiring structure.

すなわち、第1図で上述した本発明の場合と同様に、絶
縁性表面を有する基板1を用意する(第2図A)。ただ
し、この基板1は、その絶縁性表面に段差を有している
That is, as in the case of the present invention described above with reference to FIG. 1, a substrate 1 having an insulating surface is prepared (FIG. 2A). However, this substrate 1 has a step on its insulating surface.

しかして、その基板1上に、第1図で上述した本発明の
場合と同様に、AIF!12を形成する(第2図B)。
Then, on the substrate 1, as in the case of the present invention described above with reference to FIG. 12 (Figure 2B).

次に、AI層2上に、第1図で上述した本発明の場合と
同様の第1のマスク材W111を、表面がAIF!2の
表面の段差に応じて段差を有するものとして形成し、次
で、そのマスク材Ii!11上に、第1図で上述した本
発明の場合に準じて、第2のマスク材層3′を形成する
(第2図C)、。
Next, on the AI layer 2, a first mask material W111 similar to that of the present invention described above in FIG. 1 is applied, the surface of which is AIF! Next, the mask material Ii! 11, a second masking material layer 3' is formed (FIG. 2C) according to the case of the present invention described above in FIG.

この場合、第2のマスク材層3′を、第1のマスク材1
f11上に例えばフォトレジストによって表面が平らに
なるのに十分な厚い厚さに形成されたマスク材ff13
Aと、そのマスク材層3A上に例えばSi樹脂によって
比較的薄い厚さに形成されたマスク材G3Bと、そのマ
スク材ff13B上に例えばフォトレジストによって比
較的薄い厚さに形成されたマスク材113Gとからなる
ものとして形成する。
In this case, the second mask material layer 3' is replaced by the first mask material layer 1.
A mask material ff13 formed on f11 with, for example, photoresist to a thickness thick enough to flatten the surface.
A, a mask material G3B formed on the mask material layer 3A to a relatively thin thickness using, for example, Si resin, and a mask material 113G formed on the mask material ff13B to a relatively thin thickness using, for example, a photoresist. It is formed as a thing consisting of.

次に、第2のマスク材層3′を構成しているマスク材1
13cから、リソグラフィ法によって、所望のパターン
を有するマスク層4Cを形成し、次で、マスク材層3B
に対する、マスクm4Gをマスクとするエツチング処理
によって、マスク材層から、マスク層4Bを形成する(
第2図D)。
Next, the mask material 1 constituting the second mask material layer 3'
13c, a mask layer 4C having a desired pattern is formed by a lithography method, and then a mask material layer 3B is formed.
A mask layer 4B is formed from the mask material layer by etching using the mask m4G as a mask (
Figure 2D).

次に、第2のマスク材It!53’を構成しているマス
ク材層3Aに対する、マスク層4C及び4Bをマスクと
するエツチング処理によって、マスク材層3Aから、マ
スク材層4△を形成する。
Next, the second mask material It! A mask material layer 4Δ is formed from the mask material layer 3A by etching the mask material layer 3A constituting the mask material layer 53' using the mask layers 4C and 4B as masks.

この場合、マスク1I4cが、マスク材層3Aのエツチ
ング処理によって実質的にエツチングされる材料でなる
とぎ、マスク材層3Aが厚い厚さを有するので、マスク
層4Cが、図示のように、マスク層4B上から除去され
(以下簡単のため、このようにマスク層4Cが除去され
ているものとして説明する)、従って、実f1的にマス
ク層4Bのみがマスク材13Aに対するマスクとして作
用して、マスク1lJ4Aが形成され、よって、マスク
1i14A及び4Bとからなる、第1図で上述した本発
明の場合の第1のマスク層4に対応している第1のマス
クWJ4′が形成される。
In this case, if the mask 1I4c is made of a material that is substantially etched by the etching process of the mask material layer 3A, the mask material layer 3A has a large thickness, so that the mask layer 4C is a mask layer as shown in the figure. 4B (hereinafter, for simplicity, the explanation will be given assuming that the mask layer 4C has been removed in this way), and therefore, in reality, only the mask layer 4B acts as a mask for the mask material 13A, and the mask layer 4B acts as a mask for the mask material 13A. 1lJ4A is formed, thus forming a first mask WJ4' corresponding to the first mask layer 4 in the case of the invention described above in FIG. 1, consisting of masks 1i14A and 4B.

また、マスク材Fm 3 Aが、マスク材111の表面
に段差を有することから、厚さむらを有するので、その
厚さむらを見込んで、マスクff14Aを、オーバーエ
ツチングによって形成する。
Further, since the mask material Fm 3 A has a step on the surface of the mask material 111, it has thickness unevenness, so the mask ff14A is formed by over-etching in consideration of the thickness unevenness.

その結果、マスクJff14A及び4Bからなるマスク
ff4A’の側面に、マスク材層11の材料でなる付着
層13が形成される。
As a result, an adhesion layer 13 made of the material of the mask material layer 11 is formed on the side surface of the mask ff4A' made up of the masks Jff14A and 4B.

次に、第1図で上述した本発明の場合に準じて、第1の
マスク材層11に対する、第1のマスクFI4’ をマ
スクとするエツチング処理によって、第1のマスク材層
11から、第2のマスク[212を形成する。
Next, in accordance with the case of the present invention described above with reference to FIG. A second mask [212 is formed.

この場合、第1のマスク材層11がSi酸化物でなる場
合、例えば弗素イオンを含むエッチャントを用いたウェ
ットエツチング処理による第1のエツチング処理を行い
、次で、例えばCF とHまたは02との混合ガスを用
いた反応性イオンエツヂング処理による第2のエッチン
グ処理を行うことによって、第2のマスク層12を、図
示のように、表面側が第1のマスク層4′に比し一周り
小さなパターンを有し且つ傾斜側面を有し、しかしなが
ら、表面側以外の部が垂直側面を有するものとして形成
する。また、第1のマスク材層11が81窒化物でなる
場合、例えばCHと02との混合ガスを用いたプラズマ
エツチング処理によって、第2のマスク層12を、その
全厚さを通じて第1のマスクB4’ に比し一周り小さ
なパターンを有し且つ傾斜側面を有するものとして形成
するか、例えばCF  と02との混合ガスを用いたプ
ラスマエッチング処理にJ:る第1のエツチング処理を
行い、続いて、例えばCF  とH2との混合ガスを用
いた反応性イオンエツチング処理による第2のエツチン
グ処理を行うことによって、第2のマスクl!112を
、第1のマスク材層11がSi酸化物でなる場合と同様
に且つ図示のように、形成する。さらに、第1のマスク
材Fm11がSiでなる場合、例えばCF4と02との
混合ガスを用いたプラズマエツチング!l!X埋によっ
て、第2のマスク層12を、その全厚さを通じて第1の
マスク層4′に比し一周り小さなパターンを有し且つ傾
斜側面を有するものとして形成するか、例えばCF  
と02との混合ガスを用いたプラズマエツチング処理に
よる第1のエツチング処理を行い、続いて、例えばC1
2を用いた反応性プラズマエツチング処理による第2の
エツチング処理を行うことによって、第2のマスク層1
2を、第1のマスク材層11がSiM化物でなる場合と
同様に且つ図示のように形成する。また、第1のマスク
材層11が高融点金属でなる場合、例えばSF、を用い
たプラズマエツチング処理によって、第2のマスク層1
2を、その全厚さを通じて第1のマスク層4′に比し一
周り小さなパターンを有し且つ垂直側面を有するものと
して形成する。よって、第1のマスク材IFi11が、
SiP!化物、Si窒化物、Siまたはち高融点金属の
いずれであっても、第2のマスクJi!12を、第1図
で上述した本発明の場合と同様に、少な(とも表面側が
第1のマスクW!I4’ に比し一周り小さなパターン
を有し、従って、第1のマスク層の下面を、その外周部
において、第2のマスク層12に接していないものとし
て形成する。
In this case, when the first mask material layer 11 is made of Si oxide, a first etching process is performed using, for example, a wet etching process using an etchant containing fluorine ions, and then a first etching process is performed using, for example, CF 3 and H or 02. By performing a second etching process using a reactive ion etching process using a mixed gas, the second mask layer 12 is formed so that the surface side is one size smaller than that of the first mask layer 4', as shown in the figure. It is formed to have a pattern and sloped side surfaces, but portions other than the surface side have vertical side surfaces. In addition, when the first mask material layer 11 is made of 81 nitride, the second mask layer 12 is etched through the entire thickness of the first mask by plasma etching using a mixed gas of CH and 02, for example. B4' is formed with a pattern that is one size smaller than B4' and has an inclined side surface, or a first etching process is performed using, for example, a plasma etching process using a mixed gas of CF and 02, followed by a first etching process. Then, by performing a second etching process, for example, a reactive ion etching process using a mixed gas of CF 2 and H 2 , the second mask l! 112 is formed in the same manner as when the first mask material layer 11 is made of Si oxide and as shown. Furthermore, when the first mask material Fm11 is made of Si, for example, plasma etching using a mixed gas of CF4 and 02! l! By X-embedding, the second mask layer 12 is formed to have a pattern that is one size smaller than that of the first mask layer 4' throughout its entire thickness and has an inclined side surface, or, for example, by CF
A first etching process is performed by plasma etching using a mixed gas of C1 and C02, and then, for example, C1
The second mask layer 1 is etched by performing a second etching process by reactive plasma etching using 2
2 is formed in the same manner as in the case where the first mask material layer 11 is made of SiM compound and as shown in the figure. In addition, when the first mask material layer 11 is made of a high melting point metal, the second mask layer 1 may be etched by plasma etching using SF, for example.
2 is formed so as to have a pattern that is one size smaller than that of the first mask layer 4' throughout its entire thickness, and to have vertical side surfaces. Therefore, the first mask material IFi11 is
SiP! The second mask Ji! 12, as in the case of the present invention described above with reference to FIG. is formed so that its outer periphery is not in contact with the second mask layer 12.

また、第1のマスク層4′のマスク1iW4Bが、第2
のマスク材層11のエツチング処理によって実質的にエ
ツチングされる材料でなるとぎ、マスクJit34Bが
、図示のように、マスクWiJA上から除去される(以
下簡単のため、このようにマスクF!14Bが除去され
るものとして説明する)。
Further, the mask 1iW4B of the first mask layer 4' is
The mask Jit34B is removed from above the mask WiJA as shown in the figure. (described as being removed).

次に、第1図で上述した本発明の場合と同様に、AlB
2に対する、第1及び第2のマスクF14′及び12を
マスクとする、例えばCCl2を用いたドライエツチン
グ処理によって、Al層2から、パターン化Al層5を
、配線層として形成する(第2図G)。
Next, as in the case of the present invention described above in FIG.
2, a patterned Al layer 5 is formed as a wiring layer from the Al layer 2 by dry etching using, for example, CCl2 using the first and second masks F14' and 12 as masks (see FIG. G).

この場合、第1のマスク層4の側面には、第1図で上述
した本発明の場合と同様に、Al酸化物でなる不必要な
付着層6が形成されるが、第1のマスク層4の下面にお
ける第2のマスク層と接していない外周部、及び第2の
マスク層12の側面にd3Gプる少なくともその表面側
には、All化物がほとんど形成されないか、形成され
るとしても極く薄い厚さにしか形成されない。
In this case, an unnecessary adhesion layer 6 made of Al oxide is formed on the side surface of the first mask layer 4, as in the case of the present invention described above with reference to FIG. Almost no Al oxide is formed, or even if it is formed, very little Al oxide is formed on the outer periphery of the lower surface of 4 that is not in contact with the second mask layer, and at least on the surface side of the d3G layer on the side surface of the second mask layer 12. It is formed only to a very thin thickness.

次に、第1図で上述した本発明の場合と同様に、第1の
マスクF)4に対する、02を用いたプラズマエツチン
グ処理、ウェットエツチング処理などのエツチング処理
によって、第1のマスク層4を、その下面における第2
のマスク層12と接していない外周部からエツチングす
る機構で、マスク層12上から除去し、また、これと同
時に、第1のマスク層4の側面に形成されていた付@層
6を除去する(第2図11)。
Next, as in the case of the present invention described above with reference to FIG. , the second on its lower surface
The first mask layer 4 is etched from the outer periphery that is not in contact with the mask layer 12, and at the same time, the attached layer 6 formed on the side surface of the first mask layer 4 is removed. (Figure 2 11).

以上が、本発明による配線構造体の形成法の第2の実施
例である。
The above is the second embodiment of the method for forming a wiring structure according to the present invention.

このような本発明による配線構造体の形成法によれば、
詳細説明は省略するが、第1図で上述した本発明による
配線構造体の形成法の場合と同様に、パターン化Al1
r15を、サイドエツチングを伴うウェブ]・エツチン
グ処理によって形成する場合に比し、微細な所期のパタ
ーンに、容易に、形成することができる。
According to the method for forming a wiring structure according to the present invention,
Although detailed explanation is omitted, similar to the method for forming the wiring structure according to the present invention described above in FIG.
Compared to the case where r15 is formed by a web etching process with side etching, it is possible to easily form the desired fine pattern.

また、第1図で上述した本発明による配線構造体の形成
法の場合と同様に、Al層2からドライエツチング処理
によってパターン化Al1i15を形成する工程におい
て、第1のマスク層4の側面にΔIl’l化物でなる付
着ff16が形成されても、その付着11a6を除去す
る工程を、第1のマスク層4を除去する工程の外必要と
しない。
Further, in the process of forming patterned Al1i15 from the Al layer 2 by dry etching treatment, as in the method for forming the wiring structure according to the present invention described above with reference to FIG. Even if the adhesion ff16 made of chloride is formed, the step of removing the adhesion 11a6 is not necessary in addition to the step of removing the first mask layer 4.

なお、第2図に示す本発明による配線構造体の形成法に
おいても、第2のマスク層12を、必要に応じて、パタ
ーン化All!!5上から、除去してもよいものである
Note that also in the method for forming a wiring structure according to the present invention shown in FIG. 2, the second mask layer 12 is patterned as necessary. ! 5 may be removed from above.

なお、上述においては、本発明による配線構造体の形成
法の2つの実施例を示したに留まり、本発明の精神を脱
することなしに、種々の変型、変更をなし得るであろう
Note that the above description merely shows two embodiments of the method for forming a wiring structure according to the present invention, and various modifications and changes may be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A−Gは、本発明による配線構造体の形成法の第
1の実施例を示す、順次の工程における路線的断面図で
ある。 第2図A〜1]は、本発明による配線構造体の形成法の
第2の実施例を示す、順次の工程における路線的断面図
である。 第3図A−Gは、従来の配線構造体の形成法を示す、順
次の工程における路線的断面図である。 1・・・・・・・・・基板 2・・・・・・・・・Al層 3.3’ 、3A、3B、3C111 ・・・・・・・・・マスク材層 4.4’ 、4A、4B、4C,12 ・・・・・・・・・マスク層 5・・・・・・・・・パターン化Al1i6.13 ・・・・・・・・・付着層 第3図 @3図
FIGS. 1A to 1G are line sectional views showing sequential steps of a first embodiment of a method for forming a wiring structure according to the present invention. FIGS. 2A-1] are line sectional views showing sequential steps of a second embodiment of the method for forming a wiring structure according to the present invention. FIGS. 3A to 3G are cross-sectional views showing sequential steps in a conventional method for forming a wiring structure. 1...Substrate 2...Al layer 3.3', 3A, 3B, 3C111...Mask material layer 4.4', 4A, 4B, 4C, 12...Mask layer 5...Patterned Al1i6.13...Adhesion layer Fig. 3 @ Fig. 3

Claims (1)

【特許請求の範囲】 絶縁性表面を有する基板上に、Al層を形成する工程と
、 上記Al層上に、Si酸化物、Si窒化物、Siまたは
高融点金属でなる第1のマスク材層を形成する工程と、 上記第1のマスク材層上に、所望のパターンを有する第
1のマスク層を形成する工程と、上記第1のマスク材層
に対する、上記第1のマスク層をマスクとするエッチン
グ処理によつて、上記第1のマスク材層から、少なくと
も表面側が上記第1のマスク層に比し一周り小さなパタ
ーンを有する第2のマスク層を形成する工程と、 上記Al層に対する、上記第1及び第2のマスク層をマ
スクとするドライエッチング処理によって、上記Al層
から、パターン化Al層を、配線層として形成する工程
と、 上記第1のマスク層に対するエッチング処理によって、
上記第1のマスク層を上記第2のマスク層上から除去す
る工程とを有する配線構造体の形成法。
[Claims] A step of forming an Al layer on a substrate having an insulating surface, and a first mask material layer made of Si oxide, Si nitride, Si, or a high melting point metal on the Al layer. a step of forming a first mask layer having a desired pattern on the first mask material layer; and a step of forming the first mask layer as a mask for the first mask material layer. forming a second mask layer from the first mask material layer, which has a pattern one size smaller than the first mask layer on at least the surface side, by an etching process; a step of forming a patterned Al layer as a wiring layer from the Al layer by dry etching using the first and second mask layers as masks; and etching the first mask layer.
removing the first mask layer from above the second mask layer.
JP26609586A 1986-11-07 1986-11-07 Formation of wiring structure Pending JPS63119547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26609586A JPS63119547A (en) 1986-11-07 1986-11-07 Formation of wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26609586A JPS63119547A (en) 1986-11-07 1986-11-07 Formation of wiring structure

Publications (1)

Publication Number Publication Date
JPS63119547A true JPS63119547A (en) 1988-05-24

Family

ID=17426252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26609586A Pending JPS63119547A (en) 1986-11-07 1986-11-07 Formation of wiring structure

Country Status (1)

Country Link
JP (1) JPS63119547A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229432A (en) * 1989-03-01 1990-09-12 Matsushita Electron Corp Manufacture of semiconductor device
JPH03173430A (en) * 1989-12-01 1991-07-26 Matsushita Electron Corp Formation of wiring

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165437A (en) * 1983-03-10 1984-09-18 Toshiba Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165437A (en) * 1983-03-10 1984-09-18 Toshiba Corp Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229432A (en) * 1989-03-01 1990-09-12 Matsushita Electron Corp Manufacture of semiconductor device
JPH03173430A (en) * 1989-12-01 1991-07-26 Matsushita Electron Corp Formation of wiring

Similar Documents

Publication Publication Date Title
US5091047A (en) Plasma etching using a bilayer mask
EP0030116A2 (en) Method of manufacturing a semiconductor device having a patterned multi-layer structure
JPH10199864A (en) Method of etching antireflection film
US5045150A (en) Plasma etching using a bilayer mask
JP4165916B2 (en) Tapered profile etching method
JPH0545057B2 (en)
JPS63119547A (en) Formation of wiring structure
JPH0343777B2 (en)
JPH0466345B2 (en)
JPH03203240A (en) Method of manufacturing semiconductor device
JP2786198B2 (en) Dry etching method
JP2610337B2 (en) Pattern formation method
JP2001196377A (en) Producing method for semiconductor device
JPS63114214A (en) Plasma etching employing double-layer mask
JPH08236506A (en) Manufacture of semiconductor device
JPS6213813B2 (en)
JPS62261153A (en) Manufacture of semiconductor device
JPH02270347A (en) Manufacture of semiconductor device
JP2723384B2 (en) Method for manufacturing semiconductor device
JP2983543B2 (en) Electrode formation method
JPH01110727A (en) Manufacture of semiconductor device
JPS6354726A (en) Method of etching resist film
JPS55128830A (en) Method of working photoresist film
JPH0697292A (en) Semiconductor device and manufacture thereof
JP2521329B2 (en) Method for manufacturing semiconductor device