JPS63116261A - デイジー・チエイン方式の入出力制御システム - Google Patents

デイジー・チエイン方式の入出力制御システム

Info

Publication number
JPS63116261A
JPS63116261A JP62232757A JP23275787A JPS63116261A JP S63116261 A JPS63116261 A JP S63116261A JP 62232757 A JP62232757 A JP 62232757A JP 23275787 A JP23275787 A JP 23275787A JP S63116261 A JPS63116261 A JP S63116261A
Authority
JP
Japan
Prior art keywords
input
signal
adapter
group
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62232757A
Other languages
English (en)
Inventor
ミツチエル・カスト
アレン・アール・ギヤツ
ジエンーピレ・シー・ダグレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63116261A publication Critical patent/JPS63116261A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A1.産業上の利用分野 本発明は、従来のデイジー・チェイン構成の優先順位方
式、ならびに1台または数台の処理装置が取り外された
か、または故障したときの動作の連続性を改善すること
を可能にする回路に関するものである。
B、従来技術およびその問題点 データ処理ネットワークの時分割バスに数台の処理装置
を接続するとき、2つの主要な問題を考慮しなければな
らない。すなわち、バスに対するアクセスが接続装置に
許可されるときに従うべき優先順位方式の問題と、1台
または数台の装置が取り外されたか、または故障したと
きのバス上の伝送の連続性の問題である。
そのような問題は、1本または数本の制御線を含むバス
を用いて、複数の回線アダプタが中央制御装置(cCU
)に時分割アクセスできるようになっている、通信制御
装置の分野で最近現われている。したがって、以下の説
明では話を簡単にするため、本発明の一般性を損なうこ
となく、デイジー・チェイン構成で接続される装置は、
通信制御装置の回線アダプタであると仮定し、以後「ア
ダプタ」と呼ぶ。実際には、プロセッサ、メモリなどそ
の他の種々の装置にも同様の議論があてはまるはずであ
る。
時分割バスに接続されたアダプタが、通常通りデイジー
・チェイン構成で接続された制御線によって制御される
とき、それらの動作は以下のような2つの主要な欠点を
有する。
1、バスに対するアクセスを許可する制御信号は、ある
アダプタからバスを下って後続のアダプタに伝播される
ので、バスの起点に近いアダプタはど、より遠くに配置
されたアダプタよりも高い優先順位レベルを有する。
2、許可信号を受け取ったアダプタが伝送のためバスに
対するアクセスを要求しないきき、そのアダプタはバス
に対するアクセスを要求する可能性のある後続のアダプ
タに、この許可信号を伝送しなければならない。したが
って、アダプタが取り外されるか、または故障したとき
は、許可信号はそれ以上伝播されず、したがって、中断
点よりも後に配置されている全てのアダプタは、バスの
連続性が再確立されるまで動くことができない。
この2つの欠点は、米国特許第4380052号で部分
的に克服されている。この特許では、複数の処理装置が
、デイジー・チェイン構成で接続された1本のバス割当
て制御線に接続される。この制御線は閉ループであり、
したがって、各処理装置に平等に、伝送バスに対するア
クセスを可能にする許可信号を受け取る機会を与える。
さらに、上記米国特許によれば、各装置は、前の装置が
故障したか、またはオフになったときを検出し、それに
応答してバス割当て制御信号を再発生し1.それ自体が
伝送バスに対するアクセスを要求しない場合はバス割当
て制御信号を次の後続装置に伝送することを可能にする
手段を備える。
したがって、隣接する2台以上の装置が同時に故障しな
い限り、バスの動作の連続性は保持される。
故障を検出する手段はタイマを含むので、制御信号の伝
播が中断されるたびにかなりの時間が失われることにな
る。
しかし、装置の故障の場合は、故障回路が活動化される
伝播すべきパルスを受け取らなかった要素は1タイマ周
期後に同様なパルスを再度発生するので、システムは動
作し続けることができる。それにもかかわらず、制御信
号の伝播が中断されるたびに、制御線上の上記信号の全
伝送時間がその分だけ増加し、したがって、大きな時間
損失となり、伝送バスの性能を低下させる。
さらに、各タイマによってもたらされる遅延は、各処理
装置の最長の伝送時間よりも大きいはずなので、予測が
非常に困難な場合がある。上記伝送時間はその他に各装
置によって実行されているタスクにも依存する。最後に
、バスの各伝送サイクル中は、ループ内に動いていない
アダプタがあるので、その分だけ多くのタイマ周期が浪
費される。
したがって、本発明の目的は、デイジー・チェイン構成
でバスに接続された複数のアダプタの動作を改善し、各
アダプタに対して同じ優先順位レベルを規定し、かつ伝
送バスの動作の中断、およびその性能の低下を伴うこと
なく、1台または数台のアダプタを取外し、またはオフ
にすることを可能にするための回路を提供することであ
る。
C0問題点を解決するための手段 本発明は、それぞれ状況信号「アダプタ存在(AD、P
R,)Jを発生する複数のアダプタの動作を改善するた
めの回路から成る。上記アダプタは、上記アダプタによ
って伝送される正規許可信号「許可(GR)Jを転送す
るデイジー・チェイン構成でバスに接続される。中央制
御装置は、伝送バスを介してこれらのアダプタに接続さ
れている。上記正規許可信号は、チェイン内の任意のア
ダプタが上記中央制御装置によって満たされるべきサー
ビス要求を仔する場合には、該アダプタによって捕捉さ
れ、また、満たすべきサービス要求がない場合には、「
許可先送り(GRA)J信号としてチェイン内の次のア
ダプタに伝送される。
本発明による回路(第3図)は、それぞれのアダプタか
らサービス要求を受け取り、どのアダプタも他のアダプ
タの要求が保留中の間は新しい要求を出さないようにす
る、アダプタ選択手段を備え、さらに各アダプタ中に以
下のものを備える。
−チェイン上を伝播されるべきアダプタ番号(n−1)
によって伝送される許可信号を、一方ではアダプタ番号
(n)に直接供給し、他方ではアダプタ番号(n+1)
に「許可先送り(GRA)J信号として供給する手段。
後者の場合、許可信号はアダプタ番号(n)を迂回する
−アダプタ番号(n−1)の状況信号に応答して、rG
RJ信号とrGRAJ信号のどちらの許可信号がアダプ
タ番号(n)によって選択されるべきかを決定する、許
可信号選択手段。上記アダプタ番号(n)は、アダプタ
番号(n−1)がその状況信号「アダプタ存在」によっ
てそれが動作状態にあることを示される場合には、アダ
プタ番号(n−1)によって伝送される正規許可信号「
許可」を選択し、また、上記アダプタ番号(n)は、ア
ダプタ番号(n−1)がその状況信号「アダプタ存在」
によってそれが動作状態にないことを示される場合には
、アダプタ番号(n−2)によって発生され、アダプタ
番号(n−1)を迂回する「許可先送り」信号を選択す
る。
さらに、本発明による回路は、アダプタがグループに分
割され、あるグループの各アダプタによってもたらされ
る状況信号(「アダプタ存在」)および許可信号(「許
可」、「許可先送り」)が共通線上でそれぞれOR操作
を施されて、チェイン内の次の後続グループのそれぞれ
のアダプタに並列に供給され、かつ、各アダプタの要求
状況信号が共通の要求線上でOR操作を施される場合に
も適用できる。その場合、各アダプタは、上記グループ
のあるアダプタが伝送バスに対するアクセスを要求して
いる場合は、そのグループの他のアダプタがグループ内
の次のアダプタに向けて許可信号を伝播できないように
し、また、上記許可信号が上記グループの上記の要求ア
ダプタに依然として捕捉されたままになるべきときは、
さらに次のグループに許可信号を伝播できないようにす
るための禁止信号を発生する手段を含む(第5図)こと
を特徴とする。
D、実施例 第1図に示すように、複数のアダプタ10が、記憶装置
12とのデータ交換用の単一伝送バス11に接続され、
これらのデータ交換は中央制御装置(cCU)13によ
って制御される。
さらに、各アダプタは直列線14によって複数のユーザ
端末(図示せず)に接続される。
第2図に示すように、それぞれが数台のユーザ端末(図
示せず)に接続されている数台の回線アダプタが1つの
通信制御装置で使用されるとき、これらのアダプタは伝
送バス11(第1図)に対するアクセスを、同時にまた
は少なくとも同一の短い周期内に要求することができる
したがって、優先順位の問題が生じる可能性があるが、
この問題は以下のような方法で解決された。
ユーザがバス11に対するアクセスを要求すると、対応
する回線アダプタは内部要求状況をオンにセットする。
この状況は、上記アダプタのサービスが完了されるまで
ラッチされたままになる。
上記アダプタにサービスが許可されるためには、要求状
況を伝送バス11の要求線17に供給する必要がある。
それが可能になるのは、既に要求線17上に要求を印加
したアダプタが他にないときだけである。したがって、
本発明によれば、他の要求がオンでないとき、すなわち
、要求線17がオフのときだけ、要求信号が中央制御装
置13に伝送される。要求線17を監視するアダプタが
、要求線17がオフであることを認識したときは、線1
6を介して「要求オン(RQ、0N)J信号を上記要求
線17上にラッチする。本発明によれば、ラッチされた
「要求オン」信号は、ラッチ22およびドライバ29(
第3図)により簡単に得られ、その出力は線16によっ
てOR操作されて要求線17上に供給される。したがっ
て、要求線17は、実際には伝送バス11に統合可能な
制御線であり、したがって、中央制御装置13に接続さ
れ、中央制御装置13のためにアダプタの状況に従って
、アダプタの選択を行なう。
したがって、特定の瞬間において、要求線17上の「要
求オン」信号が高レベルであれば、対応するアダプタが
伝送バスに対するアクセスを要求しており、かつこのア
ダプタがその要求を中央制御装置13に提示することに
成功したことを意味する。さらに、各アダプタは、論理
手段27と要木線17自体とを含むアダプタ選択手段を
介して、要求線上のサービス要求を監視する(第3図)
これらの論理手段は、各アダプタの要求状況に応答し、
線17がオフの場合だけ、すなわち、伝送バスに対する
アクセスを要求しているアダプタが他にないときだけ、
要求を線17に提示する。要求線17の監視はいくつか
の簡単な回路により実現することができ、1つの可能か
つ非常に簡単な実施例を第3図に示す。その場合、要求
線の状況はインバータ25によって反転され、ANDゲ
ート26により各アダプタの要求状況とのAND操作が
施されて、その出力がラッチ22に供給される。
したがって、アダプタはチェインのどの位置にあっても
、その要求状況信号がオンであり、かつその「要求オン
」信号を最初に要求線17に印加したのであれば、バス
に対するアクセスを許可されることができる。
中央制御装置は、要求線17の状況を監視し、上記状況
がオンであることを検出したときは、当技術で知られる
ように、許可信号を発生する。この許可信号は、線18
(第2図)を介してディジー−チェイン状に後続のアダ
プタに伝播される。
したがって、許可信号はまずアダプタ番号1に到達する
。その結果、アダプタ番号1は、伝送要求を要求線17
上にラッチしていれば、伝送バスとデータを交換するこ
とを許される。
さもない場合、すなわち、チェイン内のもっと遠くに配
置されたアダプタから発生された要求を満たすべく許可
信号が発生された場合は、上記許可信号は、バス11に
アクセスすべく要求を線17上にラッチしたアダプタに
到達するまで、チェイン内の次の後続アダプタに伝播さ
れる。問題のアダプタがバスとのデータ交換を停止した
ときは、その要求状況はオフになり、それが要求線17
上にラッチされる。したがって、要求線17上に別の要
求が現われなければ、中央制御装置は許可信号の発出を
停止する。
さらに、カードが取り外された場合、または要求を出し
ているアダプタよりも前に配置されたアダプタが電源を
オフにされた場合、または、もっと一般的には動作不能
になった場合、デイジー・チェインは中断されるように
見える。なぜならば、バスの下流のアダプタには、それ
らにもたらされるはずの許可信号が到達することができ
ず、したがって、それらのアダプタは伝送バス11およ
び中央制御装置13に対するアクセスを妨げられるから
である。
この重大な欠点は、以下に説明するように、本発明の以
下の特徴によって解決される。
その原理は、各アダプタごとに2つのデイジー・チェイ
ン構成の許可入力があり、第1の許可入力は正規デイジ
ー・チェイン構成入力(第2図のrGRJつまり「許可
」)であり、第2の許可入力はチェイン上の先のアダプ
タによって受け取られるように線19上を並列に伝播さ
れる許可入力(第2図のrGRAJつまり「許可先送り
」)であり、正規許可信号が各点20で2つの部分に分
割されることである。
したがって、第2図によれば、アダプタ番号2が何らか
の理由でオフになったと仮定した場合、迂回許可信号r
GRAJはそれでも直接アダプタ番号3に伝送される。
したがって、その要求信号がオンであり、かつ要求線1
7上にラッチされている場合は、アダプタ番号3は、時
間の損失を伴わずに、伝送バスに対するアクセスを与え
られる。
明らかに、アダプタ番号3は、アダプタ番号2がオフで
あるか、または失われた場合だけ、すなわち、正規許可
信号をアダプタ番号3に供給できないときにだけ、受け
取った許可先送り信号を考慮すればよい。そうでない場
合は、伝送バスに対するアクセスを同時に要求する数台
のアダプタ間で競合問題が生じる可能性がある。・ したがって、各アダプタは状況信号「アダプタ存在」信
号を供給し、この信号は、本発明によれば、線21を介
してチェイン内の後続アダプタに伝送され、上記状況信
号は、後で説明するように、各アダプタ内にある制御論
理によって考慮される(第3図)。
明らかに、アダプタがバスにアクセスできることがアダ
プタの任意の適切な出力ビンによって充分に反映されて
いる場合、上記状況信号は上記出力ピンによって容易に
発生されることができる。
次に、上述の論理手段を示した第3図を参照す。
チェインに接続された各アダプタは、それ自体のアダプ
タ論理30を含む。この論理30は、対応するアダプタ
が動作していることを示す「アダプタ存在」信号と、問
題のアダプタが、伝送バスにアクセスすべく保留中の要
求を有することを示す「要求」信号とを発生する。しか
し、この論理30は当技術では知られており、本発明の
一部ではないので、これ以上は説明しない。
チェイン内の現在のアダプタ番号(n)は、下記の信号
を入力として受け取る。
−アダプタ番号(n−1)から現在のアダプタ番号(n
)に送られる、アダプタ番号(n−1)が作動状態にあ
るかどうかを示す状況信号「アダプタ存在(AD、PR
,)J。
− アダプタ番号(n−1)から供給される、アダプタ
番号(n−1)がバスに対するアクセスを要求しておら
ず、したがって、後続アダプタがバスを使用できること
をアダプタ番号(n)に示す、バスのアクセス許可信号
「許可(GR)J。
−アダプタ番号(n−1)が故障した場合に許可信号を
アダプタ番号(n)に与えて、チェインが中断されない
ようにする、アダプタ番号(n−2)からアダプタ番号
(n)に送られる迂回信号「許可先送り(G RAlG
rant Ahead) J。
したがって、現在のアダプタ番号(n)は下記信号を出
力する。
− アダプタ番号(n+ 1)の対応する入力に送られ
るそれ自体の「アダプタ存在」信号。
−アダプタ番号(n)自体が要求状況にない場合に、ア
ダプタ番号(n+L)の対応する入力に伝播されるそれ
自体の「許可」信号。上記「許可」信号は、さらに並列
にアダプタ番号(n+2)に伝播され、アダプタ番号(
n+1)を迂回して、アダプタ番号(n+2)に対して
「許可先送り」信号としてΩく。
第3図かられかるように、各アダプタの特定の制御論理
の実現は非常に簡単である。正の論理が用いられると仮
定する場合、前述の機能を得るため、それぞれ2つの入
力を備えた少数の基本ゲートが各アダプタごとに必要な
だけである。
本発明によれば、この回路は、どのアダプタが伝送バス
とのデータ交換のため作動可能かを判定するアダプタ選
択手段(前述した17.27.26.25)と、どの許
可信号(「許可」または「許可先送り」)を上記アダプ
タが考慮すべきかを判定する許可信号選択手段44を備
える。上記手段27および44について以下に説明する
正規許可信号「許可」はアダプタ番号(n−1)により
、ANDゲート33とORゲート34の入力40とを介
してANDゲート41に供給される。
さらに、「許可先送り」信号はアダプタ番号(n−2)
によりANDゲート36とORゲート34の入力38と
を介してANDゲート41に供給される。
さらに、「許可先送り」信号は、アダプタ番号(n−1
)が非活動状態の場合のみアダプタ番号(n)によって
考慮されるので、「許可先送り」信号は、インバータ3
7で一度反転された「アダプタ存在」信号と共にAND
ゲート36にゲート入力される。
アダプタ(n−1)が活動状態の場合は、正規許可信号
「許可」がアダプタ番号(n)によって考慮されるべき
である。したがって、「許可」信号が「アダプタ存在」
信号と共にAND’r’−1−33にゲート入力される
。したがって、ORゲート34の出力は、「アダプタ存
在」信号の状況に応じて、「許可」信号または「許可先
送り」信号を選択する。
アダプタ番号(n)が「要求オン」信号を要求線17上
にラッチしたか否かに応じて、GRゲ・−ト34によっ
て伝送された許可信号は、アダプタ番号(N)の論理3
0内にあるANDゲート32に、またはANDゲート4
1を介して次の後続アダプタ番号(n+1)にそれぞれ
供給される。
したがって、ORゲート34の出力は線39によって受
け取られ、ゲート32によって、ドライバ29の入力と
ラッチ22の出力の間の線28上で得られる、ラッチさ
れた「要求オン(RQ、0N)J信号とAND操作が施
され、その結果、アダプタ番号(n)と伝送バスとの間
でデータ交換を行なうために、ANDゲート32の出力
35を用いて論理30がトリガされる。
アダプタ番号(n)がまだ伝送バスとデータを交換中に
許可信号が次の後続アダプタ番号(n+1)に伝播され
ないようにするため、反転された「要求オン」信号がイ
ンバータ42からANDゲート41に供給される。
したがって、許可信号は、アダプタ番号(n)の「要求
オン」信号が低レベルになった場合にのみ、さらに先に
伝播されることができる。そうでない場合は、上記許可
信号は、前述のように、アダプタ番号(n)の要求期間
の終りまで、アダプタ番号(n)の制御論理内に捕捉さ
れたままになる。上記要求期間の終了後、別の要求アダ
プタから発生された新しい「要求オン」信号が中央制御
装置によって受け取られた際に、新しい許可信号が発生
可能になる。
「アダプタ存在」信号が低レベルの場合、「許可先送り
」信号が存在すれば、ORゲート34の入力38は高レ
ベルになり、その結果、線39に接続されたANDゲー
ト35の入力も高レベルになることがわかる。
その結果、アダプタ番号(n)より前の2台の連続した
アダプタがチェイン内で取り外されない限り、「アダプ
タ存在」信号の状況に応じて、「許可」信号または「許
可先送り」信号がいずれにせよ選択され、ORゲート3
4に向けて伝播されることがわかる。
後の仮定が実現された場合、ORゲート34の出力は高
レベルであり、インバータ42で反転された「要求オン
」信号と共にANDゲート41を介して送られる。した
がって、ゲート41の出力43は、正規許可信号「許可
」を発生し、それが、アダプタ番号(n)によって後続
アダプタ(n+1)に伝送される。前述の許可信号の伝
播方式を用いると、2台の活動状態のアダプタの間で1
台のアダプタのみが取り外されたとき、アダプタのチェ
インを動作可能のままにすることができる。
しかし、本発明によれば、この伝播方式を一般化して、
チェインの動作の全般的な中断をもたらさずに、数台の
連続したアダプタを取り外すことができるようにするこ
とができる。この特徴は、第4図ないし第7図を参照す
ると容易に理解できる。
第4図は、チェインの数台のアダプタを示し、上記アダ
プタ50ないし55は2台から成るグループに分割され
、連続してグループ(N−1’)、(N)、(N+1)
を形成する。前述のアダプタ間の相互接続の原理は、依
然として同じであり、すなわち各アダプタは「許可」、
「許可先送り」「アダプタ存在」の各信号を受け取り、
そのような信号を再び発生する。しかし、2台のアダプ
タから成るグループ内では、入力信号が並列に各アダプ
タに分配され(線58.57および58)、出力信号は
ORゲートを介して次の後続グループに向けてドツティ
ングまたは供給される(線59.60および61)。そ
の結果、2台のアダプタから成る各グループは、チェイ
ン内で基本方式での単一アダプタと同様の反応を示す。
しかし、この結果を得るためには、あるグループ内の各
アダプタは、伝送バスにアクセスする際の競合問題を回
避するため、その要求状況を他方のアダプタに「知らせ
」なければならない。このことは、2つの禁止信号「要
求オン先送り(RQ、ONF。
Request on forward) Jおよび「
要求オン後送り(RQ 、 ON B、 Reques
t on backward) Jによって実現される
。これらの禁止信号は、第4図および第5図に示すよう
に、あるグループのアダプタ間で線62および63を介
して交換される。したがって、チェインに沿った制御信
号の伝播において、以下の規則が守られる。
−あるアダプタのグループは、そのどちらのアダプタも
、バスにアクセスすべく保留要求を有さないときだけ、
「許可」信号および「許可先送り」信号を発生する。
−「アダプタ存在」信号に対して相対的に、あるアダプ
タ・グループは次の後続グループから単一アダプタと見
なされる。したがって、あるグループの少なくとも1台
のアダプタが存在するとき、そのグループ全体が活動状
態にあると考えられる。すなわち、上記グループ内に保
留中の要求がなくなるや否や、そのグループは、次の2
つのグループにそれぞれ「許可」信号および「許可先送
り」信号を供給しなければならない。
第5図は、2台から成るグループの一方のアダプタが伝
送バスに対するアクセスを要求している限り、そのアダ
プタは他方のアダプタが許可信号をチェイン内の次の後
続グループに向けて伝播させるのを防ぐことができるよ
うにする外部禁止手段の簡単な実施形態についてさらに
詳細に示したものである。さらに、第5図は、バスに対
するアクセスを要求しているアダプタ内に許可信号が捕
捉されるべきとき、許可信号がそのグループ内の次のア
ダプタに内部的に伝播されるのを防ぐ、内部禁止手段の
実施形態をも示している。
グループ(N)の各アダプタ52および53に関連する
制御論理は、第3図に関連して説明したアダプタとほぼ
同じであるが、この図には、アダプタが要求線の状況を
監視することを可能にする手段は詳しく示されていない
。入力信号「許可」、「許可先送り」、「アダプタ存在
」はこの場合並列にアダプタ52.53に供給され、出
力信号は、前述のように線59.61によってOR操作
を施される。さらに、アダプタ53は、自分がベンディ
ングの要求を有するかどうかをアダプタ52に知らせ、
そうである場合は、アダプタ52が許可信号「許可」を
次のグループに伝播しないようにする。
このことは、「要求オン後送り」信号によって実現され
る。この信号は、実際には、アダプタ53によって要求
線17上にラッチされる反転された「要求」信号であり
、線70によって追加のANDゲート71に供給される
。このゲートにはさらに、ゲート41の出力にアダプタ
52から伝送される正規許可信号が供給される。
さらに、アダプタ52が伝送バスに対するアクセスを要
求している(「要求オン」信号が高レベル)ときは、ア
ダプタ52が要求状態でなくなるまで、アダプタ52は
、許可信号が次のグループへ伝播されるのを禁止する。
このことは「要求オン先送り」信号によって実現される
。この信号は、実際にはアダプタ52の反転された「要
求オン」信号であり、線72を介して追加のANDゲー
ト73に供給される。このゲートにはさらに、そのOR
ゲート34の出力にアダプタ53から伝送される正規許
可信号が供給される。
アダプタを2台から成るグループに分割した結果、グル
ープ番号(N)は、それが含まれる2台のアダプタが共
に取り外されるか、またはオフにされたときのみ、正規
許可信号を発生することができなくなる。この場合、グ
ループ番号(N−1)が「許可先送り」信号を直接グル
ープ番号(N+1)に向けて伝播するので、チェインは
依然として動作し続ける。
最後に、チェインに沿ったアダプタを2台から成るグル
ープに分割すると、動作不能になるアダプタが連続した
3つのグループに共有されて(またがって)いるならば
、チェインの動作を中断せずに、最大4台の連続したア
ダプタを同時に取り外すことができることが明らかであ
る。
また、チェインを壊さずに、もっと多数の連続したアダ
プタを取り外したままにできるようにしたい場合は、連
続した複数のアダプタを適当な方法で互いに連結して、
それらのアダプタが一層大きなグループを形成するよう
にすれば十分であることも明らかである。したがって、
本発明によれば、これまでに説明した実施例は、第6図
および第7図に示すようにさらに一般化することができ
る。とはいえ、グループおよびチェインの長さは、技術
的理由、またはユーザのニーズ(アダプタ・グループの
所要電力量、外部配線の重要性など)に関係した理由の
ため、制限されることがあり、したがって、グループの
長さは、性能と信頼性の双方をにらみ合わせて決定しな
ければならない。
第6図では、相互接続された3台のアダプタから成るグ
ループ80が示されている。ただし、この限定された数
は一例にすぎず、本発明の一般性を制限することを意図
するものではない。さらに、グループ80は、アダプタ
81と82の間に配置されているが、これらのアダプタ
も、任意の数のアダプタから成る他のグループで置き換
えることができる。
前述のように、入り信号「許可」、「許可先送り」、「
アダプタ存在」は並列にアダプタ83ないし85に供給
され、一方、出信号「許可」、「許可先送り」、「アダ
プタ存在」は、論理に対して相対的にORゲートのよう
に動作するドツティング形式で(in a dotte
d form)後続のアダプタまたはグループに供給さ
れる(図示せず)。さらに、各単一アダプタはその「要
求オン」信号を共通の要求線17上にもたらす。グルー
プ8o内では、アダプタは制御線(86ないし91)に
よって相互接続される。第7図にさらに詳細に示すよう
に、内部および外部禁止手段、すなわち、「要求オン先
送り」信号お上び「要求オン後送り」信号がこれらの線
を介して循環する。これらの線86.87.88上を循
環する「要求オン先送り」信号の目的は、任意のアダプ
タが、そのアダプタが伝送バスにアクセスしたいかどう
か、したがって、前方にあるアダプタが許可信号を受け
取ることができないようにしたいかどうかを、そのアダ
プタよりも前方にあるすべてのアダプタに知らせること
である。
同様に、線89.90.91上を循環する「要求オン後
送り」信号の目的は、任意のアダプタが、そのアダプタ
がバスにアクセスしたいかどうか、したがって、後方の
位置にあるアダプタが許可信号をグループ80の外部に
向けて、さらに次のグループに向けて伝播することがで
きないようにしたいかどうかを、グループ80内のその
アダプタよりも後方の位置にあるすべてのアダプタに知
らせることである。
最後の図には、グループ80の各アダプタ83.84.
85が論理回路44から「許可」信号または「許可先送
り」信号を供給される実施例が示されている。論理回路
44は、第3図により詳しく説明されている。グループ
80のあるアダプタが、その要求状況が高レベルの間に
「許可」信号または「許可先送り」信号を受け取った場
合、通常、そのアダプタはバスに対するアクセスを許可
される。バスに接続された他の装置とデータが交換され
ている間は、同じグループ内であれ、別のグループ内で
あれ、他のアダプタが許可信号を得てはならない。した
がって、グループ80内のあるアダプタがバスと通信し
ている間は、許可信号がグループ80内で、または後続
グ°ループに向けて伝播されないようにするための外部
および内部禁止手段が必要である。そのような禁止手段
は、第7図に示すように発生され、伝播される「要求オ
ン先送り」信号および「要求オン後送り」信号により非
常に対称的な方式でもたらされる。この目的に必要な制
御論理は非常に僅かであるが、グループ80内で4台以
上のアダプタを接続する場合は、もう少し複雑になる。
グループ80の第1のアダプタ83の場合、論理回路4
4から供給される「許可」信号または「許可先送り」信
号は、インバータ42で一度反転されたアダプタ83の
「要求オン」信号と共にANDゲート41へ送られ、ゲ
ート41の出力101が、アダプタ84から線91を介
して供給される「要求オン後送り」信号でさらにAND
操作される(ゲート93)。ANDゲート93の出力は
、アダプタ85から線89を介して供給される「要求オ
ン後送り」信号と共にANDゲート71に供給される。
ANDゲート71は、許可信号を線105を介して次の
後続グループ(図示せず)に伝送するためのものである
したがって、アダプタ83の要求状況が高レベルである
間は、ゲート71の出力信号が高レベルになることはで
きない。したがって、アダプタ83のANDゲート41
に供給される反転された「要求オン」信号が低レベルで
ある間は、グループ80の外部に向けてアダプタ83が
許可信号を出力することは禁止される。
さらに、アダプタ83の要求信号「要求オン」が高レベ
ルである間は、アダプタ83からグループ80の後続ア
ダプタ84.85に向けて伝播される内部禁止信号「要
求オン先送り」は、ゲート34(第3図)から発生され
る「許可」信号および「許可先送り」信号が上記後続ア
ダプタのゲート32によって考慮されないようにする。
このことは、それ自体が入力として、論理44から供給
される許可信号、およびインバータ42の出力で拾われ
る反転された「要求オン先送り」信号を受け取るAND
ゲート73の出力を、ANDゲート32の入力102に
供給することによって実現される。グループ80の第1
のアダプタ83の場合、「要求オン先送り」信号は、上
記アダプタ83の反転された「要求オン」信号を用いて
発生され、グループ80の他のアダプタ84および85
にも同じ原理があてはまる。
外部禁止信号「要求オン後送り」も同様に各アダプタの
インバータ42の出力で発生され、線89.90.91
を介して、グループ80内の後方の位置にあるアダプタ
に伝送される。したがって、各「要求オン後送り」信号
は、許可信号が依然としてグループ80内に捕捉されて
いるとき、線106.107.108のうちの1本に存
在し得る許可信号が、共通の許可線105を介して伝送
され、次のグループに向けて出力されることがないよう
にする。
もちろん、グループ80のすべてのアダプタの要求状況
が低レベルになるとすぐ、前述の外部および内部禁止手
段は非活動状態になるので、許可信号はアダプタからア
ダプタに、さらにデイジー・チェインに沿って次のグル
ープに向けて伝播されることができる。
この回路の構造の結果、本発明の一般化された形態に従
ってアダプタが接続されているとき、アダプターグルー
プ全体が、チェインの動作を壊さず、かつ許可信号の伝
播中に時間の損失を伴わずに、取り外されたままとなる
ことができる。
この場合、通常の許可信号「許可」は許可先送り信号「
許可先送り」として伝送され、取り外されたグループ全
体を迂回して、次の後続アダプタまたはアダプタ・グル
ープに進む。
また「許可」および「許可先送り」信号は論理回路44
を経て並列にあるグループの各アダプタに供給されるの
で、グループのうちの1台のアダプタが故障していると
きでも、それぞれの宛先に到達することに留意されたい
。この場合、「要求オン先送り」信号および「要求オン
後送り」信号は、故障したアダプタを線87.89を通
って迂回するので、依然として正しく伝播され、したが
って、グループ80内で1台のアダプタが故障した場合
でも、チェインの残りの部分は、グループ80として動
作可能である。
もちろん、グループ80が4台以上のアダプタを含む場
合は、「要求オン後送り」信号および「要求オン先送り
」信号が故障したアダプタを迂回できるようにするため
、グループ内のアダプタ間でより多くの配線が必要とな
るが、グループの全体的信頼性がそれに応じて影響を受
けることがある。
もう1つの解決策は、要素の1つが取り外されたときに
グループ全体を停止することであり、チェインの残りの
アダプタは正常に動作する。この最後の場合では、ある
グループのすべてのアダプタに共通の電源装置を設ける
ことが非常に経済的である。
本発明のさらに別の実施例では、あるアダプタが、数個
の「許可先送り」信号を発生させ、それが、2台以上の
アダプタを迂回して、数台の後続アダプタに到達する。
この方法は単独でも、また数台のアダプタを接続してグ
ループにするという前述の実施例と組み合わせても使用
できる。この最後の方法は、「許可先送り」信号および
要求状況信号を数台のアダプタに向けて伝播するために
相当な配線が必要となるので、魅力が少ない。
いずれにせよ、デイジー・チェイン構成で接続されるア
ダプタの数、およびバスの動作に関する特定の要件に応
じて、上述の実施例を用いた多くの妥協案が本発明の範
囲内で可能である。
E0発明の効果 本発明によれば、次のような効果がもたらされる。
(1)デイジー・チェイン内のすべての入出力装置が、
平等にデータ伝送バスへアクセス可能になる。
(2)デイジー・チェイン内のある入出力装置に故障が
生じたり、あるいは入出力装置が取り外されたりしても
、遅延を生じさせることなく該装置の後続の入出力装置
へCCUからの許可信号が伝送される。
【図面の簡単な説明】
第1図は、本発明による回路を組み込むことができる通
信制御装置の概略的構成を部分的に示すブロック図であ
る。 第2図は、本発明に含まれる制御信号の経路を概略的に
示すブロック図である。 第3図は、他のアダプタが同時にバスに接続されていな
い場合に、要求に応じて各アダプタがバスに接続される
ようになされた、各アダプタに関連する?tilJ御回
路をさらに詳細に示すブロック図である。 第4図は、アダプタがそれぞれ2台から成るグループに
分割される、本発明による回路のもう1つの構成を示す
ブロック図である。 第5図は、アダプタが第4図に示すように分割された、
各アダプタに関連する制御回路をさらに詳細に示すブロ
ック図である。 第6図は、3台から成るグループを構成するアダプタを
含む、本発明による回路のもう1つの構成を示すブロッ
ク図である。 第7図は、アダプタが第6図に示すように分割された、
各アダプタに関連する制御回路をさらに詳細に示すブロ
ック図である。 10.52ないし55・・・・アダプタ、11・・・・
伝送バス、12・・・・記憶装置、13・・・・中央制
御装置、17・・・・要求線、22・・・・ラッチ、2
9・・・・ドライバ。 情1図 N         m

Claims (3)

    【特許請求の範囲】
  1. (1)複数個の入出力装置が共通のデータ伝送バスを介
    して中央制御装置に並列に接続され、上記複数個の入出
    力装置の何れかが上記データ伝送バスへのアクセスを要
    求するときは該入出力装置がサービス要求信号を出力し
    、 上記サービス要求信号は、上記中央制御装置と上記複数
    個の入出力装置を並列に接続する共通の要求信号線を介
    して上記中央制御装置に送られ、上記中央制御装置は上
    記サービス要求信号を受け取ると伝送バスへのアクセス
    を認める許可信号を出力し、 上記許可信号は、上記中央制御装置と上記複数個の入出
    力制御装置を直列に接続する伝送線を介して伝送され、
    上記サービス要求信号を出力していない入出力装置へ入
    力された場合は該入出力装置から後続の入出力装置へ伝
    送される一方、上記サービス要求信号を出力している入
    出力装置へ入力された場合は該入出力装置によって捕捉
    されるデイジー・チェイン方式の入出力制御システムで
    あって、 (a)上記複数個の入出力装置の何れかからサービス要
    求信号が出力されているか否かを監視し、上記入出力装
    置の何れかからサービス要求信号が出力されている場合
    は他の入出力装置がサービス要求信号を出力するのを防
    止する手段を備えるとともに、 上記複数個の入出力装置の各々に関連させて、(b)該
    入出力装置が作動状態にあるか否かを示す作動状態信号
    を上記デイジー・チェイン内の後続の第1の入出力装置
    へ出力する手段と、 (c)該入出力装置が上記サービス要求信号を出力して
    いないときに上記許可信号を入力すると、該許可信号を
    上記第1の入出力装置へ伝送するとともに、上記デイジ
    ー・チェイン内の上記第1の入出力装置のさらに後続の
    第2の入出力装置へも上記第1の入出力装置を迂回して
    上記許可信号を許可先送り信号として伝送する手段と、 (d)上記デイジー・チェイン内で該入出力装置に先行
    する第3の入出力装置から伝送された上記許可信号と上
    記デイジー・チェイン内で上記第3の入出力装置にさら
    に先行する第4の入出力装置から上記第3の入出力装置
    を迂回して伝送された上記許可先送り信号とのうち、上
    記第3の入出力装置から出力された作動状態信号が上記
    第3の入出力装置が作動状態にあることを示すときは、
    上記第3の入出力装置から伝送された許可信号を正規の
    許可信号として選択するとともに、上記第3の入出力装
    置から出力された作動状態信号が上記第3の入出力装置
    が作動状態にないことを示すときは、上記第4の入出力
    装置から伝送された許可先送り信号を正規の許可信号と
    して選択する手段とを備えたことを特徴とするデイジー
    ・チェイン方式の入出力制御システム。
  2. (2)上記複数個の入出力装置が、少なくとも1つのグ
    ループには2個以上の入出力装置が含まれるように複数
    のグループに分割され、 複数個の入出力装置を含むグループは、 該グループの各入出力装置の出力する作動状態信号にO
    R操作を施したものをデイジー・チェイン内の後続の第
    1のグループへ出力する手段と、該グループの各入出力
    装置から伝送される許可信号にOR操作を施したものを
    上記第1のグループへ伝送するとともに、上記デイジー
    ・チェイン内の上記第1のグループのさらに後続の第2
    のグループへも上記第1のグループを迂回して上記OR
    操作を施した許可信号を許可先送り信号として伝送する
    手段と、 上記デイジー・チェイン内で該グループに先行する第3
    のグループから送られてきた作動状態信号を該グループ
    の各入出力装置に並列に供給する手段と、 上記第3のグループから送られてきた許可信号を該グル
    ープの各入出力装置に並列に供給する手段と、 上記デイジー・チェイン内で上記第3のグループにさら
    に先行する第4のグループから送られてきた許可先送り
    信号を該グループの各入出力装置に並列に供給する手段
    と、 該グループの1つの入出力装置がサービス要求信号を出
    力している間、該グループの他の入出力装置が後続のグ
    ループへ向けて許可信号を伝送するのを禁止する手段 を含むことを特徴とする特許請求の範囲第1項記載のデ
    イジー・チェイン方式の入出力制御システム。
  3. (3)上記共通の要求信号線が上記データ伝送バスに含
    まれることを特徴とする特許請求の範囲第1項のデイジ
    ー・チェイン方式の入出力制御システム。
JP62232757A 1986-10-30 1987-09-18 デイジー・チエイン方式の入出力制御システム Pending JPS63116261A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP86430045.4 1986-10-30
EP86430045A EP0265574B1 (en) 1986-10-30 1986-10-30 Daisy chain bus access configuration

Publications (1)

Publication Number Publication Date
JPS63116261A true JPS63116261A (ja) 1988-05-20

Family

ID=8196411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62232757A Pending JPS63116261A (ja) 1986-10-30 1987-09-18 デイジー・チエイン方式の入出力制御システム

Country Status (4)

Country Link
US (1) US5117494A (ja)
EP (1) EP0265574B1 (ja)
JP (1) JPS63116261A (ja)
DE (1) DE3685114D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01320564A (ja) * 1988-06-23 1989-12-26 Hitachi Ltd 並列処理装置
DE8904936U1 (ja) * 1989-04-19 1989-06-01 Force Computers Gmbh, 8012 Ottobrunn, De
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5274800A (en) * 1991-02-22 1993-12-28 Hewlett-Packard Company Automatic signal configuration
EP0549506A3 (en) * 1991-12-23 1995-04-12 Ibm Dual ring fault isolation
FR2691558B1 (fr) * 1992-05-21 1997-08-01 Sextant Avionique Dispositif de gestion de la priorite d'acces a des ressources communes, de modules fonctionnels repartis dans une pluralite d'unites locales en formant dans chacune de celles-ci, une "daisy chain" locale.
US5420987A (en) * 1993-07-19 1995-05-30 3 Com Corporation Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
JPH07143170A (ja) * 1993-11-19 1995-06-02 Fujitsu Ltd 情報配送システム
US5591984A (en) * 1995-06-15 1997-01-07 The Whitaker Corporation Current sensing daisy-chain bypass arrangement
US5828900A (en) * 1996-01-03 1998-10-27 Intel Corporation International multiple-byte character generator support in application sharing which distinguishes guest keyboard input from host key board and bypassing execution of the generator module when guest keyboard input is determined
GB9600336D0 (en) * 1996-01-09 1996-03-13 Int Computers Ltd Arbitration method and apparatus
US6263380B1 (en) * 1997-10-14 2001-07-17 Mitutoyo Corporation Measurement data processing unit
JP4514501B2 (ja) * 2004-04-21 2010-07-28 株式会社日立製作所 ストレージシステム及びストレージシステムの障害解消方法
WO2006077892A2 (en) * 2005-01-19 2006-07-27 Matsushita Electric Industrial Co., Ltd. Electronic circuit in which part of the processing of operating units thereof may be taken over by a processor unit thereof
DE102009057068A1 (de) * 2009-12-04 2011-06-09 Wincor Nixdorf International Gmbh Vorrichtung zur Handhabung von Wertscheinen
US10204091B2 (en) 2016-05-18 2019-02-12 International Business Machines Corporation Providing data quality feedback while end users enter data in electronic forms

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121126A (en) * 1980-02-26 1981-09-22 Toshiba Corp Priority level assigning circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271511A (en) * 1979-04-25 1981-06-02 Solomon Manber Communications network
JPS5951186B2 (ja) * 1979-10-19 1984-12-12 日本電信電話株式会社 制御装置
GB2074351B (en) * 1980-03-28 1984-01-04 Int Computers Ltd Data processing system
US4408300A (en) * 1980-09-15 1983-10-04 Burroughs Corporation Single transmission bus data network employing an expandable daisy-chained bus assignment control line
US4380052A (en) * 1980-09-15 1983-04-12 Burroughs Corporation Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations
GB2110847A (en) * 1980-11-06 1983-06-22 Hewlett Packard Co Method of establishing a rotating priority in a daisy chain
DE3142665A1 (de) * 1980-11-06 1982-06-16 Hewlett-Packard Co., 94304 Palo Alto, Calif. Verfahren und vorrichtung zum festlegen einer rotierenden prioritaet in einer modulkette
US4698772A (en) * 1982-09-21 1987-10-06 Xerox Corporation Reproduction machine with a chain of sorter modules and a method to perform chaining tasks
US4527270A (en) * 1983-05-04 1985-07-02 Allen-Bradley Company Communications network with stations that detect and automatically bypass faults
US4611297A (en) * 1983-08-18 1986-09-09 Pitney Bowes Inc. Bus grant circuit
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4713811A (en) * 1985-11-07 1987-12-15 Tytronix Corporation Automatic mode switching unit for a serial communications data system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121126A (en) * 1980-02-26 1981-09-22 Toshiba Corp Priority level assigning circuit

Also Published As

Publication number Publication date
US5117494A (en) 1992-05-26
EP0265574B1 (en) 1992-04-29
EP0265574A1 (en) 1988-05-04
DE3685114D1 (de) 1992-06-04

Similar Documents

Publication Publication Date Title
JPS63116261A (ja) デイジー・チエイン方式の入出力制御システム
CA1318037C (en) Data processing system bus architecture
CA1104226A (en) Computer useful as a data network communications processor unit
US4419724A (en) Main bus interface package
EP0271626B1 (en) Bypass mechanism for daisy chain connected units
US5485458A (en) Bus interconnect circuit including port control logic for a multiple node communication network
PL167608B1 (pl) Sposób i urzadzenie do zarzadzania przesylaniem danych miedzy pamieciaa urzadzeniami zewnetrznymi PL PL
JPS6041783B2 (ja) 優先権を有する共用バス・システム
JPH0158540B2 (ja)
CA1080318A (en) Communication bus coupler
US5592624A (en) Data communication for controlling message transmission and reception among processing modules using information stored in descriptor to form a loosely coupled multiprocessing system
US5377334A (en) Fast asynchronous resource master-slave combination
JP3626667B2 (ja) 拡張スロットホットプラグ制御装置
JPS6229829B2 (ja)
US4894769A (en) Increased bandwith for multi-processor access of a common resource
CA1305559C (en) Increased bandwidth for multi-processor access of a common resource
CA2036066C (en) Bus control system
JP3466728B2 (ja) 情報処理システム及びその方法
JPS593775B2 (ja) バス要求処理装置
JP2536260B2 (ja) 拡張記憶デ―タ転送方式
JPS6117030B2 (ja)
JPS6132162A (ja) 情報転送の競合防止回路
JP3732239B2 (ja) 割込み装置
KR900006971B1 (ko) 통신예약 기능을 부가한 프로세서간 통신방법 및 예약장치
JPS61117650A (ja) バス制御方式