JPS63115303A - 電気抵抗素子の製造方法 - Google Patents

電気抵抗素子の製造方法

Info

Publication number
JPS63115303A
JPS63115303A JP26070186A JP26070186A JPS63115303A JP S63115303 A JPS63115303 A JP S63115303A JP 26070186 A JP26070186 A JP 26070186A JP 26070186 A JP26070186 A JP 26070186A JP S63115303 A JPS63115303 A JP S63115303A
Authority
JP
Japan
Prior art keywords
resistance value
resistance element
electrical resistance
treatment
manufacture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26070186A
Other languages
English (en)
Inventor
志賀 章二
須田 英男
吉章 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP26070186A priority Critical patent/JPS63115303A/ja
Publication of JPS63115303A publication Critical patent/JPS63115303A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は電気抵抗素子の製造方法に関する。
(従来の技術) 基板上の固定電気抵抗はコンデンサ等と共に電気回路中
に多用され、特に炭素系又は金属系被膜からなる抵抗素
子が数多く製造され、プリント回路においてリード線を
介して電気的に接続され実装されている。
近年、かかる電気抵抗素子等に対して高密度実装に関す
る要求が高まって居り、部品のより小型化及びチップ部
品化の傾向が著しい。
上記高密度化への一手法として、セラミック基板に形成
される厚膜抵抗又は薄膜抵抗があるが、これらはハイブ
リッドICなどに主として利用される。例えばRhO2
,カーボンなどを所望量混入してなる抵抗ペーストを基
板上に印刷し、これをレーザー光を用いたトリミング手
段により所定の抵抗値に調整するものである。
抵抗値の調整が事実上困難な上記固定抵抗部品に対して
は、かかる手法は電気回路の特性向上に適用し得る。
しかしガラスエポキシ基板等のレジン基板、又はレジン
を主体とする厚膜回路では、上記レーザー光による処理
がこれらの基板及び厚膜の焼損に到る恐れがある等重大
な欠点を有し上記方法の適用は困難である。
(発明が解決しようとする問題点) このように上記高密度実装に伴う微細化の必要性、及び
部品の多様化傾向が著しいことから現在電気抵抗素子に
関して次のような問題点が指摘されている。
即ちセラミック基板あるいはレジン基板等基板材質によ
る制約を受けず、しかも長期に安定した抵抗値を具備し
、かつコスト上の不利益もなく量産性に優れた膜抵抗素
子の適切な製造方法が未だ見出し難い。
例えば上記に対処するための所謂スパッタリングによる
薄膜法は生産性に若干の問題が残り、又pho2を用い
るW膜法ばそのコストが高い難点がある。
(問題点を解決するための手段) ここに発明者等はかかる問題を解決すべく鋭意検討を重
ねた結果この発明を完成したのである。
即ち本発明は、基板上に、Pを3%以上20%未満含有
するNi合金による所望パターンの被膜を形成し、該パ
ターンの少なくとも一部を高エネルギービームにて加熱
処理し電気抵抗値を調整することを特徴とする電気抵抗
素子の製造方法である。
この発明においてニッケル合金としては、Ni−P。
Ni−Co −P 、  Ni−Fe −P 、  N
i −Cu −P 、  Ni −W−P 。
N i −P−B 、 N i −Co−W−Pなどが
あり、これらは主として化学メッキによりパターン化さ
れる。
勿論所望の厚さとした後にレジストエツチング等により
パターン形状を調整しても良い。更に基板全面にメッキ
析出させ常法のエツチング手段にてパターン化すること
も可能である。
上記化学メッキにおいて、析出促進のためにパターン形
状1ζ応じてPdを吸着又はペースト印刷するのが望ま
しい。
上記ニッケル合金においてPの含有量は3〜2゜特に好
ましくは5〜15%であり、この範囲に限定する理由は
次の通りである。
3%未満では抵抗値が小さく、かつ加熱処理によって抵
抗値の変化が少ないので実用的でない。
他方、20%を超えると、より大きな抵抗値が得がたく
、かつ被膜がもろくなり易く好ましくない。
次に高エネルギービームとしては、レーザー及び電子ビ
ーム等が用いられるが、特にレーザーは大気中での高速
加熱処理C?−優れ上記生産性の点で好ましい。
かかる高エネルギービームによる処理部分は所望の抵抗
値により随時決定して行う。
(作  用) 一般に比較的多量のPを含有するニッケル合金は非晶質
でありその電気抵抗は大きい。
該Pが3%以上20%未満、特に上記好適範囲5〜15
%の合金は200℃以上(特に300℃以上)の熱処理
によって再結晶し容易に電気抵抗が低下する。
本発明においては、上述の再結晶温度が上記の合金組成
により適切に設定し得ること、したがって所望の電気抵
抗値をこれにより得られる乙とを利用したものである。
そして更に上記高エネルギービームによる抵抗パターン
の少なくとも一部の熱処理又はそれらの処理面積の増減
にて上記適切な電気抵抗値を好適に幅広く選択し得るの
である。
抵抗値を実測しながらビーム処理を行うことにより所望
の抵抗値に正確かつ能率的に調整できる。
ここでNi−PよりもN i −W−P 、 N i 
−W−Pなどの合金の方が、結晶化温度が高く高温度を
要する場合が多いが、ビームエネルギーや時間を調整す
ることにより処理できる。
(実 施 例) 以下実施例により本発明を具体的に説明する。
実施例I A、1203基板をNaOH及びHF−HNO3にて表
面処理した後、2.5%PdCl2溶液によるPd付着
処理を行った。
次にNi−Pメッキ液として商品名トップニコロンD−
130(奥野製薬社製)を用いてメッキ処理により全面
に3μm厚のNi−P(11,1%)合金被膜を形成し
た。
得られたメッキ品を常法によりレジスト処理し、FeC
l3にてエツチング処理して0.5X3mmの抵抗アレ
ーパターンを得た。
次にレジスト処理等を経てCuメッキによりリードを設
け@路を形成した。
上記抵抗アレーの一部(Ni−Pメッキ部の約90%面
積部)に対してYAGレーザー光を断続的に照射処理し
抵抗値3.0Ωの抵抗を得た(初期値4.5〜3.8Ω
)。
実施例2 Pd触媒を適量含有させたニトリル系ゴム接着層を設け
たガラスエポキシ基板を用い、通常のアディティブ法に
よりCu回路部を形成した。
次に常法のレジスト処理にて抵抗部0.5X1.5肝を
残し、メッキ液として商品名工ムゲンDX溶を用い2μ
m厚のNi−P(7,6%)を得た。
実施例1と同様にしてレーザー処理を行い抵抗値1.0
Ωを得た(初期値1.8〜1.3Ω)。
実施例3 上記2例において、抵抗部を0,5X3.On+n+と
じニムデンDX浴にて代えて下記浴を用い、約3.0μ
のNi−7,0W−3,5Pメツキを行った。同様にレ
ーザー処理して抵抗値2.0Ω(初期値2.0〜2.5
Ω)を得た。
Ni50・5H010g、# NaW0  ・2HO30 03H4(OH) (COONa)、 2H,O65N
a、、HPO2−N20            1.
2(NH4)2504           25条件
: 90℃ ;   PH: 9.2(発明の効果) 本発明は以上の説明、及び実施例の結果からも明らかな
ように、抵抗としてPを5〜20%含むニッケル合金に
より形成し、上述の高エネルギービーム処理にて該抵抗
の組成及びビーム処理温度及び処理面積に応じた抵抗値
を得ることができるのであす、微細抵抗の処理性が向上
するばかりでなく、作業性に優れかつコスト的不利益も
低減される等の効果を有する。

Claims (1)

  1. 【特許請求の範囲】  基板上に、Pを3%以上20%未満含有するNi合金
    による所望パターンの被膜を形成し、 該パターンの少なくとも一部を高エネルギービームにて
    加熱処理し電気抵抗値を調整することを特徴とする電気
    抵抗素子の製造方法。
JP26070186A 1986-11-04 1986-11-04 電気抵抗素子の製造方法 Pending JPS63115303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26070186A JPS63115303A (ja) 1986-11-04 1986-11-04 電気抵抗素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26070186A JPS63115303A (ja) 1986-11-04 1986-11-04 電気抵抗素子の製造方法

Publications (1)

Publication Number Publication Date
JPS63115303A true JPS63115303A (ja) 1988-05-19

Family

ID=17351572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26070186A Pending JPS63115303A (ja) 1986-11-04 1986-11-04 電気抵抗素子の製造方法

Country Status (1)

Country Link
JP (1) JPS63115303A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266431A (ja) * 2006-03-29 2007-10-11 Furukawa Circuit Foil Kk 薄膜抵抗層付き導電性基材、薄膜抵抗層付き導電性基材の製造方法及び薄膜抵抗層付き回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266431A (ja) * 2006-03-29 2007-10-11 Furukawa Circuit Foil Kk 薄膜抵抗層付き導電性基材、薄膜抵抗層付き導電性基材の製造方法及び薄膜抵抗層付き回路基板

Similar Documents

Publication Publication Date Title
US4391742A (en) Paste composition for the production of electrically conductive and solderable structures
FR2459300A1 (fr) Solution pour la metallisation electrochimique de materiaux dielectriques, procede de metallisation electrochimique de materiaux dielectriques au moyen de ladite solution, et materiaux dielectriques traites conformement audit procede
JP2004060018A (ja) 電子部品用銅箔
JP4434669B2 (ja) 電子部品
JPS63115303A (ja) 電気抵抗素子の製造方法
CN100539412C (zh) 压电晶体振荡元件及其使用的电极
JPS60121791A (ja) 印刷配線板の製造方法
JPS60262304A (ja) 液晶表示装置
JPH10168577A (ja) 成形回路部品などのめっき部品の製法
JP2007067035A (ja) 抵抗素子および抵抗素子の製造方法
JPH04245132A (ja) チップヒューズ用基板及びそれを用いたチップヒューズ
JPS58161760A (ja) アルミニウム基板のめつき方法
JPS63119242A (ja) 基板
JPH06215917A (ja) 電極薄膜
JPS6381904A (ja) 抵抗回路基板の製造法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JP2007100134A (ja) 無機薄膜パターン形成方法
JPH04318180A (ja) 貴金属で被覆した卑金属層の製法
JPS63502041A (ja) 改良された増量置換法による導電体の形成法
JPH05235114A (ja) 金属被覆ポリイミド基板の製造方法
JPS62281396A (ja) 導電ペ−スト回路のメタライズ法
JPS58124206A (ja) 金属皮膜抵抗器の製造方法
JPS60195079A (ja) パワ−モジユ−ル基板及びその製造方法
JPS60195078A (ja) パワ−モジユ−ル基板及びその製造法
JPS61156895A (ja) 配線基板の製造方法