JPS63115071A - 導電経路のテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、回路基板の電気結線のテスト、より具体的に
は集積回路チップ実装用ボードの相互結線およびヴ１イ
ア接続のテストに関する。

Ｂ、従来技術 実装中の集積回路およびその相互結線のテストは、電子
装置およびデータ処理装置の製造における重要な課題で
ある。テスト方法が迅速であることおよびその実行のた
めに準備作業があまり必要でないことが特に重要である
。

原則的に、テストは、普通の接続ビンまたは機械的接触
探針を介して回路に電力とデータ信号を印加し、その結
果得られるデータ信号と電気的状態を回路から抽出する
ことによって行なうことができる。ただし、このような
テストは、実現可能な接続数が限られているので、時間
がかかりかつあまり有効でない。したがって、今日値」
されている高度集積回路や高密度実装には、あまり適し
ていない。

したがって、電子線またはレーザ技術を利用した非接触
式テスト法が最近いくつか提案されている。電子線テス
トは、５ｃａｎｎ　ｉｎｇ誌第５巻（１９８３年）の１
０２〜１２２ページ所載の「集積回路電子線テストの基
礎（Ｆｕｎｄａｍｅｎｔａｌｓ　ｏｆ　Ｅｌｅｃｔｒｏ
ｎＢｅａｍ　Ｔｅｓｔｉｎｇ　ｏｆ　Ｉｎｔｅｇｒａｔ
ｅｄ　Ｃ１ｒｃｕｉｔｓ）　Ｊ　と題するＥ、メンツェ
ル（Ｍｅｎｚｅｌ　）の論文に記載された。電子線が受
動モードまたは能動モードで非接触式探針として使用さ
れる。ただし、テストに電子線を用いることには、多少
の欠点と限界がある。

入射電子が基板の仕事関数よりもはるかに大きなエネル
ギーをもつので、電子線で基板を走査またはフラッシン
グすると、基板も帯電される、すなわち２次電子が生じ
る。この２次電子が、基板上の異なる２点間の電圧コン
トラストに強く影響して、測定を妨害する。さらに、高
エネルギー電子が反射されるため、必要な情報を担って
いる低エネルギー電子からそれを分離しなければならな
いので、位置検出用検出器を使用した多数の異なる点で
の同時測定が甚だ複雑になる。

その後、集積回路のテストにレーザ光線を利用すること
が提案された。レーザ光線の光子はターゲットからの電
子放出を励起することができるので、レーザ光線を利用
して電子回路構成の非接触式テストを行なうことができ
る。

「集積回路の非接触式テスト（ＮｏｎｃｏｎｔａｃｔＴ
ｅｓｔｉｎｇ　ｏｆ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃ
ｕｉｔ）　Ｊと題するヨーロッパ特許出願箱８６１０３
２１２．６号は、レーザ光線を走査式にこれらテスト点
の行に当てて、テスト点の動作条件に応じて光電子を発
生させる技術を開示している。次に、発生した電子が２
次元アレイの電子検出器に送られて、解析が可能になる
。

ヨーロッパ特許出願箱８６！１１０４６０．２号には、
レーザ光を回路チップの全表面に当てて、各点に存在す
る電圧に応じて光電子を発生させるというテスト手順が
記載されている。発生した電子を、発光ターゲットに送
ってターゲットの像を評価するか、またはチャネル・プ
レートに送りさらに発光ターゲットおよび光学処理系に
送る。

Ｃ１発明が解決しようとする問題点 上記２件のヨーロッパ特許出願で開示されているどちら
のシステムでも、通常のビンおよびチップ接続を介して
電力およびテスト・データ信号をテスト回路に印加して
、テスト回路をテスト手順で検出すべき動作状態にする
必要がある。このことは、これらのテスト方法の限界で
ある。

本発明の主目的は、完全に非接触式であり、したがって
テストしようとする回路に電力およびテスト・データを
印加するために接続を設ける必要がないテスト方法を提
供することにある。

本発明のもう１つの目的は、集積回路用実装ボード内の
導線をテストするのに特に適したテスト方法を考案する
ことにある。

本発明のもう１つの目的は、電子線の印加を要せず、し
たがって高い電圧フントラストが達成できるテスト手順
を提供することにある。

さらにもう１つの目的は、基板を貫通するヴ１イア接続
の簡単で迅速な同時テストが可能なテスト方法である。

Ｄ９問題点を解決するための手段 これらの目的を達成するため、本発明の方法では、まず
基板上の回路の所定のパッドにレーザを照射して、そこ
から光電子を放出させ、パッドを正に帯電させる。そう
すると、これらの所定のパッドおよびそのそれぞれに接
続されているすべての導線とパッドが特定の電圧レベル
になる。そのあと再び回路板表面にレーザ光線を坐でて
、パッドからの光電子放出を励起する。今度は、その強
度は、各パッドの予め確立された電圧に依存する。

光電子はチャネル・プレート装置に送られて増幅され、
その結果得られる強度パターンの評価がらどのパッドが
所定のパッドと実際に電気的に接続しているか、またど
のパッドが接続していないがを検出する。

この方法は、表面導線や埋込み導線にもヴアイア接続に
も適用できるという利点がある。この方法を用いると、
電子線技術などでは不可能な複数の結線の同時テストが
可能になる。

Ｅ、実施例 Ｅ−１１発明の原理 本発明のテスト手順は、主として実装、すなわち回路の
テストと回路板上のパッド相互間に設けられている導線
のテストに関連するものである。

このような回路板は、前もってテスト済みの個々のチッ
プを担持し相互接続させるのに使用される。

第１Ａ図〜第１Ｃ図は、この新しいテスト方法の概略図
である。この方法の３つの段階が、第１Ａ図〜第１Ｃ図
に表わされている。レーザ光線によって照射される表面
からの光電子放出を可能にするためにテストを真空中で
行なう点に留意されたい。

第１Ａ図では、テストしようとする回路または導体を含
む回路板１１にレーザ装置１３（紫外線レーザ）からレ
ーザ光線を当てる。レーザ光線は、走査機構によって回
路板１１上の選んだ点に当てることができ、オン・オフ
切替えができる。テストしようとする導体によってそれ
ぞれ相互接続された２対のパッドＰ１１／Ｐ１２および
Ｐ２１／Ｐ２２が示されている。この第１段階で、一方
のパッド、たとえばＰ２１にレーザ光線が当てられる。

この個所にある導電性材料からの光電子放出によって、
パッド２１は正に帯電するが、回路板１１の周囲の絶縁
体表面は帯電しない。こうした秀れたコントラストの理
由は、レーザ照射の光子エネルギーが、金属製パッドか
ら光電子を励起するには充分大きいが、セラミック製基
板から光電子を励起するには小さすぎるように選ばれて
いることである。（セクション２で示されているように
）発生した光電子を集めるために、グリッドを設ける必
要がある。

選択したパッドＰ２ｉ上に集まった電荷は、Ｐ２１に接
続されている電気回路の全部分を介して、この場合には
導線を介してパッドＰ２２へと伝播していく。したがっ
てＰ２１とＰ２２の間の回路に損傷がない場合、Ｐ２１
およびＰ２２も回路板の他の全表面と異なる電位になる
はずである。ただし、Ｐ２１とＰ２２の中間の導体中に
断線がある場合には、Ｐ２２が高電位になるこ七はない
はずである。さらに、Ｐ２１とＰＩ３間に短絡がある場
合には、電荷が両方のパッドＰ１２とｐＨに分布して、
パッドＰ２１とＰ２２だけでなくパッドＰ１２とＰｌｌ
も高電位になるはずである。選ばれたパッドおよびそれ
に接続しているパッドの電圧レベルは、使用するレーザ
の出力、照射時間、および導体材料に依存する。

したがって、まずテストしようとする回路の選んだ点を
選択的に帯電させてから、どの非照射個所に高電位が現
われるかを検出することにより、回路または導体中の欠
陥が検出できる。第１Ｂ図および第１Ｃ図の操作は検出
操作のために実行される。これは実際には電圧コントラ
ストの測定である段階（第１Ｂ図）では、回路板１１の
表面全体がレーザ装置１３から広角のレーザ光線によっ
てフラッシングされる。このため、全金属スポットから
光電子放出が起こる。しかし、予め帯電している個所か
ら出る電子の運動エネルギーは、帯電していない個所か
らの電子よりも低い。この低エネルギー電子は、障壁を
通り抜けて検出装置に到達することができない。したが
って、回路板１工の表面上の他の金属スポットよりも高
エネルギー状態にある金属スポットからは、検出可能な
光電子放出が生じない。回路に損傷がない場合、本例で
はこれらのスポットはＰ２１とＰ２２となるはずである
。

第１Ｃ図の段階では、非帯電金属表面領域からの光電子
放出パターンを検出する。チャネル−プレート１５と位
置検出用検出器１７からなる装置がこの目的に使用され
る。このようなチャネル・プレート１５は、電子増幅プ
レートの高密度アレイであり、周知である。これは、高
利得の光電子強度をもたらす。位置検出用検出器１７は
、各スポットを別々に帯電させることができる蛍光プレ
ートまたは半導体プレートでよいが、検出された電子の
空間分布を明らかにする。この空間分布は回銘板表面上
のすべての非Ｍ７Ｊ１金属スポットの位置を指示するも
のである。この空間情報は時系列データ列に転換してか
ら、たとえば記憶したりコンピュータで直接処理してテ
スト結果を得ることができる。もちろん、正確に高エネ
ルギー光電子を集め低エネルギー光電子を拒絶するため
に、回路板１１とチャネル拳プレード１５の間の真空中
に電気グリッド手段を設けなければならない。

Ｅ−２，ヴアイア接続のテスト 従来は、回路板の片面だけでテストが行なわれていた。

ヴ１イア接続、すなわち回路板の異なる表面上にあるパ
ッド相互間を結ぶ導線をテストするには、誘導された電
荷が充分長い時間持続する場合、第２Ａ図の段階のあと
回路板をひっくり返さなければならず、または、第２Ｂ
図および第２Ｃ図に示すように、回路板の反対側にフラ
ッシング・レーザとチャネル・プレート／検出器装置を
設けなければならない。第２Ａ図〜第２Ｃ図の場合、そ
れぞれ回路板の互に反対の面１１Ａと１１Ｂに配置され
ているパッド対Ｐ３１／Ｐ３２ないしＰθ１／Ｐ６２の
間にヴアイア接続が設けられている。その他の点は、第
１図に関して説明した手順段階と同じである。

もちろん、回路板のすべてのヴアイア接続を同時にテス
トすることも可能である。この場合、テスト手順の第１
段階（第２Ａ図）で、レーザ光線で表面領域１１Ａ全体
にフラッシングして、回路板のＩＩＡ側に位置する全グ
アイア・パッドを帯電させる。そうすると、損傷のない
すべてのヴアイアでは、反対側表面１１Ｂ上のそれぞれ
のパッドが帯電されることになり、断線のある各ヴアイ
アでは、反対側表面１１Ｂ上の対応するパッドに電荷が
存在しないことになる。ヴアイア同時テストの場合の第
２および第３段階（第２Ｂ図および第２Ｃ図）は、ヴア
イア個別テストの場合と同じである。つまり、レーザ光
線によって反対側表面１１Ｂ全体をフラッシングし、チ
ャネル・プレート／検出器の装置によって光電子放出パ
ターンを検出する。

Ｅ−３０本発明を利用したテスト装置 第３図は、本発明を利用するためのテスト装置を示した
ものである。この装置は、底板２工のついた真空室１θ
を含む。回路板（パッケージ基板）１１を保持するため
に支持台２３が設けられている。回路板１１の表面上に
、電気接続パッド２５が略図で示しである。テストされ
る回路または導線は、この図面には示されていない。

レーザ装置１３は、紫外線レーザ光源２７と走査部／投
光ｌ装置２９からなる。走査部／投光部２９は、光源２
７から放出されたレーザ光線を集束させ偏向させて回路
板Ｉｆ上の選択した点に当てるのに適した手段である。

走査部／投光部は、回転多面鏡プラス集束／光線散開用
対物レンズに基づく、純粋に光学的なレーザ走査顕微鏡
で使用されているような市販システムでよい。このよう
な集束偏向手段は周知なので、本明細書で詳しく説明す
る必要はない。

（光線をオン・オフに切り替える）レーザ光源２７と走
査部／投光部２９に適当な側御信号（テストのため帯電
すべく選択した点の座標信号、または広角レーザ光線を
もたらすための制御信号）を供給するために、制御装置
３１が設けられている。どのテスト手順用の基礎データ
も、処理装置／記憶製置３３に記憶され、制御装置３１
に供給される。

第１Ｂ図の段階においてレーザ光線によるフラッシング
に応じて回路板１１の表面から放出された光電子を真の
空間関係で受は取るために、チャネル・プレート１５が
設けられている。選択したパッドからの光電子を集め、
光電子をチャネル拳プレードにうまく移送させるために
、２つのグリッドが設けられている。つまり、回路板１
１からの光電子を、引き寄せて、加速させる電位（ＶＡ
ＣＣ）を有する加速グリッド３５がある。このグリッド
３５の典型的な電位は、１００ポルトである。低エネル
ギー光電子を拒絶し、したがって電圧弁別を可能にする
ために、グリッド３５を通過した電子を減速させる減速
電位（ＶＲＥＴ）ををする減速グリッド３７が設けられ
ている。このグリッド３７の典型的な電位は、−１０ボ
ルトと＋１０ボルトの間である。電位（ＶＡＣＣ）と（
ＶＲＥ丁）をグリッドに与えるため、電圧電源３９が設
けられており、正確なグリッド電位を選定するための制
御信号を制御装置３１から受は取る。

回路板１１の表面上での金属スポットの電位の空間分布
を表わす、チャネル・プレート１５から供給される電子
が、位置検出用検出器１７に伝播する。それが蛍光層の
場合、その像がテレビ・カメラで記録できる。このカメ
ラの走査信号は、検出器１７上での照射空間分布の逐次
表現であり、記録後にそれを評価できる。検出器が帯電
可能な半導体プレートの場合、信号評価機構４１の役割
をする市販の電荷結合素子（ＣＯＤ）カメラによってそ
れを直接読み出すことができる。この信号評価機構は、
テスト結果のデータを処理装置／記憶装置３３に順次送
り込み、そこからデータを抽出して最終評価し、または
各回路板のテスト結果の印刷出力を得ることができる。

Ｅ−４，テストできる回路／導線の構成第４図は、本発
明のテスト方法を使用するとき利用できる種々の基本的
テスト方法を図示したものである。

第４Ａ図には、パッド対相互間の少数の単純な結線Ａ１
、Ａ２、Ａ３、Ａ４が示されている。上側に示した側断
面図を見るとわかるように、これらの結線はすべて回路
板の表面に位置している。

テストするには、まずレーザ光線を結線Ａｔ、Ａ２また
はＡ３の左のパッドに選択的に当てる（各結線は別々に
テストする）。図では、これをｒＬＪと記した矢印で示
す。検出を、「Ｄ」と記した矢印で示す。正常な結線Ａ
１では、検出の結果、電荷が右のパッドに伝播している
ことが示されるはずである（「１」で示す）。断線のあ
る結線Ａ２では、期待される電位が右のパッドでは検出
されないはずである（「０」で示す）。正常な結線へ３
では、右のパッドでの結果はＡ１の場合と同じである。

しかし、Ａ３とＡ４の間には短絡があると仮定されてい
る。したがって、結線Ａ４の片方のパッドにレーザ光線
が当たらなくても、Ａ３の片方のパッドを帯電させた後
の検出段階でＡ４のパッドから高電位の指示が出る（右
のパッド上に「１」で示す）。

第４Ｂ図には、表面パッド対相互間の４つの埋込み結線
Ｂｌ、Ｂ２、Ｂ３、Ｂ４が示されている。

埋め込まれた導線は目に見えないし、レーザ光線で帯電
させることもできないが、それでも本発明の方法によっ
てテストすることができる。レーザでパッドを選択的に
帯電させ、その結果パッド上に生じた電位を続いて検出
することに関して、第４Ａ図に示した説明が、第４Ｂ図
の場合にもあてはまる。

第４Ｃ図には、回路板の両側の表面に位置するパッドを
相互接続する複数のヴアイア接続が示されている。既述
のように、これらのヴアイア接続もまた本発明の方法に
よってうまくテストできる。

場合（Ａ）と（Ｂ）の唯一の相違は、レーザ光線（Ｌ）
による最初の選択的帯電を回路板の片面で行ない、その
結果生じた電位分布（Ｄ）の検出を回路板の反対面で行
なうことである。

もちろん、テストしようとする回路板（パッケージ基板
）は、第４図に示す任意の電気結線の組合せを持つもの
でもよく、より複雑な結線（分岐導線、導線網など）が
あってもよい。適切な逐次段階でテストを行なうとき、
別々の「回路網」でそれぞれ保全性をテストすることが
でき、「回路網」相互間の短絡も容易に検出できる。

もちろん、たとえば、同時にテストする結線が相互間の
短絡が不可能なほど離れている場合に、異なる接続線ま
たはヴ１イア接続を同時にテストすることも可能である
。

Ｆ６発明の効果 従来の電子線テスト技術に比較すると本発明は次のよう
な利点を有している。

電子線テスト技術では、位置検出用検出器を使用する場
合、高エネルギー電子（反射電子線）を低エネルギー（
２次）電子から分離する際に問題がある。電子線の場合
、（約１，０ＯＯｅＶの）反射電子線の高エネルギーも
チャネル・プレートに到達して、電圧コントラスト情報
を破壊することになる。この電圧に関する情報は低エネ
ルギー電子中にあるからである。この情報光電子放出で
は、Ｏｅｖないし１ｅＶの範囲のエネルギーで放出され
る電子だけが存在し、それが検査する試料の表面上の電
圧に関する情報も含んでいる。

単一スポットの測定時間またはロード時間が電子線技術
と光電子放出技術でほぼ同等であるとすると、レーザ励
起光電子放出でのみフラッシング方式が働くため、後者
の技術の方が全測定時間がずっと短くなる。テストにお
いて、電子線技術では単一スポットの測定時間が光電子
放出の場合よりも４倍大きいことが判明している。した
がって、フラッシング方式が可能な全パッケージのテス
トではずっと大きな改善が得られる。

【図面の簡単な説明】

第１Ａ図〜第１Ｃ図は、回路板の片面にあるパッド相互
間の結線をテストする本発明のテスト方法の各段階の概
略図である。 第２Ａ図〜第２Ｃ図は、ヴアイア接続をテストする本発
明の方法の各段階の概略図である。 第３図は、本発明方法を実行するためのテスト装置内の
重要な構成要素とそれらの相互関係を示す概略図である
。 第４Ａ図〜第４Ｃ図は、様々な導線構造と結線に対する
本発明の様々なテスト方法の概略図である。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーシロン 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） 第１Ｃ図 挾：Ｊｉ悲 第２Ｂ区

Claims (2)

【特許請求の範囲】
1. （１）非導電性材料より成る回路基板上または基板中の
   導電経路であって、基板表面上の少なくとも２つの非被
   覆パッドに接続された導電経路をテストする方法であっ
   て、 上記パッドから光電子放出を引き起こすのに充分なエネ
   ルギーを有する光ビームの照射により上記基板表面上の
   少なくとも１つのパッドを帯電させ、上記光ビームを照
   射したパッドおよび該パッドに電気的に接続されたパッ
   ドに特定の電圧レベルを誘起し、 上記基板に第２の光ビームを照射することにより、パッ
   ドから、電圧に依存した光電子放出を生じさせ、 上記電圧に依存した光電子放出を検出するステップを含
   む、 導電経路のテスト方法。
2. （２）上記電圧に依存した光電子放出を生じさせる光ビ
   ームが、上記基板上に全面的に照射され、上記検出がチ
   ャネル・プレートにより行なわれる特許請求の範囲第（
   １）項記載の導電経路のテスト方法。