JPS63107330A - フレ−ム同期装置の同期保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔１既　　要〕 フレーム同期装置の同期保護回路において、非同期状態
で現れた最初のフレーム同期符号の検出に応じてフラグ
を設定する回路を設け、このフラグが設定された以降の
フレーム同期符号のみを後方保護の保護段数のカウント
に用いるようにした。

〔産業上の利用分野〕

本発明はフレーム同期装置の同期保護回路に関する。

本発明のフレーム同期装置は、例えば、電話交換局にお
ける多重変換装置のインタフェース回路内に用いられて
おり、このフレーム同期装置は、同期の前方保護および
後方保護を行うための同期保護回路を有している。

〔従来の技術〕

時分割多重化方式を用いたディジタル伝送においては、
各チャネルのデータ信号を取り出すために、フレーム同
期を取る必要があり、フレーム同期装置によりそれが行
われている。フレーム同期においては、同期が外れた場
合にそれを復帰させるフレーム同期復帰、同期がとれて
いる時に瞬間的なノイズ等により同期符合が変化しても
同期外れと判断しないようにする前方保護、同期がとれ
ていないのに同期がとれていると判断しないようにする
後方保護などの機能が必要である。

前方保護は、フレーム同期回路において同期がとれてい
る場合に、たまたまフレーム−同期符号が符号誤り等の
ために変化した時にただちにフレーム同期復帰動作を行
うことはミスフ、レームを生じさせるので好ましくない
ため、フレーム同期符号の不一致がＮ回連続したときに
初めて同期外れと判断して同期復帰動作を行う機能であ
る。このＮは一般に５前後に設定される。

また後方保護は、フレーム同期復帰過程において、フレ
ーム同期符号と一致するパターンが検出された場合にそ
れを直ちにフレーム同期符号であると判断すると、それ
が偶然、フレーム同期符号のパターンと一敗したに過ぎ
ない場合、誤同期を生じることになるので、フレーム同
期符号と一敗するパターンが検出された場合に後続する
Ｍフレームにわたって続けてフレーム同期符号が検出さ
れた時に初めて同期がとれたと判断する機能である。こ
のＭの値は一般に４〜６前後に設定される。

同期保護回路は上述の前方保護および後方保護を行うた
めのものである。このフレーム同期装置の概略的な構成
が第３図に示される。またこの第３図における同期保護
回路の従来形のブロック構成が第４図に示される。

第３図において、１はＣＭＩデコーダであり、時分割多
重化ディジタルＰＣＭ信号が人力され、ＣＭＩ符号則の
バイオレーションを利用して入力゛　信号中からフレー
ム同期符号を検出して１ビツトのフレーム検出パルスＦ
Ｄを出力するとともに、復号したデータパルス列りおよ
び入力信号から抽出した同門クロンクＣＫを出力するも
のである。２はフレーム同期カウンタであり、フレーム
検出パルスＦＤによってリセットされて１フレーム長の
ビット数がロードされ、クロックＣＫのタイミングで１
づつｂ２　’ＬＬを行い、０になった時にフレームパル
スＦをする。

３は同期保護回路であり、前述の前方保護および後方保
護のために同期状態からの同期外れおよび非同期状態か
ら同期状態への移行を検出してアラーム出力を発生する
。この同期保護回路３は、第４図に示すように、フレー
ムパルスＦとクロックＣＭとからシフトレジスタ３０を
作動させるタイミングを決めるクロックを発生するシフ
トレジスタクロック発生回路３１、順次に入力されるフ
レーム検出パルスＦＤをクロック発生回路３１の発生ク
ロックのタイミングで取り込み記憶するためのシフトレ
ジスタ３０、シフトレジスタ３０の内容を所定の前方保
護段数パターン、例えば保護段数Ｎ＝５の場合“ｏｏｏ
ｏｏ”のパターン、と比較し、その−敗を検出する一致
検出回路３２、シフトレジスタの内容を所定の後方保護
段数パターン、例えば保護段数Ｍ＝５の場合″１１１１
１’″のパターン、と比較してその一致を検出する一致
検出回路３３、一致検出回路３２．３３からの検出出力
を受けて同期外れ状態および同期状態を判定し、同期外
れ状態でＬレベルのアラーム出力を発する判定回路３４
などを含み構成される。

この同期像１隻回路の動作を以下に説明する。

フレーム同期カウンタ２はフレーム検出パルスＦＤによ
ってリセットされて１フレーム長をカウント後、フレー
ムパルスＦを出力するものであるから、同期がとれてい
る状態ではフレーム同期カウンタ２をリセットしたフレ
ーム検出パルスＦＤに続く次のフレーム検出パルスＦＤ
とフレーム同期カウンタ２が出力するフレームパルスＦ
とは同じタイミングで発生されることになる。

ここで後方保護動作として、非同期の状態から初めて同
期符号が検出されてＣＭＩデコーダ１からフレーム検出
パルスＦＤ、が出力されたものとする。この場合、この
フレーム検出パルスＦＤｏでフレーム同期カウンタ２が
リセットされ、このフレーム同期カウンタ２が出力する
フレームパルスＦのタイミングで、フレーム検出パルス
ＦＤ、に続いて５つのフレーム検出パルスＦＤ、〜ＦＤ
、が検出すれれば、非同期状態から同期状態に移行した
ものと判定される。

すなわち第４図において、フレームパルスＦのタイミン
グで入力データを取り込むシフトレジスタ３０にフレー
ム検出パルスＦＤ＋　〜ＦＤｓが順次に人力されると、
シフトレジスタ３０の内容は“１１１１１”となり、そ
れが−数構出回路３３によって検出されて同期検出を示
す検出出力が判定回路３４に送られる。判定回路３４は
それにより非同期状態を示していたアラーム出力を停止
する。

〔発明が解決しようとする問題点〕

同期保護回路３における後方保護は、前述したように、
非同期状態で入力信号中に初めてフレーム同期符号が検
出されてからそれに続くＭ個（保護段数）のフレームに
ついてフレーム同期符号が検出された場合に同期がとれ
たと判定するものである。したがって最初に検出された
フレーム同期符号は、その検出出力であるフレーム検出
パルスＦＤｏによって、１フレーム長の時間基準を発生
するフレーム同期カウンタ２をリセットするためにだけ
用いられるものであり、保護段数の段数として算入され
てはならない。

一方、第４図の装置においては、フレーム同期カウンタ
２がランダムに発生しているフレームパルスＦと、最初
のフレーム検出パルスＦＤ、との発生タイミングが偶然
に一敗することもあり、その場合にはフレーム検出パル
スＦＤ、がシフトレジスタ３０に取り込まれてしまう。

この結果、保護段数は実質的にはＭ段よりも１つ小さい
Ｍ−１となってしまう。

この保護段数Ｍは確率から計算された最適の値であり、
段数の変化は疑似同期という事態を引き起こす可能性が
あるので、保護段数が変動されるようなことは確実に防
止されなくてはならない。

〔問題点を解決するための手段〕

第１図は本発明にかかる原理ブロック図である。

第１図において、本発明にかかるフレーム同期装置の同
期保護回路は、入力信号からフレーム同期符号を検出し
てフレーム検出パルスＦＤを出力するフレーム同期符号
検出回路１、フレーム検出パルスによって起動されて１
フレーム長をカウントした後にフレームパルスを出力す
るフレーム同期カウンタ２、フレームパルスＦが入力さ
れるたびにそのタイミングで入力パルスを取り込んで所
定数、順次に記憶し、その記憶パターンに基づき同期と
非同期の別を判定し、非同期時にアラーム信号を出力す
る同期状態判別回路３、フレーム検出パルスＦＤがセッ
ト入力端に入力されることによってセットされ、リセッ
ト入力端にリセットパルスを受けることによってリセッ
トされる記憶回路３５２、フレームパルスＦを記憶回路
３５２のリセット入力端にリセットパルスとして導くと
ともに、フレーム検出ＦＤパルスが入力されている間は
フレームパルスＦの通過をしゃ断する第１のゲート回路
３５１、記憶回路３５２がセット状態にあるときにフレ
ーム検出パルスＦＤを同期状態判別回路３に入力パルス
として通過させ、リセット状態にある時にその通過をし
ゃ断する第２のゲート回路３５３を具備する。

〔作　用〕

非同期状態で最初に同期符号がフレーム同期符号検出回
路１で検出されてフレーム検出パルスＦＤが出力される
と、それによって記憶回路３５２がセット状態とされ、
その結果、第２のゲート回路３５３を開いて次に続くフ
レーム検出パルスＦＤが同期状態判別回路３に入力され
ることを可能にするが、この最初のフレーム検出パルス
ＦＤ自体は第２のゲート回路３５３によって同期状態判
別回路３への入力を阻止される。。同時にこの最初のフ
レーム検出パルスＦＤによってフレーム同期カウンタ２
が起動される。この最初のフレーム検出パルスが単発的
なものであるときには１フレ一ム時間経過後、フレーム
同期カウンタ２から出力されたフレームパルスＦが第１
のゲート回路３５１を介して記憶回路３５２をリセット
する。一方、非同期状態がら同期状態に移行したため、
フレーム検出パルスＦＤが連続的に出力され始めた場合
、最初のフレーム検出パルスＦＤを除く第２番目以降の
フレーム検出パルスＦＤは第２のゲート回路３５３を通
って順次に同期状態判別回路３に入力され、そのパルス
列のパターンによって同期または非同期の判定が行われ
る。

〔実施例〕

以下、図面に基づいて本発明の詳細な説明する。

第２図には本発明の一実施例としてのフレーム同期装置
の同期保護回路４が示され、この同期保護回路４は第３
図において同期保護回路３と同じ位置に配置される。第
２図中、第４図と同じ参照番号のブロックは、同一機能
を有する構成要素である。第４図との相違点として、シ
フトレジスタ３０の前段にフラグ設定回路３５が設けら
れており、このフラグ設定回路３５を通してフレーム検
出パルスＦＤがシフトレジスタ３０に入力されるように
なっている。

フラグ設定回路３５において、フレーム検出パルスＦＤ
はＪＫフリップフロップ３５２のセット入力端、ＮＯＲ
ゲート３５１およびＮＡＮＤゲート３５３．３５４の各
入力端にそれぞれ入力される。ＮＯＲゲート３５１の他
方の入力端にはフレームパルスＦが入力されており、そ
の出力はＪＫフリップフロップ３５２のリセット入力端
に導かれる。

ＮＡＮＤゲート３５３の他方の入力端にはＪＫフリップ
フロップ３５２のＱ出力が導かれ、一方、ＮＡＮＤゲー
ト３５４の他方の入力端には判定回路３４のアラーム出
力が導かれる。ＮＡＮＤゲート３５３．３５４の各出力
はＮＡＮＤゲート３５５の各入力端に導かれ、ＮＡＮＤ
ゲート３５５の出力はシフトレジスタ３０のデータ入力
端りに導かれる。

なお、クロック発生回路３１はＯＲゲートで構成されて
おり、フレーム検出パルスＦＤは正論理パルス、フレー
ムパルスＦは負論理パルスである。

本実施例回路の動作を以下に説明する。

いまフレーム同期装置が非同期状態にあるものとする。

この場合、ＪＫフリップフロップ３５２はリセット状態
にあり、Ｑ出力は発されておらず（すなわちＱ出力はＬ
レベルにある）、それによりＮＡＮＤゲート３５３は閉
じられている。また判定回路３４はＬレベルのアラーム
出力を発しており、それによりＮＡＮＤゲート３５４は
閉じられている。

したがって、符号誤り等により生じた同期符号と同じパ
ターンをＣＭＩデコーダ１がＰＣＭ入力信号中から検出
してフレーム検出パルスＦＤを単発的に出力したとして
も、それはＮＡＮＤゲート３５３．３５４でしゃ断され
、シフトレジスタ３ｏまで到達しない。

一方、上述のような、符号誤り等によって生じた単発的
なフレーム検出パルスＦＤはＪＫフリップフロップ３５
２のセント入力端Ｊに入力され、よってＪＫフリップフ
ロップ３５２はセット状態となり（すなわちフラグが立
った状態となり）、Ｑ出力が発っせられ、それによりＮ
ＡＮＤゲート３５３が開かれ、続く第２番目のフレーム
検出パルスＦＤがあった場合にはそれがシフトレジスタ
３ｏに入力されることが可能となる。しかしながら、フ
レーム検出パルスＦＤが単発的のもので終わると、その
フレーム検出パルスＦＤでリセットされたフレーム同期
カウンタ２が１フレ一ム時間の経過後にフレームパルス
Ｆを発し、それがＮＯＲゲート３５１を介してＪＫフリ
ップフロップ３５２のリセット入力端Ｋに入力し、ＪＫ
フリップフロップ３５２をリセット状態にし、それによ
りＮＡＮＤゲート３５３を再び閉じ、前述の元の非同期
状態の動作状態とする。

次に、ＣＭＩデコーダ１において正常に同期符号の検出
が行われ、フレーム検出パルスＦＤの連続的な列が出力
された場合について説明する。まず非同期状態において
最初に同期符号が検出されると、フレーム検出パルスＦ
ＤＯがＣＭＩデコーダ１から出力され、それによりフレ
ーム同期カウンタ２がリセットされるとともに、ＪＫフ
リップフロップ３５２がセット状態とされる。その時点
より１フレ一ム時間経過後にはフレームパルスＦが発せ
られるが、この時点ではフレーム検出パルスＦＤＯの次
のフレーム検出パルスＦＤ、がＣＭＩデコーダ１から出
力され、そのフレーム検出パルスＦＤ＋　によってＮＯ
Ｒゲート３５１は閉じられるので、フレームパルスＦが
リセットパルスとしてＪＫフリップフロ・ンプ３５２の
リセット入力端Ｋに入力されることは阻止される。した
がってＪＫフリップフロップ３５２はセット状態のまま
であり、よってＮＡＮＴ）／ｙ’　−ト３５３　ハ開か
れていてフレーム検出パルスＦＤ。

がシフトレジスタ３０に入力することを可能にする。

以下、同様にして、最初のフレーム検出パルスＦＤ、を
除くフレーム検出パルスＦＤの列が順次にＮＡＮＤゲー
ト３５３．３５５を介してシフトレジスタ３０に入力さ
れてシフトレジスタ３０の中を順次にシフトしつつ記憶
されることになる。そしてシフトレジスタ３０の内容が
後方保護段数のパターン“１１１１１”に一致すると、
−数構出回路３３がその一敗検出信号を発し、判定回路
３４はフレーム同期装置が同期状態に移行し、同！ｆＪ
ｌ　ｆｌＩ立がなされたものとしてアラーム出力を停止
する。それによりＮＡＮＤゲート３５４が開かれ、以後
、フレーム検出パルスＦＤはＮＡＮＤゲート３５３ある
いはＮＡＮＤゲート３５４の何れの経路からもシフトレ
ジスタ３０に入力することが可能となる。

このように、第２図の回路では、非同期状態で最初に検
出されたフレーム検出パルスＦＤＯは車にＪＫフリップ
フロップ３５２をセット状態にするために使用されるに
過ぎず、また偶然的にフレーム検出パルスＦＤ、とフレ
ームパルスＦとの発生タイミングが一敗したとしてもフ
レーム検出パルスＦＤ。

がシフトレジスタ３０に取り込まれることはなく、従っ
て同期保護回路の保護段数がそれによって変化してしま
うという不都合も生じない。

〔発明の効果〕

本発明によれば、非同期状態で最初に検出されたフレー
ム検出パルスが誤ってシフトレジスタに取り込まれると
いったことを確実に防止でき、よって後方保護の保護段
数が１段少な（なってしまうという事態を防止すること
ができる。

【図面の簡単な説明】

第１図は本発明にかかる原理ブロック図、第２図は本発
明の一実施例としての同期保護回路のブロック図、第３
図は従来形および本発明による同期保護回路が適用され
るフレーム同期装置の概略的ブロック図、第４図は従来
形の同期保護回路のブロック図である。 １−−−　ＣＭ　Ｉデコーダ ２・−フレーム同期カウンタ ３．４−・・同期保護回路 ３０・−シフトレジスタ ３１・・−・クロック発生回路 ３２．３３−一−一致検出回路 ３４−・−判定回路 ３５−　フラグ設定回路 ３５１−・・ＮＯＲゲート

Claims (1)

1. 【特許請求の範囲】 入力信号からフレーム同期符号を検出してフレーム検出
   パルスを出力するフレーム同期符号検出回路（１）、 該フレーム検出パルスによって起動されて１フレーム長
   をカウントした後にフレームパルスを出力するフレーム
   同期カウンタ（２）、 該フレームパルスが入力されるたびにそのタイミングで
   入力パルスを取り込んで所定数、順次に記憶し、その記
   憶パターンに基づき同期と非同期の別を判定し、非同期
   時にアラーム信号を出力する同期状態判別回路（３）、 該フレーム検出パルスがセット入力端に入力されること
   によってセットされ、リセット入力端にリセットパルス
   を受けることによってリセットされる記憶回路（３５２
   ）、 該フレームパルスを該記憶回路のリセット入力端にリセ
   ットパルスとして導くとともに、該フレーム検出パルス
   が入力されている間は該フレームパルスの通過をしゃ断
   する第１のゲート回路（３５１）、および、 該記憶回路がセット状態にあるときに該フレーム検出パ
   ルスを該同期状態判別回路に入力パルスとして通過させ
   、リセット状態にある時にその通過をしゃ断する第２の
   ゲート回路（３５３）、を具備するフレーム同期装置の
   同期保護回路。