JPH0323741A - 非同期伝送の調歩同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ伝送の中の非同期伝送の送信側から送信する文字
データＤの先頭と末尾に同期用のスタートビットとスト
ップビットを付加した直列信号を受信側へ送信し、受信
側で該直列信号を受信し其のスタートビットとストップ
ビットを検出して文字データＤを同期をとって取り出す
調歩同期方式に関し、 伝送する文字データＤのビット長が長い場合でも、受信
側で受信した信号の文字データＤが誤認識されないよう
な非同期伝送の調歩同期方式を目的とし、 送信する文字データＤの各ビットが同一符号で同期に許
容される限界の一定数ｎだけ連続した場合に該符号と逆
符号の１ビットの制御符号Ｃを該連続した同一符号のビ
ットの後に挿入する制御符号挿入部２を送信側１０に、
該受信した直列信号Ｓのビット符号の変換点を検出する
検出回路３と該検出回路が検出した変換点のビットから
該ビット符号と同一符号が一定数ｎだけ連続した後の該
符号と逆符号の１ビットの制御符号Ｃを削除する制御符
号削除部４とを受信側２０に設け、送信側ＩＯから送信
する直列信号ＳＯの文字データＤの各ビットが同一符号
で同期の許容限界の一定数ｎだけ連続した場合に逆符号
の１ビットの制御符号Ｃを挿入し受信側２０で該制御符
号Ｃを挿入した直列信号Ｓを受信し受信信号の符号の変
化点を検出して該変化点から同一の符号が一定数ｎだけ
連続した後の該符号と逆符号の１ビットの制御符号Ｃを
削除するように構或する。

〔産業上の利用分野〕

本発明はデータ伝送の中の非同期伝送に係り、特に文字
同期方式の一種で、送信側で文字の前後に文字の開始，
終了ビットを付加して送信し、受信側でこれらのビット
を検出して文字を区切り、文字同期をとる非同期伝送の
調歩同期方式に関する。　非同期伝送の調歩同期方式は
、同期伝送のビット同期やブロック同期に比べ、クロッ
ク線を必要とせず、データ線１本のみのシリアル伝送路
で確立できる利点はあるが、送信する文字データ（キャ
ラクタ）の各ビットは、先頭のスタートビットから離れ
るにつれて位相ズレを生じ、受信側で該キャラクタを取
り出す場合、予めスタートビットとスト・′）プビット
を定め待っていた時点と時間ズレを生じキャラクタ同期
がとれない可能性がある。このため、ビット数が多くて
長いフレームの文字データを非同期の調歩同期で伝送す
る場合は何らかの考慮が必要である。

〔従来の技術〕

従来の調歩同期方式の構或は、第４図の如く、一方のキ
ャラクタ端末ＩＡから相手のキャラクタ端末２Ａへ向か
う一本の送信線（↑線）で一定長の文字データＤを他方
の端末２Ａへ送り、他方の端末２Ａで該文字データＤを
受信する場合、該文字データのビット長が７ビット又は
８ビットの短い場合は、ＥＩ＾の信号フレーム構或の規
格ＲＳ−２３２Ｃに準拠し、１ビットのスタートビット
ｐｌで始まり、７ビット又は８ビットの文字データＤと
該文字データの符号誤りチェックの為の１ビットのパリ
テイビットｐと、最後の１ビット又は２ビットのストッ
プビットｐｇでフレーム構威される送信信号Ｓ０を伝送
する． 回路構戒としては、送信側のキャラクタ端末１０＾の内
部で、上記フレーム構或の直列の送信信号Ｓｏを構戒し
、一本の送信線（Ｔ線＞　ＩＯＯＡで受信側のキャラク
タ端末２０Ａへ送り、該受信側端末２０Ａの内部で、ス
タートビットとストップビットを検出し、パリティビッ
トで符号誤りをチェックして、送信側と同期した７ビッ
ト又は８ビットの文字データ０を取り出す． 〔発明が解決しようとする課題〕 従来の非同期伝送の調歩同期方式は、上述の如く、デー
タのビット長が７ビット又は８ビットの文字データＤの
場合に、その先頭に１ビットのスタートビットｐ，を付
加しその末尾に１又は２ビットのストップビットｐ２を
付加して、スタートビッ｝ｐ＋とストップビットｐ２の
みの時間位置を定めて送信し、受信側で同期した文字デ
ータＤを取り出すので、文字データロのビット長が長く
、例えば１　．　０２４ビットの如く長いデータの場合
は、文字データＤを構或する各ビットがスタートビット
ｐ，から離れるにつれて、受信側で受信した文字データ
Ｄの各ビットの位置が、送信側で送信した相当ビットの
位置から外れて、受信側で文字データＤを誤認識してし
まうという問題がある。本発明は、送信側から送信する
文字データＤのビ．冫ト長が長い場合でも、受信側で受
信信号の文字データＤを誤認識しない非同期伝送の調歩
同期方式を提供することを課題とする。

〔課題を解決するための手段〕

この課題は、第１図に示す如く、送信する文字データＤ
の先頭と末尾に同期用のスタートビットとストップビッ
トを付加した直列信号Ｓ０を発生して送出する送信側端
局ｌＯに、送信する文字データＤの各ビットが同一符号
で同期に許容される限界の一定数ｎだけ連続した場合に
は該符号と逆符号の１ビットの制御符号Ｃを該文字デー
タＤの連続符号ビットの後、（ｎ＋１）ビット目に挿入
する制御符号挿入部２を付加し、該制御符号Ｃを挿入し
た直列信号Ｓを一本の伝送路１００へ送出する。そして
該直列信号Ｓを伝送路１００を介して受信して文字デー
タＤを取り出す受信側端局２０に、受信信号の各ビット
の符号の変換点エッジを検出する検出回路３と該検出回
路３が検出した変換点のビット符号から同一符号が該一
定数ｎだけ連続した後（ｎ＋１）ビット目の該符号と逆
符号の１ビットの制御符号Ｃを削除する制御符号削除部
４を設けるようにした本発明の構或によって解決される
。

本発明の非同期伝送の調歩同期方弐の基本構戒を示す第
１図の原理図において、 ■は、先頭と末尾に夫々同期用のビットを付加した文字
データＤの直列信号Ｓ０を発生する送信信号発生部であ
る。

２は、送信信号発生部１が送出する直列信号Ｓ０を入力
し、その文字データＤの各ビットの”Ｌ″又は“Ｈ”の
同一符号が同期の許容限界の一定数ｎだけ連続した場合
に、該符号と逆符号の１ビットの制御符号Ｃを該文字デ
ータＤの連続した符号のビットの後に挿入する制御符号
挿入部である。

１０は、送信信号発生部１と制御符号挿入部２を内蔵す
る送信側端局である。

１００は、送信側端局１０の送信信号発生部１から送出
し制御符号挿入部２で制御符号Ｃを挿入した直列信号Ｓ
を受信側へ伝送する伝送路である。

２０は、伝送路１００を介し送信側端局１０から送られ
て来た直列信号Ｓを受信し、その先頭と末尾の同期用ビ
ットにより文字データＤの同期をとり、同期した文字デ
ータＤを取り出す受信側端局であって、ビット符号のエ
ッジの検出回路３と制御符号削除部４と文字データ取出
部５を内蔵する。

３は、伝送路１００を介し受信側で受信した制御符号Ｃ
の挿入された直列信号Ｓの各ビットの符号の変換点を検
出し制御符号Ｃの削除に必要なサンプリングクロックＳ
　ＣＫを送出するエツジ検出回路である。

４は、エッジ検出回路３が検出した受信信号のビットの
符号が変換した時点のビットから同一符号が一定数ｎだ
け連続した後の該符号と逆符号の制御符号Ｃを、前記サ
ンプリングクロツクＳ　ａＸから作或したタイミングに
より、受信信号Ｓから削除する制御符号削除部である。

５は、制御符号削除部４で制御符号Ｃを削除した受信信
号Ｓ０を入力し、先頭と末尾の同期用ビットを検出する
ことにより、文字データＤの同期をとり、同期した文字
データＤを取り出す文字データ取出部である。

〔作用〕

送信側端局１０の送信信号発生部１の送出する直列信号
Ｓ０の文字データＤの各ビットの同一符号が連続して例
えば符号“Ｈ＃が続きビット間の同期保持上で許容され
る限界のｎ回だけ続くと、制御符号挿入部２が該符号“
■”と逆の符号“Ｌ”のｌビットの制御符号Ｃｔ，を、
その直後の（ｎ＋１）ビット目に挿入し、又、符号“Ｌ
”がｎ回だけ続くと、制御符号挿入部２が逆の符号“１
１”の１ビットの制御符号Ｃ，ｌを、その直後の（ｎ＋
１）ビット目に挿入する。

従って制御符号Ｃを挿入した後の直列信号Ｓには同一符
号のビットが許容限界のｎ回以上は続かなくなる。そし
て、この直列信号Ｓを受信する受信側端局２０では、先
ず其のエッジ検出回路３が伝送路１００を介して受信し
た直列信号Ｓの各ビットの符号の“■”から“Ｌ″へ、
又は“Ｌ′から“Ｈ”への変換点、即ち符号のエッジを
検出して必要なサンプリングクロックＳ　ｅｔを発生し
、次の制御符号削除部４が制御符号削除のタイもングを
発生して該変換点のビットから同一符号が一定数ｎだけ
連続した後の（ｎ＋１）ビット目の、該符号と逆符号の
制御符号Ｃを受信信号Ｓから削除して、制御符号Ｃの削
除された受信信号Ｓ０を最後の文字データ取出部５へ送
出する。文字データ取出部５は、制御符号削除部４で制
御符号Ｃを削除した受信信号Ｓ０を入力し、先頭と末尾
にあるべき同期用ビットを検出して、文字データＤの同
期をとり、同期した文字データＤを取り出す。

本発明の非同期伝送の調歩同期方式は、送信側の制御符
号挿入部２で送信する直列信号Ｓ０の文字データＤのビ
ット長が長くても、その文字データＤの各ビットの同一
符号が同期保持上で許容される限界の回数ｎ以上は続か
ないように逆符号の制御符号Ｃを挿入して同期外れに強
い直列信号Ｓとして伝送するので同期は常に保持される
。そして受信側のエッジ検出回路３で符号の変換点を見
出して必要なサンプリングクロックＳ　ＣＫを発生し、
制御符号削除部４で、適当なタイξングを発生しその制
御符号Ｃを削除して元の直列信号Ｓ０に復元するので問
題は解決される。

〔実施例〕

第２図は本発明の実施例の非同期伝送の調歩同期方式の
構或を示すブロック図であり、第３図はその動作を説明
するためのビットタイミング図である．第２図のブロッ
ク図において送信側端局１０の送信信号発生部１と受信
側端局２０の文字データ取出部５は従来の調歩同期方式
と同じ構或と機能を有し、唯、文字データＤのビット長
が従来例の７〜８　ｂｉｔより長い１．０２４　ｂｉｔ
である。

送信側端局１０の制御符号挿入部２は連続符号検出器２
１，制御符号発生器２２，挿入器２３で構威され、連続
符号検出器２１が送信信号発生部１からの直列信号Ｓ０
の文字データＤのビット長１，０２４　ｂｉｔのうち同
一符号のビットが所定ビット数ｎ・５だけ連続したのを
検出して制御符号発生器２２を駆動し、制御符号発生器
２２にて該符号と逆符号の１ビットの制御符号Ｃを発生
し、挿入器２３で入力の直列信号Ｓ０の同一符号のビッ
トが所定数ｎ・５だけ連続した直後、即ち（ｎ　＋　１
　）　＝　６ビット目に挿入し、送信信号Ｓとして一本
の伝送路１００を介し受信側端局２ｏへ送信する。

受信側端局２０は、エッジ検出回路３，制御符号削除部
４，文字データ取出部５で構威され、エッジ検出回路３
は、前２段と後２段で極性Ｈ，Ｌの異なるＱ出力を出力
する４段縦続のＤフリップフロップ（ＦＦ）３１，３２
．３３．３４とナンドゲート３５，カウンタ３６で構威
され、ナンドゲート３５が４段縦続のＤフリップフロッ
プ３１，３２．３３．３４の４つのＱ出力のアンドを取
り、入力の受信信号Ｓの連続したビットの符号“Ｈ”か
ら符号“Ｌ”への変換点を見出し、カウンタ３６で、前
記変換点で符号変換された符号“Ｌ″のビットが所定ビ
ット数ｎ・５だけ連続する毎に一個のパルスＳ０を発生
しサンプリングパルスｓ０として制御符号削除部４と文
字データ取出部５へ送出する． 制御符号削除部４は、タイミング発生器４１と削除器４
２で構威され、タイ≧ング発生器４ｌが、入力のサンプ
リングパルスＳ　ＣＫにより、所定ビット数ｎ・５だけ
同一符号が連続する毎に削除タイミングパルスを発生し
、削除器４２にて入力信号Ｓから所定ビット数ｎ・５だ
け同一符号連続した直後の（ｎ＋１）・６ビット目の、
逆極性の１ビットの制御符号Ｃを削除し、制御符号Ｃの
削除された直列信号ｓ０を文字データ取出部５へ送出す
る。

第３図のビットタイミング図は、上記の動作を説明する
ものである。

第３図のビットタイミング図で、（１）は送信側のビッ
ト長１．０２４　ｂｉｔの文字データの制御符号Ｃの挿
入前のビット図であって、符号“Ｌ”が６ビット連続し
、続いて符号“Ｈ”が６ビット連続する。

（２）は制御符号Ｃの挿入後のビット図であって、符号
“Ｌ“が５ビット連続した直後の６ビット目に、逆符号
“Ｈ”の制御符号ＣＭを挿入し、符号“Ｈ”が５ビント
連続した直後の６ビット目に、逆符号“し”の制御符号
ＣＬを挿入したものである。（３）は受信側のビット長
１，０２４　ｂｉｔの文字データの制御符号Ｃの削除前
のビット図であって、符号“Ｌ”の“０”が５ビット連
続した直後の６ビット目に制御符号Ｃ．の“１”が挿入
され、符号“Ｈ”の“１”が５ビット連続した直後の６
ビット目に制御符号ＣＬの“０”が挿入されている。（
４）は制御符号Ｃの削除後のビット図であって、“Ｏ“
が５ビット連続した直後の６ビット目の制御符号ＣＭの
“ｌ“が削除され、“１”が５ビット連続した直後の６
ビット目の制御符号ＣＬの“０”が削除されて、元の送
信側の（１）挿入前のビット配置の文字データＤが復元
される。　文字データ取出部５は、制御符号削除部４で
制御符号Ｃを削除した受信信号Ｓ０を入力し、スタート
・ストップビット検出器５１で先頭と末尾にあるべき同
期用ビットを検出して文字データＤの同期をとり、バリ
テイ検定器５２で符号“１”の総数の偶数奇数で符号誤
りをチェックしたのち、文字データ取出器５３で送信側
に同期した文字データＤ？取り出す。

従って第２図の本発明の実施例の非同期伝送の調歩同期
方式は、送信側から送信する直列信号Ｓ０の文字データ
Ｄのビット長が、１．０２４　ｂｉｔと長くても、その
文字データＤの各ビットの同一符号が同期保持上で許容
される限界の回数ｎ＝５以上は続かないように逆符号の
制御符号Ｃ｝Ｉ又はＣｔ，を挿入して同期外れに強い直
列信号Ｓとして伝送するので同期は必ず保持される。そ
して受信側のエッジ検出回路３でビット符号の変換点を
見出し削除に必要なサンプリングクロックＳ　ＣＫを発
生し、制御符号削除部４で、必要なタイミングを発生し
その制御符号Ｃ■又はＣｔを削除して元の直列信号Ｓ０
に復元するので問題は無い。

〔発明の効果〕

以上説明した如く、本発明によれば、送信する文字デー
タのビット長が長く其の中で同一符号が連続しても、連
続符号の一定ビット長毎に逆符号を挿入してビット同期
が保持されるように出来るので、伝送する文字データの
同期外れを防止する効果が得られる。

【図面の簡単な説明】

第１図は本発明の非同期伝送の調歩同期方式の基木構戒
を示す原理図、 第２図は本発明の実施例の非同期伝送の調歩同期方式の
構或を示すブロック図、 第３図は本発明の実施例の動作を説明するためのビット
タイミング図、 第４図は従来の非同期伝送の澗歩同期方式のブロック図
である。　図において、 １は送信信号発生部、２は制御符号挿入部、３はエッジ
検出回路、４は制御符号削除部、５は文字データ取出部
である。 ｒＯ領 冨

Claims (1)

1. 【特許請求の範囲】 送信側（１０）から送信する文字データ（Ｄ）の先頭と
   末尾に同期用のスタートビット（ｐ＿１）とストップビ
   ット（ｐ＿２）を付加した直列信号（Ｓ＿０）を発生し
   伝送路（１００）を介して受信側（２０）へ送信し、該
   受信側で該直列信号（Ｓ＿０）を受信し該直列信号のス
   タートビットとストップビットを検出して文字データ（
   Ｄ）を同期をとって取り出す非同期伝送の調歩同期方式
   において、 該送信する文字データ（Ｄ）の各ビットの同一符号が同
   期に許容される限界の一定数ｎだけ連続した場合に該符
   号と逆符号の１ビットの制御符号（Ｃ）を該連続した同
   一符号のビットの後に挿入する制御符号挿入部（２）を
   送信側（１０）に、該受信した直列信号（Ｓ）のビット
   符号の変換点を検出する検出回路（３）と該検出回路が
   検出した変換点のビットから該ビット符号と同一符号が
   前記一定数ｎだけ連続した後の該符号と逆符号の１ビッ
   トの制御符号（Ｃ）を削除する制御符号削除部（４）を
   受信側（２０）に設け、 送信側（１０）から送信する直列信号（Ｓ＿０）の文字
   データ（Ｄ）の各ビットが同一符号で一定数ｎだけ連続
   した場合に逆符号の１ビットの制御符号（Ｃ）を挿入し
   、受信側（２０）で該制御符号（Ｃ）の挿入された直列
   信号（Ｓ）を受信し受信符号の変化点を検出して該変化
   点から同一符号が一定数ｎだけ連続した後の該符号と逆
   符号の１ビットの制御符号（Ｃ）を削除することを特徴
   とした非同期伝送の調歩同期方式。